一種ONO多晶硅間介質層結構及制備方法與流程

本發明涉及半導體
技術領域：
，具體涉及一種ONO多晶硅間介質層結構及制備方法。
背景技術：
：快閃存儲器(Flashmemory)是當前最常用的非易失存儲器，已經被廣泛使用，它是一種非常重要的半導體器件。在F1ash器件中，兩層多晶硅之間的介質層IPD(inter-polydielectric)是影響器件質量的重要因素，同時也是其制備工藝技術難點之一。目前常用的是氧化硅/氮化硅/氧化硅(ONO)疊層的概念。ONO疊層結構能實現高的臨界電場和低的缺陷密度，多晶硅表面的一些薄弱點，由于電場增強效應，初始階段有較大的漏電流流過.由于氮化硅中具有大量的電子陷阱，電子在氮化硅中遷移率極低，這些電子被氮化硅中的電子陷阱捕獲，被捕獲的電子降低了底氧中電場強度，對薄弱點起到了一種保護作用。由于ONO結構具有的這種自愈效應，因此能獲得較高的臨界電場強度和較低的缺陷密度。正因為此，(ONO)疊層在F1ash器件中作為多晶硅層間介質方面得到了廣泛的應用。請參閱圖1，為flash疊柵存儲單元的示意圖，浮柵電壓的計算公式如下：VF＝(CCG*VCG+CD*VDS)/CT＝GCR*VCG+(CD/CT)*VDS其中，CT＝CCG+CFG+CS+CD，GCR＝(CCG*/CT)，CCG＝kA/d，k為IPD介質層厚度，A為電極面積，d為電極間距離，S為源極，D為漏極。對于疊柵flash器件來說，浮柵(FG)上的電壓是通過IPD電容耦合得到，GCR(GateCouplingRatio)是個很重要的參數，在同樣的控制柵(CG)電壓下，GCR越大，表示加到浮柵的電壓越大，因此可以更有效的實現存儲單元的編程和擦除操作。因此，如果能夠改變疊柵flash器件中的ONO結構，來增加GCR參數，從而能夠顯著提升疊柵flash器件變成和擦除能力。技術實現要素：為了克服以上問題，本發明旨在提供一種新的ONO多晶硅間介質層結構，從而提高疊柵flash器件的編程和擦除能力。為了達到上述目的，本發明提供了ONO多晶硅間介質層結構，其包括：一浮柵；位于浮柵上的底層氧化層；位于底層氧化層上的氮化硅層；位于氮化硅層上的頂層氧化層；位于頂層氧化層上的控制柵；其中，所述底層氧化層的材料為Al2O3、Ta2O5或SiO2；和/或所述頂層氧化層的材料為Al2O3、Ta2O5或SiO2，但底層氧化層的材料和頂層氧化層的材料不能同時為SiO2。優選地，所述底層氧化層、所述氮化硅層和所述頂層氧化層的厚度的比例為1:(1～1.5):(1.5～2)。優選地，所述底層氧化層的厚度為優選地，所述氮化硅層的厚度為優選地，所述頂層氧化層的厚度為為了達到上述目的，本發明還提供了一種上述的ONO多晶硅間介質層結構的制備方法，其包括：步驟01：提供一具有浮柵的襯底；步驟02：在浮柵上沉積底層氧化層；步驟03：在底層氧化層上沉積氮化硅層；步驟04：在氮化硅層上沉積頂層氧化層；步驟05：在氧化硅層上沉積控制柵；其中，所述底層氧化層的材料為Al2O3、Ta2O5或SiO2；和/或所述頂層氧化層的材料為Al2O3、Ta2O5或SiO2，但底層氧化層的材料和頂層氧化層的材料不能同時為SiO2。優選地，所述步驟02中，采用原子層沉積法來沉積Al2O3，或采用物理氣相沉積或化學氣相沉積法來沉積Ta2O5，或采用爐管熱氧化工藝來沉積SiO2。優選地，所述步驟03中，采用低壓氣相沉積法來沉積氮化硅層。優選地，所述步驟04中，采用原子層沉積法來沉積Al2O3，或采用物理氣相沉積或化學氣相沉積法來沉積Ta2O5，或采用爐管熱氧化工藝來沉積SiO2。本發明可以在不降低其它性能的基礎上提高GCR，從而提升疊柵flash器件編程和擦除能力，反過來說，在相同GCR的情況下，可以增加介電層的厚度，從而達到改善數據保存能力(DataRetention)的目的。附圖說明圖1為flash疊柵存儲單元的示意圖圖2為本發明的一個較佳實施例的ONO多晶硅間介質層結構的截面結構示意圖圖3為本發明的一個較佳實施例的ONO多晶硅間介質層結構的制備方法的流程示意圖具體實施方式為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一步說明。當然本發明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護范圍內。以下結合附圖1-3和具體實施例對本發明作進一步詳細說明。需說明的是，附圖均采用非常簡化的形式、使用非精準的比例，且僅用以方便、清晰地達到輔助說明本實施例的目的。請參閱圖2，ONO多晶硅間介質層結構，包括：一浮柵FG；位于浮柵FG上的底層氧化層1O；位于底層氧化層1O上的氮化硅層N；位于氮化硅層N上的頂層氧化層2O；位于頂層氧化層2O上的控制柵CG；其中，底層氧化層1O的材料為Al2O3、Ta2O5或SiO2；和/或頂層氧化層2O的材料為Al2O3、Ta2O5或SiO2，但底層氧化層1O的材料和頂層氧化層2O的材料不能同時為SiO2。這樣，關于底層氧化層1O和頂層氧化層2O的材料的組合就有8種，也即是本實施例的ONO結構也就有8種。本實施例中，底層氧化層1O、氮化硅層N和頂層氧化層2O的厚度的比例可以為1:(1～1.5):(1.5～2)，底層氧化層1O的厚度可以為較佳的為氮化硅層N的厚度可以為頂層氧化層2O的厚度可以為例如，底層氧化層1O的厚度為氮化硅層N的厚度為頂層氧化層2O的厚度為此外，請結合圖2和圖3，本實施例中還提供了一種ONO多晶硅間介質層結構的制備方法，其包括：步驟01：提供一具有浮柵的襯底；步驟02：在浮柵上沉積底層氧化層；具體的，可以采用原子層沉積法(ALD)來沉積Al2O3，或采用物理氣相沉積或化學氣相沉積法來沉積Ta2O5，或采用爐管熱氧化工藝來沉積SiO2。步驟03：在底層氧化層上沉積氮化硅層；具體的，可以采用低壓氣相沉積法(LPCVD)來沉積氮化硅層。步驟04：在氮化硅層上沉積頂層氧化層；具體的，可以采用原子層沉積法來沉積Al2O3，或采用物理氣相沉積或化學氣相沉積法來沉積Ta2O5，或采用爐管熱氧化工藝來沉積SiO2。步驟05：在氧化硅層上沉積控制柵。表一列出了熱氧化SiO2，LPCVD氮化硅層、ALDAl2O3和Ta2O5的介電常數K、K的中位數和介電強度。薄膜材料相對介電常數kK的中位數介電強度(MV/cm)熱氧化SiO23.8～3.93.91-10LPCVDSi3N47.0～7.67.33-10ALDAl2O38.7～1210.3～7Ta2O515～25201-6浮柵電壓的計算公式為：VF＝(CCG*VCG+CD*VDS)/CT＝GCR*VCG+(CD/CT)*VDS其中，CT＝CCG+CFG+CS+CD，GCR＝(CCG*/CT)，CCG＝kA/d，k為IPD介質層厚度，A為電極面積，d為電極間距離。根據以上浮柵電壓的計算公式和表一的數據，如果將SiO2替代成Al2O3，按照厚度和相對介電系數都取中位值估算，例如底層氧化硅厚度為55A，中間氮化硅厚度為60A，頂層氧化硅厚度為70A，則CCG電容提高約27％，若以Ta2O5計算，CCG電容提高39％，忽略CCG對總電容CT的影響，即計算出前者和后者相應的GCR分別提高了27％和39％。并且，通過比較介電強度，Al2O3和Ta2O5都可以與熱氧化SiO2相匹配。雖然本發明已以較佳實施例揭示如上，然所述實施例僅為了便于說明而舉例而已，并非用以限定本發明，本領域的技術人員在不脫離本發明精神和范圍的前提下可作若干的更動與潤飾，本發明所主張的保護范圍應以權利要求書所述為準。當前第1頁1 2 3