形成于晶圓上的修調單元的制作方法
【專利摘要】本實用新型提供一種形成于晶圓上的修調單元，其包括：第一墊片；第二墊片；連接于第一墊片和第二墊片之間的熔絲體，所述熔絲體包括與第一墊片相連的第一導引部、與第二墊片相連的第二導引部和連接于第一導引部和第二導引部之間的熔絲部，每個導引部的寬度均由墊片到熔絲部逐漸變窄，而熔絲部的寬度小于等于所述導引部最窄部分的寬度；位于所述熔絲部下方的襯墊結構區，該襯墊結構區包括在晶圓上形成于不同高度的多個層，襯墊結構區的每個層包括有多個間隔的格子區以及填充于格子區之間的絕緣區，襯墊結構區的不同層的格子區的材質不同。該襯墊結構區有助于形成阻擋層于襯底和修調單元的熔絲部之間，這樣可以防止修調單元與晶圓的襯底短路，提高芯片的良率。
【專利說明】形成于晶圓上的修調單元
【【技術領域】】
[0001]本實用新型涉及半導體【技術領域】，特別涉及一種形成于晶圓上的修調單元。
【【背景技術】】
[0002]目前經常采用金屬熔絲作為修調單元。通過其未熔斷和熔斷來表示數字的邏輯“O”和邏輯“I”。每一個修調單元表示一個二進制數據，多個修調單元可以表示多位二進制數據。利用這些二進制數據可以對模擬電路的一些模擬量進行改變。例如，通過測量修調前的參考電壓的電壓值，可以計算需要熔斷那些修調單元來實現參考電壓準確。一般通過在熔絲兩端加電壓產生較大電流來熔斷熔絲。由于所加電流通常很大，超過幾百毫安，熔絲汽化時容易撐裂熔絲下部的絕緣層，導致與襯底短路，這樣芯片可能失效。此原因會導致一定的良率損失，為了提高芯片良率有必要對現有金屬熔絲結構進行改進，減少不良率。
[0003]因此需要提出一種改進方案來克服現有技術中存在的問題。
【實用新型內容】
[0004]本實用新型的目的在于提供一種修調單元，其在被熔斷時不容易與晶圓的襯底短路，提尚了芯片的良率。
[0005]為了解決上述問題，本實用新型提供一種形成于晶圓上的修調單元，其包括:第一墊片；第二墊片；連接于第一墊片和第二墊片之間的熔絲體，所述熔絲體包括與第一墊片相連的第一導引部、與第二墊片相連的第二導引部和連接于第一導引部和第二導引部之間的熔絲部，每個導引部的寬度均由墊片到熔絲部逐漸變窄，而熔絲部的寬度小于等于所述導引部最窄部分的寬度；位于所述熔絲部下方的襯墊結構區，該襯墊結構區包括在晶圓上形成于不同高度的多個層，襯墊結構區的每個層包括有多個間隔的格子區以及填充于格子區之間的絕緣區，襯墊結構區的不同層的格子區的材質不同。
[0006]進一步的，第一墊片、第二墊片、熔絲體由位于晶圓上的金屬層形成。
[0007]進一步的，襯墊結構區的每個層為第一多晶硅層、第二多晶硅層、第一墊片所在金屬層的下層金屬層中的一個，相應的，襯墊結構區的每個層的格子區的材質為第一多晶硅、第二多晶娃、金屬中的一種。
[0008]進一步的，第一墊片所在金屬層為位于晶圓上的頂層金屬層，襯墊結構區的不同層中的格子區在所述晶圓表面上的投影互不重疊。
[0009]進一步的，襯墊結構區的每個層的格子區在所述晶圓表面上的投影形狀為方形、三角形、五邊形或六邊形中的一個。
[0010]進一步的，襯墊結構區在所述晶圓表面上的投影區域包含所述熔絲部和部分導引部在所述晶圓表面上的投影區域。
[0011 ] 進一步的，襯墊結構區的每個層的每個格子區的電位是懸浮的。
[0012]進一步的，在所述修調單元需要被熔斷時，將第一個探針與第一墊片接觸，將第二個探針與第二墊片接觸，在兩個探針之間施加一預定電壓，此時在熔絲部形成的電流使得該熔絲部熔斷。第一墊片與所述晶圓上的電源端或一個器件中的一個連接端相連，第二墊片與所述晶圓上的另一個電源端或另一個器件中的一個連接端相連。所述器件為電阻。
[0013]與現有技術相比，本實用新型中的修調單元具有位于所述熔絲部下方的襯墊結構區，該襯墊結構區有助于形成阻擋層于襯底和修調單元的熔絲部之間，這樣可以防止修調單兀與晶圓的襯底短路，提尚芯片的良率。
【【專利附圖】
【附圖說明】】
[0014]為了更清楚地說明本實用新型實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中:
[0015]圖1為本實用新型中的修調單元在一個實施例中的結構圖；
[0016]圖2為本實用新型中的修調單元在一個實施例中的熔絲體部分的俯視局部放大示意圖。
【【具體實施方式】】
[0017]為使本實用新型的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖和【具體實施方式】對本實用新型作進一步詳細的說明。
[0018]此處所稱的“一個實施例”或“實施例”是指可包含于本實用新型至少一個實現方式中的特定特征、結構或特性。在本說明書中不同地方出現的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0019]圖1描述了本實用新型中的修調單元100在一個實施例中的結構圖。所述修調單元100形成于晶圓上，所述修調單元包括第一墊片PAD1、第二墊片PAD2、連接于第一墊片PADl和第二墊片PAD2之間的熔絲體。
[0020]所述熔絲體包括與第一墊片PADl相連的第一導引部11、與第二墊片PAD2相連的第二導引部12和連接于第一導引部11和第二導引部12之間的熔絲部13。第一導引部11的寬度由第一墊片PADl到熔絲13逐漸變窄，第二導引部12的寬度由第二墊片PAD2到熔絲部13逐漸變窄，而熔絲部13的寬度小于等于所述導引部11和12最窄部分的寬度。
[0021]在一個實施例中，第一墊片PADl與所述晶圓上的電源端或一個器件中的一個連接端相連，第二墊片PAD2與所述晶圓上的另一個電源端或另一個器件中的一個連接端相連。所述器件可以為電阻，此時可以通過修調單元來調節電阻的大小。
[0022]在需要熔斷所述修調單元100時，將第一個探針與第一墊片PADl接觸，將第二個探針與第二墊片PAD2接觸，在兩個探針之間施加一預定電壓，大電流會在熔絲部13上匯聚，其寬度最窄，電流密度最大，所以被熔斷。在現有技術中，該熔絲部13熔斷后會汽化而撐裂熔絲部13下的絕緣層，與晶圓的襯底短路，這種短路會導致從襯墊PADl和PAD2( —般正常工作時有電壓信號)到襯底的漏電，增大電路的靜態功耗，同時會導致襯墊PADl和PAD2的電壓信號異常。
[0023]為了解決上述問題，如圖2所示，本實用新型中修調單元100還包括位于所述熔絲部13下方的襯墊結構區14。該襯墊結構區14包括在晶圓上形成于不同高度的多個層，該襯墊結構區14的每個層包括有多個間隔的格子區以及填充于格子區之間的絕緣區。襯墊結構區14的不同層的格子區的材質不同。
[0024]在一個實施例中，第一墊片PAD1、第二墊片PAD2、熔絲體通常由位于晶圓上的頂層金屬層形成，當然也可以是其他金屬層形成。此時，襯墊結構區14的每個層可以是第一多晶硅層、第二多晶硅層、熔絲體所在金屬層的下層金屬層中的一個，相應的，襯墊結構區14的每個層的格子區的材質為第一多晶硅、第二多晶硅、金屬中的一種。舉例來說，襯墊結構區14的一個層是由第一多晶硅層形成的，那么該層中的格子區的材質就是第一多晶硅；襯墊結構區14的一個層是由第二多晶硅層形成的，那么該層中的格子區的材質就是第二多晶硅；襯墊結構區14的一個層是由第2金屬層形成的，那么該層中的格子區的材質就是金屬。
[0025]其中，襯墊結構區14的每個層的每個格子區的電位是懸浮的。襯墊結構區14在所述晶圓表面上的投影區域包含所有熔絲部13和部分導引部11和12在所述晶圓表面上的投影區域。在一個特別的實施例中，襯墊結構區14的不同層中的格子區在所述晶圓表面上的投影互不重疊。
[0026]如圖2所示，在此例中，熔絲體采用第3層金屬形成，在襯墊結構區14中，第一類方塊(填充了網格)位于第一多晶硅層，它們是由第一多晶硅形成的，這些方塊的區域就是第一多晶硅層的格子區，該層的其他區域被填充了絕緣層(未圖示)以形成絕緣區。第二類方塊(填充了斜線)位于第二多晶硅層，它們是由第二多晶硅形成的，這些方塊的區域就是第二多晶硅層的格子區，該層的其他區域被填充了絕緣層(未圖示)以形成絕緣區；第三類方塊(未填充)位于第一金屬層，它們是由第一金屬形成的，這些方塊的區域就是第一金屬層的格子區，該層的其他區域被填充了絕緣層(未圖示)以形成絕緣區。所屬領域內的普通技術人員所熟知的是，第一多晶硅層、第二多晶硅層和各個金屬層是位于所述晶圓上的不同高度的層，圖2是這些不同層的俯視重疊圖，換句話說，圖2中的第一類方塊、第二類方塊和第三類方塊不屬于同一個層，而是屬于不同高度的不同層。
[0027]如圖2所示，實際設計時，這些層次可以任意選擇，例如:第一類方塊可以為第二多晶硅層形成，第二類方塊可以為第一金屬層形成，第三類方塊可以為第一多晶硅層形成。各個方塊的電位懸浮，即未連接至任何電位。
[0028]這樣，襯墊結構區14有助于形成阻擋層于晶圓的襯底和熔絲部13之間，當熔絲部13被熔斷時，即便是熔絲部13向下與某些小方塊(襯墊結構區14的不同層中的格子區)短路，但由于不同材質的小方塊位于不同高度，相鄰的小方塊不易全電氣連接，所以不易導致短路，這樣可以有效防止熔絲部13被熔斷后左右兩個襯墊PADl和PAD2仍被短路的情況。另外，襯墊結構區14防止金屬層與晶圓的襯底短路。
[0029]應注意到，圖2只是一種示意圖，實際的襯墊結構區的不同層的格子區形狀不一定為方形，可以為其他任何形狀，比如三角形、五邊形或六邊形等，只要是每個層被分割成多個小塊，防止恪斷后兩個墊片PADl和PAD2因為殘余金屬通過大片導體而短路。
[0030]在本實用新型中，“連接”、“相連”、“連”、“接”等表示電性連接的詞語，如無特別說明，則表示直接或間接的電性連接。
[0031]需要指出的是，熟悉該領域的技術人員對本實用新型的【具體實施方式】所做的任何改動均不脫離本實用新型的權利要求書的范圍。相應地，本實用新型的權利要求的范圍也并不僅僅局限于前述【具體實施方式】。
【權利要求】
1.一種形成于晶圓上的修調單元，其特征在于，其包括: 第一墊片； 第二墊片； 連接于第一墊片和第二墊片之間的熔絲體，所述熔絲體包括與第一墊片相連的第一導引部、與第二墊片相連的第二導引部和連接于第一導引部和第二導引部之間的熔絲部，每個導引部的寬度均由墊片到熔絲部逐漸變窄，而熔絲部的寬度小于等于所述導引部最窄部分的寬度； 位于所述熔絲部下方的襯墊結構區，該襯墊結構區包括在晶圓上形成于不同高度的多個層，襯墊結構區的每個層包括有多個間隔的格子區以及填充于格子區之間的絕緣區，襯墊結構區的不同層的格子區的材質不同。
2.根據權利要求1所述的形成于晶圓上的修調單元，其特征在于，第一墊片、第二墊片、熔絲體由位于晶圓上的金屬層形成。
3.根據權利要求2所述的形成于晶圓上的修調單元，其特征在于，襯墊結構區的每個層為第一多晶硅層、第二多晶硅層、第一墊片所在金屬層的下層金屬層中的一個，相應的，襯墊結構區的每個層的格子區的材質為第一多晶硅、第二多晶硅、金屬中的一種。
4.根據權利要求2所述的形成于晶圓上的修調單元，其特征在于，第一墊片所在金屬層為位于晶圓上的頂層金屬層，襯墊結構區的不同層中的格子區在所述晶圓表面上的投影互不重疊。
5.根據權利要求1-4任一所述的形成于晶圓上的修調單元，其特征在于，襯墊結構區的每個層的格子區在所述晶圓表面上的投影形狀為方形、三角形、五邊形或六邊形中的一個。
6.根據權利要求1-4任一所述的形成于晶圓上的修調單元，其特征在于，襯墊結構區在所述晶圓表面上的投影區域包含所述熔絲部和部分導引部在所述晶圓表面上的投影區域。
7.根據權利要求1-4任一所述的形成于晶圓上的修調單元，其特征在于，襯墊結構區的每個層的每個格子區的電位是懸浮的。
8.根據權利要求1-4任一所述的形成于晶圓上的修調單元，其特征在于， 在所述修調單元需要被熔斷時，將第一個探針與第一墊片接觸，將第二個探針與第二墊片接觸，在兩個探針之間施加一預定電壓，此時在熔絲部形成的電流使得該熔絲部熔斷。
9.根據權利要求1-4任一所述的形成于晶圓上的修調單元，其特征在于，第一墊片與所述晶圓上的電源端或一個器件中的一個連接端相連，第二墊片與所述晶圓上的另一個電源端或另一個器件中的一個連接端相連。
10.根據權利要求9所述的形成于晶圓上的修調單元，其特征在于，所述器件為電阻。
【文檔編號】H01L23/525GK204216029SQ201420720675
【公開日】2015年3月18日 申請日期:2014年11月25日 優先權日:2014年11月25日
【發明者】王釗 申請人:無錫中星微電子有限公司