高耐壓ldmos器件的制作方法
【專利摘要】本實用新型所述高耐壓LDMOS器件，包括具備第一摻雜類型的外延層及位于外延層上具備第二摻雜類型的源區和漏區，漏區靠近源區一側為具備第二摻雜類型但摻雜濃度低于漏區的漂移區，漂移區與源區之間為第一摻雜類型的溝道區，所述溝道區上方設置有柵絕緣層和柵極，所述漂移區和溝道區下方還有具備第二摻雜類型且摻雜濃度高于漂移區的埋層，所述埋層與漂移區底部接觸。本實用新型所述的高耐壓LDMOS器件，通過埋層設置在漂移區和溝道區交界處構建二維電場，分散了漂移區表面的電場分布，從而降低了擊穿可能性，提高了器件耐壓。
【專利說明】高耐壓LDMOS器件
【技術領域】
[0001]本實用新型屬于半導體制造領域，涉及高壓DMOS管的設計和制造，特別是涉及一種高耐壓LDMOS器件。
【背景技術】
[0002]DMOS 是雙重擴散 MOSFET (double-Diffused MOSFET)的縮寫，由于 DMOS 采用淺注入的漂移區承受高壓，因此DMOS源漏之間的耐壓性能得到大幅提升；DMOS主要有兩種類型，垂直雙擴散金屬氧化物半導體場效應管VDMOSFET (vertical double-diffusedM0SFET)和橫向雙擴散金屬氧化物半導體場效應管LDMOSFET (lateral double-dif fusedMOSFET)。
[0003]DMOS器件在使用時，采用漂移區設計以增大源漏之間的耐壓，使用時的漏端高壓使漂移區和溝道區形成的PN結耗盡，同時，由于溝道的反型區集中在溝道表面，相應的，漂移區電場也集中在漂移區表面，造成在漂移區表面電場線集中，電場線的集中分布使器件容易發生擊穿。
實用新型內容
[0004]為防止器件擊穿，改善電場分布，從而提高LDMOS管的耐壓特性，本實用新型公開了一種高耐壓LDMOS器件。
[0005]本實用新型所述高耐壓LDMOS器件，包括具備第一摻雜類型的外延層及位于外延層上具備第二摻雜類型的源區和漏區，漏區靠近源區一側為具備第二摻雜類型但摻雜濃度低于漏區的漂移區，漂移區與源區之間為第一摻雜類型的溝道區，所述溝道區上方設置有柵絕緣層和柵極，所述漂移區和溝道區下方還有具備第二摻雜類型且摻雜濃度高于漂移區的埋層，所述埋層與漂移區底部接觸。
[0006]優選的，所述漏區和漂移區深度深于源區。
[0007]優選的，所述埋層與漂移區和漏區底部接觸。
[0008]優選的，所述埋層側面邊界與漂移區或漏區對齊。
[0009]具體的，所述埋層的深度為300-800埃。
[0010]具體的，所述埋層的摻雜濃度為漂移區濃度的5倍以上。
[0011]優選的，還包括緊鄰所述源區遠離漂移區的具備第一摻雜類型的襯底電位區。
[0012]具體的，所述第一摻雜類型和第二摻雜類型分別為P型和N型。
[0013]具體的，所述第一摻雜類型和第二摻雜類型分別為N型和P型。
[0014]本實用新型所述的高耐壓LDMOS器件，通過埋層設置在漂移區和溝道區交界處構建二維電場，分散了漂移區表面的電場分布，從而降低了擊穿可能性，提高了器件耐壓。
【專利附圖】
【附圖說明】
[0015]圖1為本實用新型所述高耐壓LDMOS器件的一種【具體實施方式】結構示意圖；
[0016]圖中附圖標記名稱為:1-外延層2-柵極 3-柵絕緣層4-漏區 5-漂移區，6-埋層，7-源區8 -襯底電位區。
【具體實施方式】
[0017]下面結合附圖，對本實用新型的【具體實施方式】作進一步的詳細說明。
[0018]本實用新型所述高耐壓LDMOS器件，包括具備第一摻雜類型的外延層I及位于外延層上具備第二摻雜類型的源區7和漏區4，漏區靠近源區一側為具備第二摻雜類型但摻雜濃度低于漏區的漂移區5，漂移區5與源區4之間為第一摻雜類型的溝道區，所述溝道區上方設置有柵絕緣層和柵極，所述漂移區和溝道區下方還有具備第二摻雜類型且摻雜濃度高于漂移區的埋層，所述埋層6與漂移區底部接觸。
[0019]所述第一摻雜類型和第二摻雜類型分別P和N或N和P型半導體，如圖1所示的【具體實施方式】，以LDNMOS為例，導通時，源極接地，漏極加高壓，漂移區為N型，溝道區為P型，在漂移區和溝道區之間形成一個PN結，在漏極高壓作用下，PN結附近的漂移區載流子耗盡形成高阻區，電力線密集，在漂移區和溝道區下方設置N型埋層后，漏極高壓通過漂移區和溝道區到達漂移區和溝道區下方，同樣在漂移區下方的PN結形成耗盡高阻區，在漂移區和溝道區交界區域附近形成一個二維分布的電場，從而減少了集中在漂移區表面的電場強度，因此減少了漂移區表面發生擊穿的可能性，提高了器件耐壓。
[0020]埋層寬度不應超出LDMOS的有源區邊界范圍，長度方向不應超過功率管柵極，顯然不能到達源極從而形成源漏之間的導電通路。
[0021]埋層6的摻雜濃度應顯著高于漂移區5，至少5倍以上，最好是維持一個數量級左右，從而顯著降低埋層電阻率，使漏端高壓以較小的損耗到達埋層末端。
[0022]為取得更好的二維電場分布，漏區4和漂移區5深度可以深于源區7，在半導體制造工藝中，利用注入時的離子能量控制各層的深度，埋層深度控制在300-2000埃范圍內，P型注入時，埋層注入可以采用硼離子，N型注入時，可以選擇磷離子。
[0023]埋層可以延伸至漏區底部，同時與漂移區和漏區底部接觸，降低漏極高壓到達埋層端部的電阻，提高二維電場分布均勻程度。埋層可以延伸至溝道區底部，但為了減小成本，可以將埋層側邊設置與與漂移區和/或漏區對齊，在光刻作業中，通過設置邏輯運算過程計算埋層邊界和形狀，可以不再單獨設置埋層掩模。
[0024]優選的在緊鄰所述有源區遠離漂移區的具備與外延層摻雜類型相同的襯底電位區，使用時與襯底電位一致，緊鄰有源區設置利于提高器件的抗閂鎖性能。
[0025]前文所述的為本實用新型的各個優選實施例，各個優選實施例中的優選實施方式如果不是明顯自相矛盾或以某一優選實施方式為前提，各個優選實施方式都可以任意疊加組合使用，所述實施例以及實施例中的具體參數僅是為了清楚表述實用新型人的實用新型驗證過程，并非用以限制本實用新型的專利保護范圍，本實用新型的專利保護范圍仍然以其權利要求書為準，凡是運用本實用新型的說明書及附圖內容所作的等同結構變化，同理均應包含在本實用新型的保護范圍內。
【權利要求】
1.高耐壓LDMOS器件，其特征在于，包括具備第一摻雜類型的外延層及位于外延層(I)上具備第二摻雜類型的源區(7)和漏區(4)，漏區靠近源區一側為具備第二摻雜類型但摻雜濃度低于漏區的漂移區(5)，漂移區與源區之間為第一摻雜類型的溝道區，所述溝道區上方設置有柵絕緣層(3 )和柵極(2 )，所述漂移區(5 )和溝道區下方還有具備第二摻雜類型且摻雜濃度高于漂移區的埋層(6 )，所述埋層(6 )與漂移區(5 )底部接觸。
2.如權利要求1所述的高耐壓LDMOS器件，其特征在于，所述漏區(4)和漂移區(5)深度深于源區(7)。
3.如權利要求1或2所述的高耐壓LDMOS器件，其特征在于，所述埋層(6)與漂移區(5)和漏區(4)底部接觸。
4.如權利要求1所述的高耐壓LDMOS器件，其特征在于，所述埋層(6)側面邊界與漂移區(5)或漏區(4)對齊。
5.如權利要求1所述的高耐壓LDMOS器件，其特征在于，所述埋層的深度為300-800埃。
6.如權利要求1所述的高耐壓LDMOS器件，其特征在于，所述埋層的摻雜濃度為漂移區濃度的5倍以上。
7.如權利要求1所述的高耐壓LDMOS器件，其特征在于，還包括緊鄰所述源區遠離漂移區的具備第一摻雜類型的襯底電位區(8 )。
8.如權利要求1所述的高耐壓LDMOS器件，其特征在于，所述第一摻雜類型和第二摻雜類型分別為P型和N型。
9.如權利要求1所述的高耐壓LDMOS器件，其特征在于，所述第一摻雜類型和第二摻雜類型分別為N型和P型。
【文檔編號】H01L29/78GK204067371SQ201420455393
【公開日】2014年12月31日 申請日期:2014年8月13日 優先權日:2014年8月13日
【發明者】崔永明, 王作義, 彭彪, 李保霞, 張干, 王建全 申請人:四川廣義微電子股份有限公司