一種陣列基板的制作方法
【專利摘要】本實用新型提供一種陣列基板，屬于顯示【技術領域】，其可解決現有的陣列基板背板電源線電阻較大造成像素間亮度非均勻性的問題。本實用新型的陣列基板，由于將背板電源線的電源導線層在陣列基板單獨成層設置，電源導線層其在襯底上的投影面積可以更大，也就是電源導線層的導電截面積也可以更大，從而降低電源導線層的電阻。從而降低不同像素單元的電流差異，進而減弱在顯示時產生云紋現象。
【專利說明】一種陣列基板
【技術領域】
[0001]本實用新型屬于顯示【技術領域】，具體涉及一種陣列基板。
【背景技術】
[0002]有機發光顯示二極管(OLED)作為一種電流型發光器件已越來越多地被應用于高性能顯示中。傳統的無源矩陣有機發光顯示(Passive Matrix 0LED)隨著顯示尺寸的增大，需要更短的單個像素的驅動時間，因而需要增大瞬態電流，增加功耗。同時大電流的應用會造成摻錫氧化銦ITO線上壓降過大，并使OLED工作電壓過高，進而降低其效率。而有源矩陣有機發光顯示(Active Matrix 0LED)通過開關管逐行掃描輸入OLED電流，可以很好地解決這些問題。
[0003]基于P型TFT構成的傳統2T1C像素驅動電路如圖1所示:圖中，Ml為開關晶體管，用于控制數據線電壓Vdata輸入；M2為驅動晶體管，用于控制OLED的發光電流；Cs為存儲電容器，用于為驅動晶體管M2的柵極提供偏置及維持電壓。
[0004]上述的2T1C像素驅動電路在單幀時間內包括兩個工作時段:第一時段為數據線電壓Vdata寫入時段tl，在該時段內，行掃描線電壓Vscan為低電平，此時開關晶體管Ml導通，數據線電壓Vdata經過開關晶體管Ml漏源極之間的通道寫入到存儲電容器Cs上，并同時作用于驅動晶體管M2的柵極，M2導通，電源電壓VDD驅動發光像素單元OLED發光；
[0005]第二時段為顯示維持時段t2，在該時段內，行掃描線電壓Vscan為高電平，開關晶體管Ml處于截止狀態，其漏源極之間的通道被關斷，數據線電壓Vdata與存儲電容器Cs (驅動晶體管M2的柵極)之間的通道被關斷。此時，在要求不嚴格的情況下可以認為存儲電容器Cs因開關晶體管Ml關斷而沒有電荷的泄放通路，只能保持開關晶體管Ml截止前的狀態，Cs兩端電壓維持不變，M2導通并維持發光像素單元OLED發光，直到下一幀周期的行掃描線電壓Vscan到來，開關晶體管Ml再次被選通。
[0006]具體地，如下式(I)所示，驅動電流可表示為:
[0007]Zomf4:m~(Vdaia- WMJ-Fw)2CI)
mm
[0008]其中，μ P為載流子遷移率，COX為柵氧化層電容，W/L為晶體管寬長比，Vdata為數據線電壓，VDD為AMOLED背板電源電壓，為所有像素單元共享，VTH為晶體管的閾值電壓，可見驅動電流與背板電源電壓VDD相關。
[0009]尤其是在大尺寸顯示應用中，由于背板電源線存在一定電阻，且所有像素的驅動電流都由電源電壓VDD提供，可見，在背板中靠近背板電源電壓VDD供電位置區域的電源電壓相比較離供電位置較遠區域的電源電壓要高，產生電壓降。由于背板電源電壓VDD與驅動電流相關，電壓降也會造成不同區域的電流差異，進而在顯示時產生云紋。
[0010]現有技術中陣列基板上像素區域的每個像素單元中，電源導線層與柵極層或源、漏極層同層且平行布置，造成電源導線層占有像素區域面積，且不能形成網狀結構，造成電源導線層電阻較大；另外，由于同層布置造成電源導線層占有的面積有限，電源導線層的導電截面有限，也造成電源導線層電阻較大；另外，電源導線層與柵極層或源、漏極層同層且平行布置需要占據像素單元的面積，造成像素開口率下降。
實用新型內容
[0011]本實用新型的目的是解決現有技術的背板電源線電阻較大造成像素間亮度非均勻性的問題，提供一種降低能降低背板電源線電阻的陣列基板。
[0012]解決本實用新型技術問題所采用的技術方案是一種陣列基板包括呈陣列分布的若干像素單元，每個像素單元包括:包括設置在襯底上的有源層；與所述有源層接觸的源、漏極層，其中，源、漏極層同層間隔設置；與所述有源層絕緣設置的柵極層；所述的每個像素單元還包括電源導線層，所述電源導線層與所述源極層通過過孔連接。
[0013]優選的是，所述的電源導線層在襯底的投影至少部分與柵極層或源、漏極層在襯底的投影重合。
[0014]優選的是，所述的電源導線層在整個像素區域呈網格狀布置。
[0015]優選的是，所述的電源導線層設置在襯底上，在所述的電源導線層上設有第一絕緣層，在所述的第一絕緣層上設有柵極層，在所述的柵極層上設有第二絕緣層，在所述的第二絕緣層上設有有源層，在所述的有源層上同層間隔設置源、漏極層；所述的源極層通過位于第一絕緣層和第二絕緣層中的過孔連接。
[0016]優選的是，所述的柵極層與襯底接觸，在所述的柵極層上設有第一絕緣層，在所述的第一絕緣層上設有有源層，在所述的有源層上同層間隔設置源、漏極層；在所述的源、漏極層上設有第二絕緣層，在所述的第二絕緣層上設有電源導線層，所述的電源導線層通過位于第二絕緣層的過孔與所述的源極層相連。
[0017]本實用新型的陣列基板，將背板電源線的電源導線層在陣列基板單獨成層設置，其在襯底上的投影面積可以更大，也就是電源導線層的導電截面積也可以更大，從而降低電源導線層的電阻。從而降低不同像素單元的電流差異，進而減弱在顯示時產生云紋現象。
[0018]另外，電源導線層單獨成層布置，可以與柵極層或源、漏極層在垂直方向上部分重合，降低電源導線層在像素單元上所占的面積，從而有利于增大像素的開口率。
[0019]此外，所述的電源導線層在整個像素區域呈網格狀布置。也就是說相鄰像素單元的電源導線層相互連接成網格狀，更能從整體上降低電源線的電阻，從而降低不同像素單元的電流差異，進而減弱在顯示時產生云紋現象。
【專利附圖】
【附圖說明】
[0020]圖1為現有技術中基于P型TFT構成的傳統2T1C像素驅動電路。
[0021]圖2為本實用新型實施例1中陣列基板部分功能層的剖面示意圖。
[0022]圖3為本實用新型實施例1中陣列基板形成電源導電層的圖形后的剖面示意圖。
[0023]圖4為本實用新型實施例1中陣列基板形成第一絕緣層的圖形后的剖面示意圖。
[0024]圖5為本實用新型實施例1中陣列基板形成柵極層圖形后的剖面示意圖。
[0025]圖6為本實用新型實施例1中陣列基板形成第二絕緣層的圖形后的剖面示意圖。
[0026]圖7為本實用新型實施例1中陣列基板形成有源層的圖形后的剖面示意圖。
[0027]圖8為本實用新型實施例1中陣列基板形成源、漏極層后的剖面示意圖。
[0028]圖9為本實用新型實施例2中陣列基板部分功能層的剖面示意圖。
[0029]其中:
[0030]1.襯底；2.電源導線層；3.第一絕緣層；4.第二絕緣層；5.源極層；6.漏極層；7.有源層；8.第三絕緣層；9.像素電極層；10.柵極層；11.過孔。
【具體實施方式】
[0031]為使本領域技術人員更好地理解本實用新型的技術方案，下面結合附圖和【具體實施方式】對本實用新型作進一步詳細描述。
[0032]實施例1
[0033]本實施例提供一種陣列基板。下面以底柵型陣列基板為例介紹，應當理解的是對于頂柵型的陣列基板也是適用的。
[0034]如圖2所示，一種陣列基板包括呈陣列分布的若干像素單元，每個像素單元包括:設置在襯底I上的有源層7 ;與所述有源層7接觸的源、漏極層5、6，其中，源、漏極層5、6同層間隔設置；與所述有源層7絕緣設置的柵極層10 ;所述的每個像素單元還包括電源導線層2，所述電源導線層2與所述源極層5通過過孔11連接。
[0035]本實施例中電源導線層2單獨布置，其在襯底I上的投影面積可以更大，也就是電源導線層2的導電截面積也可以更大，從而降低電源導線層2的電阻。從而降低不同像素單元的電流差異，進而減弱在顯示時產生的云紋現象。
[0036]優選地，電源導線層2在襯底I的投影至少部分與柵極層10或源、漏極層5、6在襯底的投影重合。這樣電源導線層2單獨成層布置，可以與柵極層10或源、漏極層5、6在垂直方向上部分重合，降低電源導線層2在像素單元上所占的面積，從而有利于增大像素的開口率。
[0037]優選地，所述的電源導線層2在整個像素區域呈網格狀布置。也就是說相鄰像素單元的電源導線層2相互連接成網格狀，更能從整體上降低電源線的電阻，從而降低不同像素單元的電流差異，進而減弱在顯示時產生云紋現象。
[0038]具體地，如圖2所示，電源導線層2設置在襯底I上，在所述的電源導線層2上設有第一絕緣層，在所述的第一絕緣層3上設有柵極層10，在所述的柵極層10上設有第二絕緣層4，在所述的第二絕緣層4上設有有源層7，在所述的有源層7上同層間隔設置源、漏極層5、6 ;所述的源極層6通過位于第一絕緣層3和第二絕緣層4中的過孔11連接。電源電壓經電源導線層2傳遞給源極層6。
[0039]可選地，在源極層6上設置第三絕緣層8、在漏極層5上設置像素電極層9，在柵極層10接收柵極線電壓Vgate信號時，電源電壓Vdd經過源、漏極層5、6傳遞至像素電極層9驅動有機發光器件(圖2中未不出)發光。
[0040]如圖3-8所示，上述的陣列基板采用以下制備方法制備:
[0041 ] 步驟a、如圖3所示，提供一襯底，在襯底上形成由導電金屬層組成的電源導電層2的圖形。
[0042]首先通過一次構圖工藝在襯底I上形成由導電金屬層組成的電源導電層2圖形。其中，襯底I可為彈性塑料。
[0043]具體地，可以采用濺射或熱蒸發的方法在襯底I上沉積一層導電金屬層。優選的，導電金屬層的材料為銅或銅的合金，這樣可以進一步的降低電源導電層2的電阻。
[0044]應當理解的是，Cr、W、Ta、Mo、Al等金屬及其合金也是可以的，導電金屬層也可以是由多層金屬薄膜組成。在導電金屬層上涂覆一層光刻膠，采用掩膜板對光刻膠進行曝光，使光刻膠形成光刻膠未保留區域和光刻膠保留區域，其中，光刻膠保留區域對應于電源導電層2的圖形所在區域，光刻膠未保留區域對應于上述圖形以外的區域；進行顯影處理，光刻膠未保留區域的光刻膠被完全去除，光刻膠保留區域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區域的柵金屬薄膜，形成電源導電層2的圖形；剝離剩余的光刻膠。
[0045]步驟b:如圖4所示，在形成有電源導電層的襯底上形第一絕緣層3;
[0046]具體地，可以采用等離子體增強化學氣相沉積(PECVD)方法，在經過步驟a的襯底I上沉積第一絕緣層3材料，形成第一絕緣層3。其中，第一絕緣層3材料可以選用氧化物或者氮化物或者氮氧化物，第一絕緣層3可以為單層、雙層或多層結構。
[0047]在第一絕緣層3涂覆光刻膠，對光刻膠進行曝光，使光刻膠形成光刻膠未保留區域和光刻膠保留區域，其中，光刻膠未保留區域包括過孔11在該層的部位；之后進行顯影處理，光刻膠未保留區域的光刻膠被完全去除，光刻膠保留區域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區域的第一絕緣層3材料，形成第一絕緣層3的圖形；剝離光刻膠保留區域的剩余的光刻膠。
[0048]步驟C、在形成有電源導電層的襯底上形成由柵金屬層組成的柵極圖形；
[0049]如圖5所示，可以采用濺射或熱蒸發的方法在步驟b所得襯底I上沉積一層柵金屬層。柵金屬層的材料可以是Cr、W、Ta、Mo、Al、Cu等金屬及其合金,柵金屬層也可以是由多層金屬薄膜組成。在柵金屬層上涂覆一層光刻膠，采用掩膜板對光刻膠進行曝光，使光刻膠形成光刻膠未保留區域和光刻膠保留區域，其中，光刻膠保留區域對應于柵極層10的圖形所在區域，光刻膠未保留區域對應于上述圖形以外的區域；進行顯影處理，光刻膠未保留區域的光刻膠被完全去除，光刻膠保留區域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區域的柵金屬薄膜，形成柵極層10的圖形；剝離剩余的光刻膠。
[0050]步驟d:如圖6所示，在形成有柵極層電源導電層的襯底上形第二絕緣層4 ；
[0051]具體地，可以采用等離子體增強化學氣相沉積(PECVD)方法，在經過步驟c的襯底I上沉積第二絕緣層4材料，形成第二絕緣層4。其中，第二絕緣層4材料可以選用氧化物或者氮化物或者氮氧化物，第二絕緣層4可以為單層、雙層或多層結構。
[0052]在第二絕緣層4涂覆光刻膠，對光刻膠進行曝光，使光刻膠形成光刻膠未保留區域和光刻膠保留區域，其中，光刻膠未保留區域包括過孔11在該層的部位；之后進行顯影處理，光刻膠未保留區域的光刻膠被完全去除，光刻膠保留區域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區域的第二絕緣層4材料，形成第二絕緣層4的圖形；剝離光刻膠保留區域的剩余的光刻膠。
[0053]步驟e:在形成有第二絕緣層的襯底上沉積金屬氧化物半導體層，形成有源層；
[0054]具體地，如圖7所示，可以先在經過步驟d的襯底I上采用磁控濺射、熱蒸發或其它成膜方法沉積銦鎵鋅氧化物(IGZO)作為有源層7，IGZO的厚度可以為10nm-50nm。
[0055]接著，在有源層7上涂覆光刻膠，對光刻膠進行曝光，使光刻膠形成光刻膠未保留區域和光刻膠保留區域，其中，光刻膠未保留區域包括過孔11在該層的部位和有源層7的對應部位；之后進行顯影處理，光刻膠未保留區域的光刻膠被完全去除，光刻膠保留區域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區域的金屬氧化物半導體層，形成有源層7的圖形；剝離光刻膠保留區域的剩余的光刻膠。
[0056]步驟f:如圖8所示，在襯底上形成源、漏極層5、6的圖形；
[0057]具體地，在經過步驟e的襯底I上采用磁控濺射、熱蒸發或其它成膜方法沉積一層源、漏金屬層。源、漏金屬層的材料可以是Cr、W、Ta、Mo、Al、Cu等金屬及其合金,源、漏金屬層也可以是由多層金屬薄膜組成。在源、漏金屬層上涂覆一層光刻膠，采用掩膜板對光刻膠進行曝光，使光刻膠形成光刻膠未保留區域和光刻膠保留區域，其中，光刻膠保留區域對應于源電極、漏電極的圖形所在區域和過孔11所在區域，光刻膠未保留區域對應于上述圖形以外的區域；進行顯影處理，光刻膠未保留區域的光刻膠被完全去除，光刻膠保留區域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區域的源、漏金屬薄膜形成源、漏極層5、6的圖形；剝離剩余的光刻膠。
[0058]應當理解的是，還可以采用已知的構圖工藝形成第三絕緣層8，像素電極9等其它功能層，在此不再一一贅述，最終形成陣列基板，如圖2所示。
[0059]實施例2
[0060]本實施例提供一種陣列基板，該陣列基板結構與實施例1中陣列基板的結構不同的是，將電源導線層2設置在源、漏極層5、6的上方，并通過過孔11相連，其它功能層作相應調整。
[0061]具體地，如圖9所示，在襯底I上設有柵極層10，在所述的柵極層10上設有第一絕緣層3，在所述的第一絕緣層3上設有有源層7，在所述的有源層7上同層間隔設置源、漏極層5、6 ;在源、漏極層5、6上設有第二絕緣層4，在所述的第二絕緣層4上設有電源導線層2，所述的電源導線層2通過位于第二絕緣層4的過孔11與所述的源極層5相連。
[0062]所述的源極層6通過位于第二絕緣層4中的過孔11連接。電源電壓經電源導線層2傳遞給源極層6。
[0063]可選地，在源極層6上設置第三絕緣層8、在漏極層5上設置像素電極層9，在柵極層10接收柵極電壓Vgate信號時，電源電壓Vdd信號經過源、漏極層5、6傳遞至像素電極層9驅動有機發光器件(圖9中未不出)發光。
[0064]本實施例的陣列基板的制備方法與實施例1中的陣列基板的制備方法類似，在此不再一一贅述。
[0065]可以理解的是，以上實施方式僅僅是為了說明本實用新型的原理而采用的示例性實施方式，然而本實用新型并不局限于此。上述電源導電層也可以布置其它任意兩個功能層之間，只要電源導電層單獨布置，并與源極層相連均為本實用新型的保護范圍。對于本領域內的普通技術人員而言，在不脫離本實用新型的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本實用新型的保護范圍。
【權利要求】
1.一種陣列基板，包括呈陣列分布的若干像素單元，每個像素單元包括:包括設置在襯底上的有源層；與所述有源層接觸的源、漏極層，其中，源、漏極層同層間隔設置；與所述有源層絕緣設置的柵極層；其特征在于，所述的每個像素單元還包括電源導線層，所述電源導線層與所述源極層通過過孔連接。
2.如權利要求1所述的陣列基板，其特征在于，所述的電源導線層在襯底的投影至少部分與柵極層或源、漏極層在襯底的投影重合。
3.如權利要求1所述的陣列基板，其特征在于，所述的電源導線層在整個像素區域呈網格狀布置。
4.如權利要求1-3任一所述的陣列基板，其特征在于，所述的電源導線層設置在襯底上，在所述的電源導線層上設有第一絕緣層，在所述的第一絕緣層上設有柵極層，在所述的柵極層上設有第二絕緣層，在所述的第二絕緣層上設有有源層，在所述的有源層上同層間隔設置源、漏極層；所述的源極層通過位于第一絕緣層和第二絕緣層中的過孔連接。
5.如權利要求1-3任一所述的陣列基板，其特征在于，所述的柵極層與襯底接觸，在所述的柵極層上設有第一絕緣層，在所述的第一絕緣層上設有有源層，在所述的有源層上同層間隔設置源、漏極層；在所述的源、漏極層上設有第二絕緣層，在所述的第二絕緣層上設有電源導線層，所述的電源導線層通過位于第二絕緣層的過孔與所述的源極層相連。
【文檔編號】H01L27/32GK203983287SQ201420318468
【公開日】2014年12月3日 申請日期:2014年6月13日 優先權日:2014年6月13日
【發明者】蓋翠麗, 吳仲遠 申請人:京東方科技集團股份有限公司