一種與ZnO薄膜高效匹配的LED芯片結構及其制作方法
【專利摘要】本發明公開了一種與ZnO薄膜高效匹配的LED芯片結構，包括襯底和在襯底上形成的外延層，其特征在于：所述的外延層上包括接觸層和形成于接觸層上的ZnO透明導電層，所述的接觸層由本征AlxInyGa1-x-yN、P型AlxInyGa1-x-yN和N型AlxInyGa1-x-yN的一種材料層組成或由兩種或三種材料層組成超晶格層，同時也介紹了該接觸層的制作方法，其含量通過改變In源流量、Al源流量、生長溫度和生長壓力等參數來實現。本發明所提供的ZnO-LED芯片結構，改善了ZnO做透明導電層時面臨的電壓高、ESD差和漏電大等問題，具有接觸性好、電壓低、吸光少的優點，從而有效提升了LED器件的光提取率。
【專利說明】—種與ZnO薄膜高效匹配的LED芯片結構及其制作方法
【技術領域】
[0001]本發明涉及LED芯片的制作領域，具體的說是一種具有與ZnO薄膜高效匹配的外延接觸層的LED芯片結構及其制作方法。
【背景技術】
[0002]ZnO是一種新型寬禁帶半導體材料，具有較高的激子束縛能，是未來一種理想的段波長發光器件材料。它具有低介電常數、高化學穩定性以及優異的光電特性，是一種多功能材料，在發光器件、非線性光學器件等領域有非常重要的應用，受到了越來越多的關注。但是本征的ZnO呈η型導電特性，難于實現Ρ型摻雜，雖然諸多國內外報道取得了突破性成果，但當前Ρ行摻雜對于ZnO基發光二極管的制備仍然是重點和難點，使得ZnO器件很難被制作。目前，ZnO有一個良好的應用方向是取代LED行業的ΙΤ0材料，ΙΤ0材料由于包含的銦、錫這兩種元素在地球上是有限的，ZnO的出現很好地解決了這一問題，但ZnO替代ΙΤ0后，也面臨電壓高、ESD差和漏電大等一系列問題，本專利基于此，設計了一種與ZnO相匹配的接觸層，以解決ZnO在替代ΙΤ0材料時所面臨的上述問題。
【發明內容】
[0003]針對現有技術的問題，本發明提供一種與ZnO薄膜高效匹配的LED芯片結構及其制作方法，該專利不僅能夠改善ZnO在LED上的應用，同時也提升了 LED器件的光提取率。
[0004]本發明的技術方案為:一種與ZnO薄膜高效匹配的LED芯片結構，包括襯底和在襯底上形成的外延層，其特征在于:所述的外延層上包括接觸層和形成于接觸層上的ZnO透明導電層，所述的接觸層由本征AlxInyGai_x_yN、P型AlxInyGai_x_yN和N型AlxInyGai_x_yN的一種材料層組成或由兩種或三種材料層組成超晶格層，其中0〈x〈l,0〈y〈l,且0〈x+y〈l。
[0005]優選地，所述的外延層包括依次生長的緩沖層、本征GaN層、Si摻雜η型GaN層、發光多量子阱結構、電子阻擋層、Mg摻雜P型GaN層、接觸層和ZnO透明導電層；優選地，所述的接觸層，厚度為l-10nm ;優選地，所述的接觸層中，P型AlxInyGai_x_yN材料層中Mg的摻雜濃度范圍、N型AlxInyGai_x_yN材料層中Si的摻雜濃度范圍均為1.0E16/cm3 — 1.0E21/cm3。
[0006]一種與ZnO薄膜高效匹配的LED芯片結構的制作方法，其LED包括襯底和在襯底上米用M0CVD (Metal-Organic Chemical Vapor Deposit1n)方法生長的外延層結構，其特征在于:所述的生長步驟包括:
S1首先在400-600 V下在襯底上生長15-50nm的GaN緩沖層或在600-1000 V下在襯底上生長10-60nm的A1N緩沖層,再在900-1200°C下生長1.5_4um的本征GaN層(非摻雜或低摻雜濃度的GaN層)，然后在900-1200°C下生長1.5_4um的Si摻雜η型GaN層；
S2生長發光層多量子阱結構，包括如下子步驟:
S2.1生長壘層:將生長溫度設定在700-900°C，反應器的壓力為100-500Torr，通入10-60L的高純氨氣和10-90L的高純氮氣，通入流量為10-600sccm的三乙基鎵、三甲基鎵、三甲基銦、三甲基鋁，生長時間為20-600S，多量子阱中的In含量和A1含量依據生長結構改變其In源流量、A1源流量、生長溫度和生長壓力等工藝參數來實現；
S2.2生長阱層:將生長溫度設定在700-900°C，反應器的壓力為100-500Torr，通入10-60L的高純氨氣和10-90L的高純氮氣，通入流量為10-600sccm的三乙基鎵、三甲基鎵、三甲基銦、三甲基鋁，生長時間為20-600S，多量子阱中的In含量和A1含量可依據生長結構改變其In源流量、A1源流量、生長溫度和生長壓力等工藝參數來實現；
S2.3交替生長阱層和壘層，生長2-30個周期的多量子阱；
S3將生長溫度設定在800-900°C，生長AlGaN電子阻擋層，反應器的壓力為100-500Torr，通入10-60L的高純氨氣和10-90L的高純氮氣，通入流量為10-600sccm的三乙基鎵、三甲基鎵、三甲基鋁，生長時間為20-600S，A1含量可依據生長結構改變其A1源流量、生長溫度和生長壓力等工藝參數來實現；
S4 700-1200°C下生長一層50-500nm的Mg摻雜(重摻雜)P型GaN層；
S5在反應器內生長AlxInyGai_x_yN接觸層，將反應器生長溫度控制為400-1000°C，通入10-60L的高純氨氣和10-90L的高純氮氣，再通入流量為10-600sccm的三乙基鎵、三甲基銦、三甲基鎵、三甲基鋁，控制反應器的壓力為100-500Torr，生長時間為20_600s，Ιη、Α1含量可依據生長結構改變其In源流量，A1源流量、生長溫度和生長壓力等工藝參數來實現；所述的接觸層制作步驟中，不通入摻雜源制作本征AlxInyGai_x_yN材料層，或通入流量為100-1000sccm的Mg源制作P型AlxInyGai_x_yN材料層，或通入流量為0.l-100sccm的Si源制作N型AlxInyGai_x_yN材料層，或制作由兩種或三種材料層組成的超晶格層，且在先后制作不同材料層時，先停止通入摻雜源、鋁源、銦源和鎵源，工藝條件穩定后再制作下一材料層。
[0007]S6將生長溫度設定在300-700 °C范圍內生長ZnO透明導電層，通入氧氣為反應氣體，鋅源(如二乙基鋅)的氣體流量控制為50-500sCCm，可一并通入AL源進行摻雜以增強導電性能，控制反應室的壓力為5-lOOtorr，各材料的組分可進一步通過改變其流量、生長溫度和生長壓力等工藝參數來優化。
[0008]本發明的有益效果為:目前LED芯片中由于ZnO難于實現P型摻雜，其作為N型材料制作到P層上時會形成Ρ-N結，使得整體的電壓升高。為了減弱這個Ρ-N結的作用，降低LED的整體工作電壓，本發明這兩者之間添加了一個接觸層，該接觸層與P層、ZnO透明導電層均有良好的接觸，從而改善了 ZnO在LED上的應用中電壓高、ESD差和漏電大等問題，具有ZnO和P型GaN層接觸性能好、電壓低、吸光少的優點，從而有效提升了 LED器件的光提取率。
【專利附圖】
【附圖說明】
[0009]圖1為本發明的結構示意圖。
[0010]圖中，1-襯底，2-緩沖層，3-本征GaN層，4_n型GaN層，5-發光層多量子阱，6-AlGaN電子阻擋層，7_p型GaN層，8-接觸層，9_Zn0透明導電層，10-電極。
【具體實施方式】
[0011]下面結合附圖對本發明的【具體實施方式】作進一步說明:
如圖1所示，本發明所提供的一種與ZnO薄膜高效匹配的LED芯片結構，包括襯底1和在襯底1上形成的外延層，所述的外延層包括依次生長的緩沖層2、本征GaN層3、Si摻雜η型GaN層4、發光多量子阱結構5、電子阻擋層6、Mg摻雜P型GaN層7、接觸層8和ZnO透明導電層9，其中緩沖層2為GaN或A1N緩沖層2，η型GaN層4上設有N型電極10，Mg摻雜P型GaN層7設有P型電極10。
[0012]具體實施時，本發明的不同實施例區別主要在于接觸層的不同，所述的接觸層8由本征AlxInyGai_x_yN、P型AlxInyGai_x_yN和N型AlxInyGai_x_yN的一種材料層組成或由兩種或三種材料層組成超晶格層，其中0<x<l，0<y< 1，在本實施例中，接觸層8厚度為l-10nm, P型AlxInyGai_x_yN材料層中Mg的摻雜濃度范圍、N型AlxInyGai_x_yN材料層中Si的摻雜濃度范圍均為1.0E16/cm3 — 1.0E21/cm3。
[0013]上述實施例和說明書中描述的只是說明本發明的原理和最佳實施例，在不脫離本發明精神和范圍的前提下，本發明還會有各種變化和改進，這些變化和改進都落入要求保護的本發明范圍內。
【權利要求】
1.一種與ZnO薄膜高效匹配的LED芯片結構，包括襯底和在襯底上形成的外延層，其特征在于:所述的外延層上包括接觸層和形成于接觸層上的ZnO透明導電層，所述的接觸層由本征AlxInyGai_x_yN、P型AlxInyGai_x_yN和N型AlxInyGai_x_yN的一種材料層組成或由兩種或三種材料層組成超晶格層，其中0〈x〈l，0〈y〈l，且0〈x+y〈l。
2.根據權利要求1所述的與ZnO薄膜高效匹配的LED芯片結構，其特征在于:所述的外延層包括依次生長的緩沖層、本征GaN層、Si摻雜η型GaN層、發光多量子阱結構、電子阻擋層、Mg摻雜P型GaN層、接觸層和ZnO透明導電層。
3.根據權利要求2所述的與ZnO薄膜高效匹配的LED芯片結構，其特征在于:所述的接觸層，厚度為l_10nm。
4.根據權利要求1或2或3所述的與ZnO薄膜高效匹配的LED芯片結構，其特征在于:所述的接觸層中，P型AlxInyGai_x_yN材料層中Mg的摻雜濃度范圍、N型AlxInyGai_x_yN材料層中Si的摻雜濃度范圍均為1.0E16/cm3 — 1.0E21/cm3。
5.一種與ZnO薄膜高效匹配的LED芯片結構制作方法，包括襯底和在襯底上采用M0CVD方法生長的外延層，其特征在于:所述的外延層包括接觸層和形成于接觸層上的ZnO透明導電層，所述的接觸層制作步驟為:在反應器內生長AlxInyGai_x_yN接觸層，將反應器生長溫度控制為400-1000°C，通入10-60L的高純氨氣和10-90L的高純氮氣，再通入流量為10-600SCCm的三乙基鎵、三甲基銦、三甲基鎵、三甲基鋁，控制反應器的壓力為100-500Torr，生長時間為 20_600s。
6.根據權利要求5所述的與ZnO薄膜高效匹配的LED芯片結構制作方法，其特征在于:所述的接觸層制作步驟中，不通入摻雜源制作本征AlxInyGai_x_yN材料層，或通入流量為100-1000sccm的Mg源制作P型AlxInyGai_x_yN材料層，或通入流量為0.l-100sccm的Si源制作N型AlxInyGai_x_yN材料層。
7.根據權利要求5或6所述的與ZnO薄膜高效匹配的LED芯片結構制作方法，其特征在于:所述的ZnO透明導電層制作步驟為:將生長溫度設定在300-700°C范圍內生長ZnO透明導電層，通入氧氣為反應氣體，鋅源的氣體流量控制為50-500SCCm，控制反應室的壓力為5-100torr。
8.根據權利要求5所述的與ZnO薄膜高效匹配的LED芯片結構制作方法，其特征在于:所述的外延層生長步驟還包括: S1首先在400-600°C下在襯底上生長15-50nm的GaN緩沖層或在600-1000°C下在襯底上生長10-60nm的A1N緩沖層，再在900-1200°C下生長1.5_4um的本征GaN層，然后在900-1200°C下生長1.5-4um的Si摻雜η型GaN層； S2生長發光層多量子阱結構，包括如下子步驟: S2.1生長壘層:將生長溫度設定在700-900°C，反應器的壓力為100-500Torr，通入10-60L的高純氨氣和10-90L的高純氮氣，通入流量為10-600sccm的三乙基鎵、三甲基鎵、三甲基銦、三甲基鋁，生長時間為20-600s ； S2.2生長阱層:將生長溫度設定在700-900°C，反應器的壓力為100-500Torr，通入10-60L的高純氨氣和10-90L的高純氮氣，通入流量為10-600sccm的三乙基鎵、三甲基鎵、三甲基銦、三甲基鋁，生長時間為20-600s ； S2.3交替生長阱層和壘層，生長2-30個周期的多量子阱； S3將生長溫度設定在800-900°C，生長AlGaN電子阻擋層，反應器的壓力為100-500Torr，通入10-60L的高純氨氣和10-90L的高純氮氣，通入流量為10-600sccm的三乙基鎵、三甲基鎵、三甲基鋁，生長時間為20-600S ； S4在700-1200°C下生長一層50-500nm的Mg摻雜P型GaN層。
【文檔編號】H01L33/04GK104465910SQ201410779295
【公開日】2015年3月25日 申請日期:2014年12月17日 優先權日:2014年12月17日
【發明者】羅長得, 郝銳, 葉國光, 許德裕, 王波, 易翰翔, 劉洋, 吳光芬 申請人:廣東德力光電有限公司