一種帶應力犧牲結構的芯片封裝結構及封裝方法
【專利摘要】本發明公開了一種帶應力犧牲結構的芯片封裝結構及封裝方法，屬于半導體芯片封裝領域。該封裝結構包括：1.玻璃；2.晶圓，其中在晶圓正面預制有IC和I/O；3.支撐墻，通過在玻璃正面制作支撐墻結構，將玻璃正面和晶圓正面鍵合在一起；4.在晶圓背面依次制作有鈍化層、金屬層、防焊層，通過上述結構組成的重分布線路層，將晶圓正面的I/O與晶圓背面的焊球實現導通。通過本發明實施的封裝結構，首先，通過改變晶圓背面的重分布線路層同晶圓正面的I/O的連接方式，降低了金屬層在拐角處的應力，這樣改善了金屬層在拐角處的裂紋斷裂等失效；另外，通過選用干膜作為支撐墻的材料，改進了工藝步，同時避免了晶圓正面污染的問題。
【專利說明】一種帶應力犧牲結構的芯片封裝結構及封裝方法
【技術領域】
[0001]本發明涉及半導體芯片封裝領域，尤其涉及一種帶應力犧牲結構的芯片尺寸封裝結構及封裝方法。可以優選地用于影像傳感器、慣性傳感器、壓力傳感器或流量傳感器等。
【背景技術】
[0002]芯片尺寸封裝(CSP)是新一代的芯片封裝技術，其技術性能較傳統封裝又有了新的提升。CSP可以讓芯片面積與封裝面積之比超過1:1.14，已經相當接近1:1的理想情況，約為普通球柵陣列結構封裝(BGA)的1/3，僅僅相當于薄型小尺寸封裝(TSOP)內存芯片面積的1/6。與BGA相比，同等空間下CSP可以將存儲容量提高三倍。CSP的目的是在使用高密度芯片(芯片功能更多，性能更好，芯片更復雜)替代以前的芯片時，其封裝體占用印刷板的面積保持不變或更小。正是由于CSP封裝體小而薄，因此它在便攜式移動電子設備中迅速獲得了應用。CSP不僅明顯地縮小了封裝后的體積尺寸、降低了封裝成本、提高了封裝效率，而且更加符合高密度封裝的要求；同時由于數據傳輸路徑短、穩定性高，這種封裝在降低能耗的同時還提升了數據傳輸的速度和穩定性。
[0003]在目前的芯片封裝產品中，采用CSP的封裝越來越多，但是在工藝步驟和產品良率上還有待提升，特別是還存在著許多影響產品可靠性的問題:
[0004]1.在對有氣密空腔要求的封裝結構中，現有封裝結構，如圖1(a)所示，通常是采用在晶圓4上覆蓋一層玻璃I的方法。其中，在進行晶圓4鍵合時，目前的工藝在制作完支撐墻2后，還需要再涂布粘接膠3來完成鍵合，但是這種工藝往往存在著粘接膠3溢膠的問題，嚴重的話就會污染晶圓4表面，進而影響器件的性能。
[0005]2.由于在封裝結構中存在著許多不同的材料，而每種材料的熱膨脹系數又有差異，這就導致在器件服役過程中，由于熱膨脹系數的不匹配而導致熱應力的發生。特別是在I/o 6同金屬層8的拐角處，經常容易發生金屬層8本身的裂紋斷裂以及I/O 6同金屬層8之間的分層，從而導致信號中斷，造成斷路。
[0006]因此，為了克服以上問題，迫切需要一種新型的芯片尺寸封裝結構和制造方法來解決以上問題。
【發明內容】
[0007]本發明的第一方面是:提供一種帶應力犧牲結構的芯片封裝結構。本發明通過改變晶圓背面102b的重分布線路層同晶圓正面102a的I/O 104的連接方式，將金屬層107中的最大應力從原拐角處轉移到鈍化層105的開口 106處，同時降低了金屬層107在拐角處的應力，相比傳統的結構，金屬層107在拐角處的應力有40%的下降，這樣改善了金屬層107在拐角處的裂紋斷裂等失效；另一方面，改善了 1/0104同重分布線路層連接處的應力分布，提高了連接的可靠性。
[0008]為了實現以上目的，本發明采用以下技術方案:
[0009]本發明實施的帶應力犧牲結構的芯片封裝結構，所述結構包括:
[0010]玻璃100 ;晶圓102，其中在晶圓正面102a預制有IC 103和1/0104 ;支撐墻101，通過在玻璃正面10a制作支撐墻101結構，將玻璃正面10a和晶圓正面102a鍵合在一起；重分布線路層，在晶圓背面102b依次制作有鈍化層105、金屬層107、防焊層108，通過上述結構組成的重分布線路層，將晶圓正面102a的I/O 104與晶圓背面102b的焊球109實現導通。
[0011]在所述重分布線路層中，通過在鈍化層105上制作開口 106，將晶圓正面102a的I/O 104暴露出來，然后在制作金屬層107，從而實現I/O 104同金屬層107之間的導通。
[0012]可選的，所述IC 103可以是影像傳感器、慣性傳感器、壓力傳感器或流量傳感器。
[0013]可選的，所述鈍化層105上的開口 106為若干個小孔，其截面可以為圓形或者方形，位于I/O 104的中間處。
[0014]本發明的第二方面是提供了一種制造所述帶應力犧牲結構的芯片封裝方法，包括以下步驟:
[0015]步驟1，制作支撐墻101:在玻璃正面10a制作一層晶圓102鍵合所需的支撐墻101結構。
[0016]步驟2，晶圓102鍵合:通過鍵合機，將玻璃正面10a同晶圓正面102a鍵合在一起，從而在玻璃100和晶圓102之間形成一個密閉空腔。
[0017]步驟3,晶圓102減薄:減薄過程分兩步進行:首先，通過研磨機，對晶圓背面102b進行研磨，將晶圓102減薄到設定厚度；然后，對減薄后的晶圓背面102b進行去應力等離子刻蝕。
[0018]步驟4，硅去除:將晶圓背面102b四周的硅進行去除，暴露出晶圓正面102a的I/O 104。
[0019]步驟5，重分布線路層，由鈍化層105、金屬層107和防焊層108組成，主要包含三步:首先，在晶圓背面102b沉積一層鈍化層105，并通過制作開口 106將晶圓正面的I/O104暴露出來；其次，在鈍化層105表面及其開口 106內濺射金屬層107，并將其圖案化以形成線路；最后，在金屬層107表面涂布一層防焊層108，并在預設焊球109的位置將金屬層107暴露出來。
[0020]步驟6，制作焊球109:將焊球109形成于晶圓背面102b的重分布線路層上，然后對晶圓102的四周進行切割以形成單顆芯片的封裝。
[0021]可選的，所述支撐墻101是一種干膜(Dry Film)，所述干膜是一種高分子聚合物光刻膠，由樹脂、溶劑、感光化合物和添加劑等組成。
[0022]可選的，所述硅去除工藝步是采用等離子刻蝕的干法刻蝕工藝、包含硅刻蝕液的濕法刻蝕工藝以及V-cut刀直接切割這三種方式之一進行。
[0023]可選的，所述最外側的防焊層108的厚度不超過鈍化層105厚度的1.5倍，以降低不同材料界面之間的應力。
[0024]與現有技術相比，通過本發明專利的實施，有益效果是:
[0025]1.改變了晶圓背面102b的重分布線路層同晶圓正面102a的1/0104之間的連接方式，將傳統封裝結構中金屬層107與I/O 104直接的面面連接，改變為在金屬層107和I/O 104之間先制作鈍化層105，通過在鈍化層105上制作開口 106來使得金屬層107和I/O104進行連接。這樣，就將金屬層107中的最大應力從原拐角處轉移到鈍化層105的開口106處，同時降低了金屬層107在拐角處的應力。相比傳統的結構，有限元計算結果顯示，金屬層107在拐角處的應力有40%的下降，這樣改善了金屬層107在拐角處的裂紋、斷裂等失效。另一方面，這種結構還改善了 I/O 104同重分布線路層連接處的應力分布，提高了連接的可靠性。
[0026]2.通過選用干膜作為支撐墻101的材料，省去了現有工藝中在制作完支撐墻101后，還需要涂布粘接膠3這一工藝步，同時避免了由于粘接膠3溢膠導致的晶圓正面1la污染問題。
[0027]本發明的下文特舉例實施例，并配合附圖對本發明的上述特征和優點做詳細說明。
【專利附圖】
【附圖說明】
[0028]圖1 (a)和(b)分別為現有的芯片封裝結構示意圖以及根據本發明繪制的一種帶應力犧牲結構的芯片封裝結構示意圖。
[0029]圖2(a)到(e)為根據本發明的實施例繪制的帶應力犧牲結構的芯片封裝結構的制造流程剖面示意圖。
[0030]圖中標號:1.玻璃，2.支撐墻，3.粘接膠，4.晶圓，5.1C, 6.1/0,7.鈍化層，8.金屬層，9.防焊層，10.焊球，100.玻璃，100a.玻璃正面，100b.玻璃背面，101.支撐墻，102.晶圓，102a.晶圓正面，102b.晶圓背面，103.1C，104.1/0，105.鈍化層，106.開口，107.金屬層，108.防焊層，109.焊球。
【具體實施方式】
[0031]下面將參照附圖對本發明進行更詳細的描述:
[0032]以圖1(b)所示，本發明實施方式的一種帶應力犧牲結構的芯片封裝結構包括:
1.玻璃100;2.晶圓102，其中在晶圓正面102a預制有IC 103和I/O 104 ；3.支撐墻101，通過在玻璃正面10a制作支撐墻101結構，將玻璃正面10a和晶圓正面102a鍵合在一起；4.重分布線路層，在晶圓背面102b依次制作有鈍化層105、金屬層107、防焊層108，通過上述結構組成的重分布線路層，將晶圓正面102a的I/O 104與晶圓背面102b的焊球109實現導通。
[0033]下面將結合圖2(a)到(e)來詳細說明本實施例的一種帶應力犧牲結構的芯片封裝制造流程。圖2(a)到(e)為根據本發明的實施例繪制的一種帶應力犧牲結構的芯片封裝制造流程剖面示意圖。
[0034]步驟1，制作支撐墻101:在玻璃正面10a制作一層晶圓102鍵合所需的支撐墻101結構。
[0035]請參考圖2(a):首先，提供玻璃100，在玻璃正面10a覆蓋一層干膜；然后，經過曝光顯影工藝，在玻璃100的四周形成所述的支撐墻101。
[0036]在本實施例中，所述支撐墻101是一種干膜(Dry Film)，所述干膜是一種高分子聚合物光刻膠，由樹脂、溶劑、感光化合物和添加劑等組成。
[0037]步驟2，晶圓102鍵合:
[0038]請參考圖2(b)，通過鍵合機，將玻璃正面10a同晶圓正面102a鍵合在一起，從而在玻璃100和晶圓102之間形成一個密閉空腔。
[0039]步驟3，晶圓102減薄:
[0040]請參考圖2 (C)，減薄過程分兩步進行:首先，通過研磨機，對晶圓背面102b進行研磨，將晶圓102減薄到設定厚度；然后，對減薄后的晶圓背面102b進行去應力等離子刻蝕。
[0041]在本實施例中，將晶圓102的厚度從最開始的600?700微米降至130微米左右；去應力等離子蝕刻是為了去除晶圓102中由于研磨產生的內應力，改善晶圓102的翹曲，便于后續工藝進行。
[0042]步驟4，硅去除:
[0043]請參考圖2(c)，將晶圓背面102b四周的硅進行去除，以暴露出晶圓正面102a的I/O 104。
[0044]在本實施例中，所述的去除方法包括:a.等離子刻蝕的干法刻蝕工藝，如深反應離子刻蝕(DRIE) ；b.包含硅刻蝕液的濕法刻蝕工藝；c.采用V-cut刀(V槽刀)的方式直接切割形成。
[0045]步驟5，重分布線路層，由鈍化層105、金屬層107和防焊層108組成，主要包含三
I K
少:
[0046]1.請參考圖2(d)，在晶圓背面102b沉積一層鈍化層105，并通過制作開口 106將晶圓正面的I/o 104暴露出來；
[0047]2.請參考圖2(e)，在鈍化層105表面及其開口 106內濺射一層金屬層107，并將其圖案化以形成線路；
[0048]3.請參考圖2 (e)，在金屬層107表面覆蓋一層防焊層108，并在預設焊球109的位置將金屬層107暴露出來。
[0049]在本實施例中，所述鈍化層105可以是氧化物(如二氧化硅)、氮化物(如氮化硅)或者絕緣的高分子聚合物。所述鈍化層開口 106為若干個小孔，其截面可以為圓形或者方形，位于I/O 104的中間處。
[0050]步驟6，制作焊球109:
[0051]請參考圖2(e)，將焊球109形成于晶圓背面102b的重分布線路層上，然后對晶圓102的四周進行切割以形成單顆芯片的封裝。
[0052]在本實施例中，所述焊球109可以采用植球或者鋼網印刷的方式制作。
[0053]本發明所進行的實施例的描述是目的是有效的說明和描述本發明，但借助這僅借助實例且不應理解為限制由權利要求書界定的本發明的范圍。任何本領域所屬的技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改。因此本發明的保護覆蓋權利要求所界定的發明的實質和范圍內的修改。
【權利要求】
1.一種帶應力犧牲結構的芯片封裝結構，其特征在于包括: 玻璃，在晶圓正面覆蓋一層玻璃，通過在玻璃四周制作支撐墻結構，在蓋板和晶圓之間形成一個密閉空腔； 提供晶圓，其中在晶圓正面中央預制有邏輯電路1C，在其四周分布有若干個信號導出I/o； 晶圓背面的重分布線路層，通過將晶圓背面四周的硅去除，將晶圓正面的I/o暴露出來后再制作所述重分布線路層；重分布線路層依次由鈍化層、金屬層和防焊層組成，通過制作重分布線路層，將晶圓正面的I/o導通到晶圓背面，并與晶圓背面的焊球相連接； 在所述重分布線路層中，通過在鈍化層上制作開口，將晶圓正面的I/o暴露出來，然后在制作金屬層，從而實現I/o同金屬層之間的導通。
2.根據權利要求1所述的封裝結構，其特征在于，其中所述IC是影像傳感器、慣性傳感器、壓力傳感器或流量傳感器。
3.根據權利要求1所述的封裝結構，其特征在于，其中所述鈍化層開口為若干個小孔，其截面為圓形或者方形。
4.制備權利要求1所述的一種帶應力犧牲結構的芯片封裝結構的方法，其特征在于，包括以下步驟: 步驟1，制作支撐墻:在玻璃正面制作一層晶圓鍵合所需的支撐墻結構； 步驟2，晶圓鍵合:利用晶圓鍵合機，將玻璃正面同晶圓正面鍵合在一起； 步驟3，晶圓減薄，減薄過程分兩步進行:首先，通過研磨機，對晶圓背面進行研磨，將晶圓減薄到設定厚度；然后，對減薄后的晶圓背面進行去應力等離子刻蝕； 步驟4，硅去除:將晶圓背面四周的硅進行去除，暴露出晶圓正面的I/O;步驟5，重分布線路層，包含三步:首先，在晶圓背面沉積一層鈍化層，并通過制作開口將晶圓正面的I/O暴露出來；其次，在鈍化層表面及其開口內濺射金屬層，并將其圖案化以形成線路；最后，在金屬層表面覆蓋一層防焊層，并在預設焊球的位置將金屬層暴露出來；步驟6，制作焊球:將焊球形成于晶圓背面的重分布線路層上，然后對晶圓的四周進行切割以形成單顆芯片的封裝。
5.根據權利要求4所述的方法，其特征在于，所述硅去除工藝步是采用等離子刻蝕的干法刻蝕工藝、包含硅刻蝕液的濕法刻蝕工藝以及V-cut刀直接切割這三種方式之一進行。
6.根據權利要求4所述的方法，其特征在于，防焊層的厚度不超過鈍化層厚度的1.5倍。
【文檔編號】H01L23/31GK104409429SQ201410677097
【公開日】2015年3月11日 申請日期:2014年11月23日 優先權日:2014年11月23日
【發明者】秦飛, 武偉, 安彤, 肖智軼 申請人:北京工業大學