大失配體系硅基無位錯異質外延方法
【專利摘要】一種大失配體系無位錯異質外延方法，包括以下步驟：步驟1：取一硅襯底；步驟2：清洗，將清洗干凈的硅襯底裝入高真空生長室中；步驟3：對硅襯底進行脫氧處理；步驟4：在硅襯底上生長金屬催化劑；步驟5：退火；步驟6：在生長了金屬催化劑的硅襯底上外延生長TV族半導體材料，完成制備。本發明可以進行大失配體系的無位錯異質材料外延，解決了金催化劑雜質引入減小少子壽命的缺陷，同時還有利于降低制造成本，提高器件性能。
【專利說明】大失配體系硅基無位錯異質外延方法
【技術領域】
[0001]本發明涉及大失配體系半導體材料異質外延【技術領域】，特別是涉及一種采用金屬錫(?)等作為催化劑，使用分子束外延(182)技術在31襯底上外延生長高質量，無穿透位錯的單晶鍺((?)等材料的方法。
【背景技術】
[0002]異質外延技術是實現量子阱和超晶格結構的重要方法，一直以來都是學者們的研究熱點(80161106, 317，355，2007尺一乂.8，88，115312，2013 ；八卯 1.91178.[61:1:.102，082110,2013 ；^08似如，8，3771，2014)。比如，量子阱和超晶格結構能夠提供半導體能帶階躍變化和載流子限制效應，已廣泛應用于多種半導體器件(3(:161106,264,553,1994 ；八卯1?
161:1:.40，939，1982 ；0口七 3耶1~688，22，八1164，2014 ；八^26，4173，2014)，是能帶工程中重要的研究內容。鍺等IV族半導體材料與硅材料性質相似，與現有微電子工藝兼容，同時硅基鍺材料是準直接帶隙半導體，對應近紅外光通訊波段，通過能帶工程或其他途徑能夠使其滿足高效硅基光電器件制作的要求。因此，實現鍺等窄帶隙材料在硅襯底上高質量異質外延至關重要。
[0003]硅和鍺之間在室溫下的晶格失配達到4.2%，這給高質量鍺異質外延帶來很大困難。目前鍺，硅大失配體系異質外延的常見方法主要有兩種:(11緩沖層技術。在硅襯底上先外延一層組分漸變鍺硅緩沖層或是低溫鍺緩沖層，然后在緩沖層上生長高質量的鍺薄膜(八卯1.[6七七72，1718，1998 八卯1.97，064907，2005)。該方法可以生長出晶格質量較好的鍺外延層，位錯密度最低可以達到川6^—2量級，但是緩沖層結構的引入使得材料外延及其復雜，也并沒有從本質上解決大失配體系較高缺陷密度的缺點，難以實現規模化應用；(2)、利用低維結構的納米尺寸效應，在納米界面釋放失配應變能，從而得到高質量的鍺外延結構:當橫向尺寸減小到臨界尺寸以下時，可以在彈性應變范圍內獲得很厚的無位錯異質外延層8，74，121302，2006 八卯 1.97，114325，2005)。缺點是無位錯納米異質外延多利用金作為催化劑，容易引入金等深能級雜質，這在很多要求少子壽命的器件的應用上受到了很大的限制，難于滿足多數半導體器件的要求。
[0004]本發明提出利用金屬錫作為催化劑進行大失配體系異質外延，結合外延材料體系的表面能及納米界面效應，從而可以進行大失配體系的無位錯異質材料外延，解決了金催化劑雜質引入減小少子壽命的缺陷，同時還有利于降低制造成本，提高器件性能。
【發明內容】
[0005]鑒于上述問題，本發明的目的在于，提供了一種硅基大失配體系無位錯異質外延的方法，從而可以進行大失配體系的無位錯異質材料外延，解決了金催化劑雜質引入減小少子壽命的缺陷，同時還有利于降低制造成本，提高器件性能。
[0006]本發明提供一種大失配體系無位錯異質外延方法，包括以下步驟:
[0007]步驟1:取一硅襯底；
[0008]步驟2:清洗，將清洗干凈的硅襯底裝入高真空生長室中；
[0009]步驟3:對硅襯底進行脫氧處理；
[0010]步驟4:在硅襯底上生長金屬催化劑；
[0011]步驟5:退火；
[0012]步驟6:在生長了金屬催化劑的硅襯底上外延生長IV族半導體材料，完成制備。
[0013]本發明的有益效果是:
[0014]1、本方法使用IV族材料錫作為金屬催化劑，不會引入雜質深能級，有利于硅基光電子器件性能的提升，尤其是光電探測器等依賴于少數載流子壽命的光電器件；
[0015]2、本方法外延的材料晶體質量好，僅在異質外延處產生失配位錯，穿透位錯密度極低；
[0016]3、本方法不需要引入虛襯底，降低生產周期和生產成本；
[0017]4、本方法外延結構尺寸大，達到微米量級，器件制作可與常規微電子工藝兼容。
【專利附圖】
【附圖說明】
[0018]為進一步說明本發明的技術內容，以下結合實施例及附圖詳細說明如后，其中:
[0019]圖1是本發明的方法流程圖；
[0020]圖2是硅襯底上外延鍺材料的透射電鏡圖像；
[0021]圖3是硅襯底上外延鍺材料的掃描電鏡圖像。
【具體實施方式】
[0022]請參閱圖1所示，本發明提供一種大失配體系無位錯異質外延方法，包括以下步驟:
[0023]步驟1:取一硅襯底，該硅襯底為〈111〉或〈110〉晶向。該晶向的硅襯底表面能低，使得到達硅襯底表面的外延材料的增原子向表面能高于硅襯底表面能的催化劑遷移，形成催化外延生長；
[0024]步驟2:清洗，將清洗干凈的硅襯底裝入高真空生長室中，所述硅襯底的清洗方法為改進的清洗法，最后一步為加熱的步驟，是將硅襯底放入氏0: ！！202: =7: 2: 1溶液中，在硅襯底上氧化一層保護層。保護層使得硅襯底表面被氧原子鈍化，硅氧鍵更穩定，避免在將硅襯底放入到高真空生長室的過程中產生表面粘污，影響外延生長的晶體質量；
[0025]步驟3:對硅襯底進行脫氧處理，該硅襯底脫氧時的溫度為10001，時間為20111111。脫氧處理是將在步驟2中清洗的過程中產生的表面氧化保護層去掉，露出新鮮的硅表面。通過氧化層保護和脫氧處理可以得到原子級潔凈的硅表面，有利于得到高質量的外延材料，也有利于金屬催化劑發生熟化，形成微米量級的顆粒，催化外延得到大尺寸的IV半導體材料；
[0026]步驟4:在硅襯底上生長金屬催化劑，所述催化劑的生長采用分子束外延、磁控濺射或催化劑金屬納米顆粒分散方法，所述金屬催化劑的材料為金屬錫或金屬銦，所述金屬錫或金屬銦催化劑生長時硅襯底溫度低于2301。金屬錫或金屬銦作為催化劑好處在于其與IV族半導體材料形成合金的固溶度較低，在退火后金屬進入到硅襯底中，與表面薄層少量硅材料形成合金的金屬較少，不易形成“釘扎”效應，使得金屬催化劑可以沿著潔凈的硅襯底表面移動，為后續的外延生長提供條件。同時，金屬催化劑的表面能大于娃〈111〉或〈110〉襯底的表面能，使得到達硅襯底的外延材料增原子能夠向催化劑遷移，形成催化外延生長；
[0027]步驟5:退火，該退火時硅襯底的溫度與鍺、鍺錫、硅鍺、硅鍺錫或硅錫材料外延時的襯底溫度相同，退火時間為501！！。退火處理使得金屬催化劑顆粒由固態轉化為液態，同時發生熟化，形成微米量級的催化劑液滴。催化外延生長的機理為氣-液-固013)機理，催化劑只有在液態才能起到催化生長的作用；
[0028]步驟6:在生長了金屬催化劑的硅襯底上外延生長IV族半導體材料，該IV族半導體材料的外延是米用的分子束外延、電子束蒸發或化學氣相沉積的方法，外延生長時娃襯底的溫度高于2301，所述IV族半導體材料為鍺、鍺錫、硅鍺、硅鍺錫或硅錫，完成制備。外延生長溫度高于2301使得金屬催化劑變為液態，這是V。生長機理所要求的，同時生長溫度越高外延材料的增原子在硅表面的遷移能力越強，平均自由程越大，越容易形成催化外延生長，但是當溫度升高到一定程度時，催化劑蒸發越發嚴重，不利于催化外延生長。外延生長的時間越長，所得到的外延結構的長度越大(參閱圖2、參閱圖3)。
[0029]實施例
[0030]本發明提供一種大失配體系無位錯異質外延方法，包括以下步驟:
[0031]步驟1:取一硅襯底，該硅襯底為〈111〉晶向；
[0032]步驟2:清洗，將清洗干凈的硅襯底裝入高真空生長室中，所述硅襯底的清洗方法為改進的清洗法，最后一步為加熱的步驟，是將硅襯底放入氏0: ！！202: =7: 2: 1溶液中，在硅襯底上氧化一層保護層；
[0033]步驟3:對硅襯底進行脫氧處理，該硅襯底脫氧時的溫度為10001，時間為20111111 ；
[0034]步驟4:在硅襯底上生長金屬錫，金屬錫的生長采用分子束外延方法，所述金屬錫催化劑生長時硅襯底溫度為2001 ；
[0035]步驟5:退火，該退火時硅襯底的溫度為4001，退火時間為5-11 ；
[0036]步驟6:在生長了金屬錫的硅襯底上外延生長鍺材料，鍺材料的外延是采用分子束外延方法，外延生長時硅襯底的溫度是4001，完成制備(參閱圖2、參閱圖
[0037]以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種大失配體系無位錯異質外延方法，包括以下步驟: 步驟1:取一娃襯底； 步驟2:清洗，將清洗干凈的硅襯底裝入高真空生長室中； 步驟3:對硅襯底進行脫氧處理； 步驟4:在硅襯底上生長金屬催化劑； 步驟5:退火； 步驟6:在生長了金屬催化劑的硅襯底上外延生長IV族半導體材料，完成制備。
2.根據權利要求1所述的大失配體系無位錯異質外延方法，其中硅襯底為〈111〉或<110>晶向。
3.根據權利要求1所述的大失配體系無位錯異質外延方法，其中硅襯底的清洗方法為改進的RCA清洗法，是將硅襯底放入H2O: H2O2: HCl = 7: 2: I溶液中，在硅襯底上氧化一層保護層。
4.根據權利要求1所述的大失配體系無位錯異質外延方法，其中催化劑的生長采用分子束外延、磁控濺射或催化劑金屬納米顆粒分散方法。
5.根據權利要求1所述的大失配體系無位錯異質外延方法,其中IV族半導體材料的外延是采用的分子束外延、電子束蒸發或化學氣相沉積的方法，外延生長時硅襯底的溫度高于 230 0C ο
6.根據權利要求5所述的大失配體系無位錯異質外延方法，其中IV族半導體材料為鍺、鍺錫、硅鍺、硅鍺錫或硅錫。
7.根據權利要求1所述的大失配體系無位錯異質外延方法，其中硅襯底脫氧時的溫度為 1000°C，時間為 20min。
8.根據權利要求1所述的大失配體系無位錯異質外延方法，其中金屬催化劑的材料為金屬錫或金屬銦。
9.根據權利要求8所述的大失配體系無位錯異質外延方法，其中金屬錫或金屬銦催化劑生長時硅襯底溫度低于230°C。
10.根據權利要求1或4所述的大失配體系無位錯異質外延方法，其中退火時硅襯底的溫度與鍺、鍺錫、硅鍺、硅鍺錫或硅錫材料外延時的襯底溫度相同，退火時間為5min。
【文檔編號】H01L21/20GK104377279SQ201410526725
【公開日】2015年2月25日 申請日期:2014年10月9日 優先權日:2014年10月9日
【發明者】張大林, 李傳波, 劉智, 張東亮, 成步文, 王啟明 申請人:中國科學院半導體研究所