形成cmos圖像傳感器像素間隔離溝槽的方法
【專利摘要】本發明涉及半導體制造【技術領域】，尤其涉及一種形成CMOS圖像傳感器像素間隔離溝槽的方法，通過在一鍵合晶圓表面覆蓋一阻擋層，并采用微影工藝和第一濕法刻蝕工藝在阻擋層上刻蝕出若干圖形窗口，并以此阻擋層為掩膜對晶圓進行第二濕法刻蝕工藝處理以代替傳統的干法刻蝕工藝，形成若干隔離溝槽并進行后續的氧化物填充；該技術方案可以避免傳統的干法刻蝕工藝的過程中，高能量的離子轟擊會破壞襯底并導致半導體器件的漏電電流較大；因此減少了CMOS圖像傳感器中像素間的信號串擾，增強了CMOS圖像傳感器的光電特性。
【專利說明】形成CMOS圖像傳感器像素間隔離溝槽的方法
【技術領域】
[0001] 本發明涉及半導體制造【技術領域】，尤其涉及一種形成CMOS圖像傳感器像素間隔 離溝槽的方法。
【背景技術】
[0002] 隨著半導體制造技術的不斷成熟發展，CMOS圖像傳感器越來越集中應用于數碼相 機、PCCamera、影像電話、第三代手機、視訊會議、智能型保全系統、汽車倒車雷達、玩具以 及工業、醫療等其他領域中。
[0003]CMOS圖像傳感器屬于光電元器件，CMOS圖像傳感器由于其制造工藝與現有集成 電路制造工藝兼容，同時其性能比原有的電荷耦合器件（CCD)有很多優點，而且逐漸成為 圖像傳感器的主流，其可以將驅動電路和像素集成在一起，簡化了硬件設計同時也降低了 系統的功耗。CMOS圖像傳感器由于在采集光信號的同時就可以獲取電信號，還能實時處理 圖像信息，反應速度快；同時CMOS圖像傳感器還具有價格便宜，帶寬較大，防模糊，訪問的 靈活性和較大的填充系數的優點并得到了大量的使用。
[0004]CMOS圖像傳感器可分為前照式CMOS圖像傳感器和CMOS圖像傳感器，其CMOS圖像 傳感器相對于前照式CMOS圖像傳感器較大效率的提高了光線接收的效能。但是現有技術 中的CMOS圖像傳感器中，光線會進入相鄰的像素單元進而造成信號串擾，降低CMOS圖像傳 感器的光電特性。
[0005] 溝槽隔離技術被應用于減少CMOS圖像傳感器中像素間的信號串擾，當前使用干 法刻蝕的方法去挖溝槽，如圖Ia?Ic所示，首先提供兩個相互鍵合的晶圓（晶圓11和晶 圓13)，且兩鍵合晶圓中填充有BEOL(Back-End-Of-Line，簡稱BE0L，也即常規所言的后 段制程層）介質層12 ;在鍵合晶圓的上表面進行阻擋層的覆蓋、微影以及干法刻蝕工藝，在 鍵合晶圓上表面以于形成若干溝槽14 ;繼續進行對溝槽的填充物15的填充、磨平工藝進而 完成形成CMOS圖像傳感器中像素間的隔離溝槽工藝。
[0006] 但是干法刻蝕工藝的過程中，高能量的離子體轟擊會破壞表層的襯底，以至于導 致半導體器件的漏電電流較大，從而影響到CMOS圖像傳感器的光電特性，影響輸出圖像的 質量。
[0007] 因此采用一種新的方法去挖隔離溝槽，使襯底不會被高能量的離子破壞成為半導 體制造【技術領域】中逐漸研究的對象。
【發明內容】
[0008] 鑒于上述問題，本發明提供一種形成CMOS圖像傳感器像素間隔離溝槽的方法，以 解決現有技術中，因干法刻蝕工藝的過程中，高能量的離子體會破壞表層的襯底，以至于導 致半導體器件的漏電電流較大，從而影響到CMOS圖像傳感器的光電特性的缺陷。
[0009] 本發明解決上述技術問題所采用的技術方案為：
[0010] 一種形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，所述方法包括：
[0011] 步驟sI、制備一鍵合晶圓，所述鍵合晶圓包括第一晶圓和鍵合所述第一晶圓下方 的第二晶圓；
[0012] 步驟S2、于所述第一晶圓的上表面覆蓋一阻擋層，并采用第一濕法刻蝕工藝在所 述阻擋層中刻蝕出若干間隔開且將所述第一晶圓的部分上表面予以暴露的圖形窗口；
[0013] 步驟S3、以所述阻擋層為刻蝕掩膜對所述第一晶圓進行第二濕法刻蝕工藝，以在 所述第一晶圓中形成若干隔離溝槽；
[0014] 步驟S4、對所述隔離溝槽進行氧化物填充，且所述氧化物完全覆蓋所述阻擋層。
[0015] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，所述第一晶圓 包括第一襯底和第一BEOL介質層，所述第二晶圓包括第二襯底和第二BEOL介質層；
[0016] 其中，所述第二BEOL介質層覆蓋所述第二襯底的上表面，所述第一BEOL介質層位 于所述第二BEOL介質層之上，所述第一襯底覆蓋所述第一BEOL介質層的上表面。
[0017] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，第二濕法刻蝕 工藝對所述第一襯底的刻蝕速率與第二濕法刻蝕工藝對所述阻擋層的刻蝕速率的比值大 于為100:1。
[0018] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，在所述第一晶 圓的上表面覆蓋所述阻擋層之前，所述方法還包括：
[0019] 對所述鍵合晶圓進行減薄處理，以降低第一晶圓的厚度。
[0020] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，對所述隔離溝 槽進行氧化物的填充工藝之后，所述方法還包括：
[0021] 對所述氧化物進行平坦化工藝處理。
[0022] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，步驟S2中還包 括：采用微影工藝對所述阻擋層進行處理，之后進行第一濕法刻蝕，以形成所述圖形窗口。
[0023] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，所述阻擋層的 厚度范圍為IOA?丨00A。
[0024] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，所述阻擋層的 材質為二氧化硅或氮化硅。
[0025] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，所述氧化物的 材質為二氧化鎢。
[0026] 較佳的，上述形成CMOS圖像傳感器像素間隔離溝槽的方法，其中，所述隔離溝槽 的形狀為V形。
[0027] 上述技術方案具有如下優點或有益效果：
[0028] 本發明公開了一種形成CMOS圖像傳感器像素間隔離溝槽的方法，通過在一鍵合 晶圓表面覆蓋一阻擋層，并采用微影工藝和第一濕法刻蝕工藝在阻擋層上刻蝕出若干圖 形窗口，并以此阻擋層為掩膜對晶圓進行第二濕法刻蝕工藝處理以代替傳統的干法刻蝕工 藝，形成若干隔離溝槽并進行后續的氧化物填充；該技術方案可以避免傳統的干法刻蝕工 藝的過程中，高能量的離子轟擊會破壞襯底并導致半導體器件的漏電電流較大；因此減少 了CMOS圖像傳感器中像素間的信號串擾，增強了CMOS圖像傳感器的光電特性。
[0029] 具體【專利附圖】
【附圖說明】
[0030] 通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特征、夕卜 形和優點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未可以按照比 例繪制附圖，重點在于示出本發明的主旨。
[0031] 圖Ia?Ic是現有技術中隔離溝槽的形成方法示意圖；
[0032] 圖2a?2e是本發明中CMOS圖像傳感器像素間隔離溝槽的形成方法示意圖。
【具體實施方式】
[0033] 本發明的核心思想是：在一鍵合晶圓的上表面覆蓋一阻擋層，并采用微影工藝和 第一濕法刻蝕工藝在阻擋層上刻蝕出若干圖形窗口，并以此阻擋層為掩膜對晶圓進行第二 濕法刻蝕工藝處理以代替傳統的干法刻蝕工藝，在晶圓中形成若干隔離溝槽并進行后續的 氧化物填充。
[0034] 下面結合附圖和具體的實施例對本發明作進一步的說明，但是不作為本發明的限 定。
[0035] 步驟Sl、制備一鍵合晶圓，該鍵合晶圓包括第一晶圓和第二晶圓，第一晶圓位于第 二晶圓的上方，且兩晶圓的正面相互鍵合，具體的，第一晶圓包括第一襯底21和第一BEOL 介質層22,第二晶圓包括第二襯底24與第二BEOL介質層23,在傳統的鍵合晶圓制備時，是 通過在第一襯底21上的一表面制備第一BEOL介質層22,在第二襯底24上的一表面制備 第二BEOL介質層23,進一步的將第一BEOL介質層22和第二BEOL介質層23進行鍵合，形 成如圖2a所示的結構。在圖2a中，第二BEOL介質層23覆蓋第二襯底24的上表面，第一 BEOL介質層22位于第二BEOL介質層23之上，第一襯底21覆蓋第一BEOL介質層22的上 表面，以第一BEOL介質層22與第二BEOL介質層23的接觸面作為第一晶圓、第二晶圓的正 面，相應的，第一晶圓的背面即第一襯底21的上表面，第二晶圓的背面即第二襯底24的下 表面。
[0036] 在本發明的實施例中，可根據實際工藝需求對上述鍵合晶圓進行減薄工藝，以降 低第一晶圓的厚度（可視為降低第一晶圓頂部的第一襯底21的厚度）。
[0037] 步驟S2、對上述鍵合晶圓的表面覆蓋一層阻擋層25作為掩膜，具體來說，對第一 晶圓的上表面覆蓋一層阻擋層25,形成如圖2b所示的結構；當然本領域技術人員應當理解 為可根據具體的工藝需求，其阻擋層25也可選的覆蓋在第二晶圓的下表面，便于進行后續 隔離溝槽的形成，但對本發明無實質影響，且在實際應用中同樣適用。
[0038] 繼續對上述阻擋層25進行處理，即采用微影工藝后繼續進行第一濕法刻蝕工藝 在該阻擋層25中刻蝕出若干相互間隔開的圖形窗口，該圖形窗口自阻擋層25的上表面延 伸至阻擋層25的下表面，即圖形窗口貫穿阻擋層25并完全暴露出第一晶圓的部分上表面， 如圖2c所示，其中251表示剩余的阻擋層。在此選用微影工藝可在阻擋層25中形成若干 間隔開且開口寬度較小的窗口。
[0039] 為保證刻蝕工藝不會對鍵合晶圓的背面表面造成損傷導致半導體的漏電電流較 大，在本發明的一個可選的實施例中，上述阻擋層25的厚度為]OA?20A，優選的該阻擋層 25為二氧化硅、氮化硅或者其他在半導體制備工藝中比較常用的掩膜。
[0040]步驟S3、繼續以上述形成若干圖形窗口的阻擋層251為刻蝕掩膜，采用第二濕法 刻蝕工藝對第一晶圓（具體為第一襯底21)的上表面進行刻蝕，以在第一晶圓中形成若干 隔離溝槽26,作為可選項，該些隔離溝槽26可為上寬下窄的形狀，而在一作為示范性但并 不作為局限的實施例中，該隔離溝槽26為V形溝槽，同時剩余部分第一襯底211，如圖2d所 示。其中，以第二濕法刻蝕工藝處理代替傳統的干法刻蝕工藝，可以避免因傳統的干法刻蝕 工藝的過程中，高能量的離子轟擊會破壞第一襯底21以至于導致半導體器件的漏電電流 較大，因此減少了CMOS圖像傳感器中像素間的信號串擾，大大增強了CMOS圖像傳感器的光 電特性。
[0041] 在本發明的實施例中，第二濕法刻蝕工藝對第一晶圓的第一襯底21的刻蝕速率 與第二濕法刻蝕工藝對該阻擋層251的刻蝕速率的比值至少為100:1，以保證在形成隔離 溝槽26的同時，避免損傷第一襯底21，進而提高CMOS圖像傳感器的光電特性，增加輸出圖 像的質量。
[0042] 步驟S4、對上述第一晶圓中的隔離溝槽26進行氧化物27的填充工藝，且該氧化物 27完全覆蓋剩余的阻擋層251，最終形成如圖2e所示的結構。
[0043] 作為可選項，上述氧化物27可采用金屬氧化物，例如在一實施例中，可選用二氧 化鎢來作為氧化物27。當然，本領域技術人員應當理解，上述二氧化鎢僅僅為一種較佳的實 施例，在其他一些實施例中亦可采用半導體制備工藝中常規的材料（例如氧化硅）來對溝 槽進行填充。
[0044] 在本發明的實施例中，可進一步根據實際工藝需求對上述填充的氧化物27進行 平坦化工藝處理，使得氧化物27的上表面齊平。
[0045] 綜上所述，通過在一鍵合晶圓表面覆蓋一阻擋層，并采用微影工藝和第一濕法刻 蝕工藝在阻擋層上刻蝕出若干圖形窗口，并以此阻擋層為掩膜對晶圓進行第二濕法刻蝕工 藝處理以代替傳統的干法刻蝕工藝，形成若干隔離溝槽并進行后續的氧化物填充；該技術 方案可以避免傳統的干法刻蝕工藝的過程中，高能量的離子轟擊會破壞襯底并導致半導體 器件的漏電電流較大；因此減少了CMOS圖像傳感器中像素間的信號串擾，增強了CMOS圖像 傳感器的光電特性。
[0046] 本領域技術人員應該理解，本領域技術人員在結合現有技術以及上述實施例可以 實現所述變化例，在此不做贅述。這樣的變化例并不影響本發明的實質內容，在此不予贅 述。
[0047] 以上對本發明的較佳實施例進行了描述。需要理解的是，本發明并不局限于上述 特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實 施；任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示 的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等 效實施例，這并不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據 本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明 技術方案保護的范圍內。
【權利要求】
1. 一種形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，所述方法包括： 步驟S1、制備一鍵合晶圓，所述鍵合晶圓包括第一晶圓和鍵合于所述第一晶圓下方的 第二晶圓； 步驟S2、于所述第一晶圓的上表面覆蓋一阻擋層，并采用第一濕法刻蝕工藝在所述阻 擋層中刻蝕出若干間隔開且將所述第一晶圓的部分上表面予以暴露的圖形窗口； 步驟S3、以所述阻擋層為刻蝕掩膜對所述第一晶圓進行第二濕法刻蝕工藝，以在所述 第一晶圓中形成若干隔離溝槽； 步驟S4、對所述隔離溝槽進行氧化物填充，且所述氧化物完全覆蓋所述阻擋層。
2. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，所 述第一晶圓包括第一襯底和第一 BE0L介質層，所述第二晶圓包括第二襯底和第二BE0L介 質層； 其中，所述第二BE0L介質層覆蓋所述第二襯底的上表面，所述第一 BE0L介質層位于所 述第二BE0L介質層之上，所述第一襯底覆蓋所述第一 BE0L介質層的上表面。
3. 如權利要求2所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，第 二濕法刻蝕工藝對所述第一襯底的刻蝕速率與第二濕法刻蝕工藝對所述阻擋層的刻蝕速 率的比值大于100:1。
4. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，在 所述第一晶圓的上表面覆蓋所述阻擋層之前，所述方法還包括： 對所述鍵合晶圓進行減薄處理，以降低第一晶圓的厚度。
5. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，對 所述隔離溝槽進行氧化物的填充工藝之后，所述方法還包括： 對所述氧化物進行平坦化工藝處理。
6. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，步 驟S2中還包括：采用微影工藝對所述阻擋層進行處理，之后進行第一濕法刻蝕，以形成所 述圖形窗口。
7. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，所 述阻擋層的厚度范圍為10A?100A。
8. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，所 述阻擋層的材質為二氧化硅或氮化硅。
9. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，所 述氧化物的材質為二氧化鎢。
10. 如權利要求1所述的形成CMOS圖像傳感器像素間隔離溝槽的方法，其特征在于，所 述隔離溝槽的形狀為V形。
【文檔編號】H01L27/146GK104347661SQ201410490063
【公開日】2015年2月11日 申請日期:2014年9月23日 優先權日:2014年9月23日
【發明者】董金文, 朱繼鋒, 肖勝安, 胡思平 申請人:武漢新芯集成電路制造有限公司