一種堆疊stscr-ldmos的高壓esd保護電路的制作方法
【專利摘要】本發明提供了一種堆疊STSCR-LDMOS的高壓ESD保護電路，屬于電子【技術領域】。包括1個NLDMOS、1個電阻228和N個STSCR-LDMOS堆疊單元，所述STSCR-LDMOS堆疊單元包括一個STSCR-LDMOS器件和一個觸發電阻，其中N≥2，襯底上還有(N+2)個P型重摻雜區作為保護環接地。該電路通過LDMOS的擊穿觸發堆疊STSCR-LDMOS，在不提高觸發電壓的同時，采用堆疊的STSCR提高了維持電壓。
【專利說明】—種堆疊STSCR-LDMOS的高壓ESD保護電路
【技術領域】
[0001]本發明屬于電子【技術領域】，具體涉及半導體集成電路芯片的靜電釋放(Electrostatic Discharge,簡稱為ESD)保護電路設計技術,尤指一種橫向擴散金屬氧化物半導體場效應晶體管 LDMOS (Laterally Diffused Metal Oxide Semiconductor,簡稱LDMOS)觸發堆疊 STSCR-LDMOS(內嵌 LDMOS 的 Substrate-Trigger Silicon ControlledRectifier,簡稱STSCR-LDMOS)的高壓ESD保護電路。
【背景技術】
[0002]芯片生產、封裝、測試、存放、搬運過程中，靜電放電(Electrostatic Discharge,簡稱為ESD)作為一種不可避免的自然現象而普遍存在。隨著集成電路工藝特征尺寸的減小和各種先進工藝的發展，芯片被ESD現象損毀的情況越來越普遍，有關研究調查表明，集成電路失效產品的30%都是由于遭受靜電放電現象所引起的。因此，使用高性能的ESD防護器件對芯片內部電路加以保護顯得十分重要。
[0003]STSCR(Substrate-Trigger Silicon Controlled Rectifier)是常見的ESD保護器件之一，與普通SCR —樣，具有抗ESD能力強等優點。圖1為傳統的STSCR ESD保護器件的剖面圖，如圖1所示，傳統的STSCR ESD保護器件包括:P型襯底101、N型阱區102、第一 P型重摻雜區104、第二 P型重摻雜區105、第三P型重摻雜區107、第一 N型重摻雜區103、第二 N型重摻雜區106。N型阱區102、第二 P型重摻雜區105、第二 N型重摻雜區106和第三P型重摻雜區107位于P型襯底101之上，而第二 P型重摻雜區105位于N型阱區102和第二 N型重摻雜區106之間，第二 N型重摻雜區106位于第二 P型重摻雜區105和第三P型重摻雜區107之間，第一 N型重摻雜區103和第一 P型重摻雜區104位于N型阱區102之上，第一 P型重摻雜區104位于第一 N型重摻雜區103和第二 P型重摻雜區105之間。其內部寄生結構包含一個寄生PNP三極管Ql (由第一 P型重摻雜區104、N型阱區102和P型襯底101組成)、一個寄生NPN三極管Q2(由第二 N型重摻雜區106、P型襯底101和N型阱區102組成)以及第二 P型重摻雜區105和第三P型重摻雜區107之間P型襯底101上的等效襯底電阻R。第一 P型重摻雜區103和第一 N型重摻雜區104接陽極，第二 P型重摻雜區105接P-trig的電位，第二 N型重摻雜區106和第三P型重摻雜區107接陰極。當陽極出現ESD脈沖時，如果此時P-rig端有電流注入，電流將會經過襯底電阻R，流向陰極的第一 P型重摻雜區，當電流足夠大時，加在電阻R上的壓降使得等效三極管Q2的發射結正偏，從而開啟三極管Q2，而Q2的集電極電流將為Q1的基極提供電流，Q1導通后其集電極電流將為Q2提供基極電流，最終Qp Q2形成正反饋，SCR結構導通以泄放ESD電流。
[0004]STSCR作為SCR的一種，不僅具有SCR強電流泄放能力的優點，還具有觸發電壓低的優點，因此非常適合作為低壓ESD保護器件。然而，STSCR如果作為高壓ESD保護器件，STSCR非常低的維持電壓會導致其在用作電源鉗位時容易發生latch-up(閂鎖)效應，在ESD泄放完成后，電源持續放電，最終燒壞器件。因此，如何提高STSCR結構的維持電壓成為了 STSCR器件作為高壓ESD保護器件研究的難點。
【發明內容】
[0005]本發明針對【背景技術】存在的缺陷，提出了一種LDMOS觸發堆疊STSCR-LDM0S的高壓ESD保護電路，該電路通過LDMOS的擊穿觸發堆疊STSCR-LDM0S，在不提高觸發電壓的同時，采用堆疊的STSCR提高了維持電壓。
[0006]本發明的技術方案如下:
[0007]一種STSCR-LDM0S器件，如圖2，包括P型襯底111、高壓N型阱區112、P型阱區113、第一 P型重摻雜區115、第二 P型重摻雜區116、第三P型重摻雜區118、第一 N型重摻雜區114、第二 N型重摻雜區117、多晶硅119、場氧120和柵氧121 ；
[0008]所述高壓N型阱區112位于P型襯底111之上，第一 N型重摻雜區114、第一 P型重摻雜區115和P型阱區113位于高壓N型阱區112之上，第二 P型重摻雜區116、第二 N型重摻雜區117和第三P型重摻雜區118位于P型阱區113之上；多晶硅119位于高壓N型阱區112和P型阱區113交界處之上且位于第一 P型重摻雜區115和第二 P型重摻雜區116之間，第一 P型重摻雜區115位于第一 N型重摻雜區114和第二 P型重摻雜區116之間，第二 N型重摻雜區117位于第二 P型重摻雜區116和第三P型重摻雜區118之間；
[0009]第一 N型重摻雜區114和第一 P型重摻雜區115作為陽極；第二 N型重摻雜區117和第三P型重摻雜區118作為陰極；第二 P型重摻雜區116接p-trig端；多晶硅119、場氧120和柵氧121組成了柵極。
[0010]采用上述STSCR-LDM0S器件堆疊的高壓ESD保護電路結構如下:
[0011 ] 一種堆疊STSCR-LDM0S的高壓ESD保護電路，包括I個NLDMOS、I個電阻228和N個STSCR-LDM0S堆疊單元，所述STSCR-LDM0S堆疊單元包括一個上述STSCR-LDM0S器件和一個觸發電阻，其中N彡2，襯底上還有N+2個P型重摻雜區作為保護環接地，所述NLDMOS的柵極通過電阻228接地，所述STSCR-LDM0S堆疊單元中第一個STSCR-LDM0S的陽極連接NLDMOS的漏極并接VDD，所述STSCR-LDM0S堆疊單元中第n_l個STSCR-LDM0S的陰極連接第η個STSCR-LDM0S的陽極，其中，η = 2,3,…，N，所述STSCR-LDM0S堆疊單元中的觸發電阻連接在兩個相鄰的STSCR-LDM0S的P_trig端之間，STSCR-LDM0S堆疊單元中每個STSCR-LDM0S的柵極和P-trig端相連，所述STSCR-LDM0S堆疊單元中第一個觸發電阻還連接NLDMOS的源極和襯底以及第一個STSCR-LDM0S的P-trig端和柵極，所述STSCR-LDM0S堆疊單元中第N個觸發電阻一端連接第N-1個電阻、第N個STSCR-LDM0S的柵極和P-trig端，另一端連接第N個STSCR-LDM0S的陰極和地。
[0012]進一步地，所述NLDMOS還可以替換為PLDM0S，此時，與柵極相連的電阻228的另一端連接第一個STSCR-LDM0S的陽極，其余的連接方式與為NLDMOS時相同。
[0013]進一步地，所述STSCR-LDM0S堆疊單元中第N個觸發電阻可以去掉。
[0014]當所述STSCR-LDM0S堆疊單元的個數N為2時，本發明的技術方案為:
[0015]一種NLDMOS觸發堆疊STSCR-LDM0S的高壓ESD保護電路，如圖3，包括P型襯底201，第一高壓N型阱區202、第二高壓N型阱區203、第三高壓N型阱區204、第一 P型阱區205、第二 P型阱區206、第三P型阱區207、第一 P型重摻雜區208、第二 P型重摻雜區211、第三P型重摻雜區212、第四P型重摻雜區214、第五P型重摻雜區215、第六P型重摻雜區217、第七P型重摻雜區218、第八P型重摻雜區220、第九P型重摻雜區221、第十P型重摻雜區223、第i^一 P型重摻雜區224、第一 N型重摻雜區209、第二 N型重摻雜區210、第三N型重摻雜區213、第四N型重摻雜區216、第五N型重摻雜區219、第六N型重摻雜區222、第一多晶硅225、第二多晶硅226、第三多晶硅227、電阻228、第一觸發電阻229、第二觸發電阻230、第一場氧231、第二場氧232、第三場氧233、第一柵氧234、第二柵氧235、第三柵氧236 ；
[0016]第一 P型重摻雜區208、第三P型重摻雜區212、第七P型重摻雜區218、第i^一 P型重摻雜區224、第一高壓N型阱區202、第二高壓N型阱區203和第三高壓N型阱區204位于P型襯底201之上；其中第一高壓N型阱區202位于第一 P型重摻雜區208和第三P型重摻雜區212之間，第二高壓N型阱區203位于第三P型重摻雜區212和第七P型重摻雜區218之間，第三高壓N型阱區204位于第七P型重摻雜區218和第十一 P型重摻雜區224之間；
[0017]第一 N型重摻雜區209和第一 P型阱區205位于第一高壓N型阱區202之上，第二 N型重摻雜區210和第二 P型重摻雜區211位于第一 P型阱區205之上，第二 N型重摻雜區210位于第一 N型重摻雜區209和第二 P型重摻雜區211之間；
[0018]第三N型重摻雜區213、第四P型重摻雜區214和第二 P型阱區206位于第二高壓N型阱區203之上，第五P型重摻雜區215、第四N型重摻雜區216和第六P型重摻雜區217位于第二 P型阱區206之上，第四P型重摻雜區214位于第三N型重摻雜區213和第五P型重摻雜區215之間，第四N型重摻雜區216位于第五P型重摻雜區215和第六P型重摻雜區217之間；
[0019]第五N型重摻雜區219、第八P型重摻雜區220和第三P型阱區207位于第三高壓N型阱區204之上，第九P型重摻雜區221、第六N型重摻雜區222和第十P型重摻雜區223位于第三P型阱區207之上，第八P型重摻雜區220位于第五N型重摻雜區219和第九P型重摻雜區221之間，第六N型重摻雜區222位于第九P型重摻雜區221和第十P型重摻雜區223之間；
[0020]其中，所述第一高壓N型阱區202及其之上結構共同組成了 NLDM0S，第一 N型重摻雜區209為漏極，第二 N型重摻雜區210為源極，第二 P型重摻雜區211為襯底接觸，第一多晶硅225、第一場氧231和第一柵氧234組成了 LDMOS的柵極，柵極通過電阻228接地；
[0021]第二高壓N型阱區203及其之上結構共同組成了 STSCR-LDM0S1，第三N型重摻雜區213和第四P型重摻雜區214組成陽極，第四N型重摻雜區216和第六P型重摻雜區217組成陰極，第五P型重摻雜區215為P-trig端，第二多晶硅226、第二場氧232和第二柵氧
235組成了柵極；
[0022]第三高壓N型阱區204及其之上結構共同組成了 STSCR-LDM0S2，第五N型重摻雜區219和第八P型重摻雜區220組成陽極，第六N型重摻雜區222和第十P型重摻雜區223組成陰極，第九P型重摻雜區221為P-trig端，第三多晶硅227、第三場氧233和第三柵氧236組成了柵極；
[0023]NLDMOS的柵極通過電阻228接地，STSCR-LDM0S1的陽極連接NLDMOS的漏極并接VDD,STSCR-LDM0S1陰極接STSCR-LDM0S2的陽極；第一觸發電阻229—端接NLDMOS的源極、襯底以及STSCR-LDM0S1的Ρ-trig端和柵極，另一端接第二觸發電阻230、STSCR_LDM0S2的P-trig端和柵極；第二觸發電阻230另一端和STSCR-LDM0S2的陰極接地；第一 P型重摻雜區208、第三P型重摻雜區212、第七P型重摻雜區218和第i^一 P型重摻雜區224作為保護環接地。
[0024]進一步地，所述NLDMOS還可以替換為PLDM0S，此時，與柵極相連的電阻228的另一端連接STSCR-LDM0S1的陽極，其余的連接方式與為NLDMOS時相同。
[0025]進一步地，所述第二觸發電阻230可以去掉。
[0026]本發明的有益效果為:本發明所述ESD保護電路的觸發電壓主要取決于LDMOS的擊穿電壓，而維持電壓則隨著STSCR-LDM0S的堆疊個數成倍的提高，從而在有效保護內部電路的同時，降低了 ESD保護電路發生閂鎖效應的風險。
【專利附圖】
【附圖說明】
[0027]圖1是傳統的STSCR ESD保護器件剖面示意圖；
[0028]圖2是本發明提供的STSCR ESD保護器件剖面示意圖；
[0029]圖3是本發明實施例1的電路結構示意圖；
[0030]圖4是本發明實施例1的等效電路圖；
[0031]圖5是本發明實施例2的等效電路圖；
[0032]圖6是本發明提供的LDMOS觸發堆疊STSCR-LDM0S的高壓ESD保護電路等效電路圖；
[0033]圖7是本發明提供的不同堆疊個數的STSCR-LDM0S的1-V曲線模擬圖；
[0034]圖8是實施例3的等效電路圖。
【具體實施方式】
[0035]下面結合附圖和實施例，詳細描述本發明的技術方案:
[0036]本發明提供了一種LDMOS觸發堆疊STSCR-LDM0S的高壓ESD保護電路。該電路通過LDMOS的擊穿觸發堆疊STSCR-LDM0S，在不提高觸發電壓的同時，采用堆疊的STSCR-LDM0S結構提高維持電壓。
[0037]實施例1:
[0038]圖3為本實施例提供的LDMOS觸發堆疊STSCR-LDM0S的高壓ESD保護電路的結構示意圖，包括P型襯底201，第一高壓N型阱區202、第二高壓N型阱區203、第三高壓N型阱區204、第一 P型阱區205、第二 P型阱區206、第三P型阱區207、第一 P型重摻雜區208、第二 P型重摻雜區211、第三P型重摻雜區212、第四P型重摻雜區214、第五P型重摻雜區215、第六P型重摻雜區217、第七P型重摻雜區218、第八P型重摻雜區220、第九P型重摻雜區221、第十P型重摻雜區223、第i^一 P型重摻雜區224、第一 N型重摻雜區209、第二 N型重摻雜區210、第三N型重摻雜區213、第四N型重摻雜區216、第五N型重摻雜區219、第六N型重摻雜區222、第一多晶硅225、第二多晶硅226、第三多晶硅227、電阻228、第一觸發電阻229、第二觸發電阻230、第一場氧231、第二場氧232、第三場氧233、第一柵氧234、第二柵氧235、第三柵氧236 ；
[0039]第一 P型重摻雜區208、第三P型重摻雜區212、第七P型重摻雜區218、第i^一 P型重摻雜區224、第一高壓N型阱區202、第二高壓N型阱區203和第三高壓N型阱區204位于P型襯底201之上；其中第一高壓N型阱區202位于第一 P型重摻雜區208和第三P型重摻雜區212之間，第二高壓N型阱區203位于第三P型重摻雜區212和第七P型重摻雜區218之間，第三高壓N型阱區204位于第七P型重摻雜區218和第十一 P型重摻雜區224之間；
[0040]第一 N型重摻雜區209和第一 P型阱區205位于第一高壓N型阱區202之上，第二 N型重摻雜區210和第二 P型重摻雜區211位于第一 P型阱區205之上，第二 N型重摻雜區210位于第一 N型重摻雜區209和第二 P型重摻雜區211之間；
[0041]第三N型重摻雜區213、第四P型重摻雜區214和第二 P型阱區206位于第二高壓N型阱區203之上，第五P型重摻雜區215、第四N型重摻雜區216和第六P型重摻雜區217位于第二 P型阱區206之上，第四P型重摻雜區214位于第三N型重摻雜區213和第五P型重摻雜區215之間，第四N型重摻雜區216位于第五P型重摻雜區215和第六P型重摻雜區217之間；
[0042]第五N型重摻雜區219、第八P型重摻雜區220和第三P型阱區207位于第三高壓N型阱區204之上，第九P型重摻雜區221、第六N型重摻雜區222和第十P型重摻雜區223位于第三P型阱區207之上，第八P型重摻雜區220位于第五N型重摻雜區219和第九P型重摻雜區221之間，第六N型重摻雜區222位于第九P型重摻雜區221和第十P型重摻雜區223之間；
[0043]其中，所述第一高壓N型阱區202及其之上結構共同組成了 NLDM0S，第一 N型重摻雜區209為漏極，第二 N型重摻雜區210為源極，第二 P型重摻雜區211為襯底接觸，第一多晶硅225、第一場氧231和第一柵氧234組成了 LDMOS的柵極，柵極通過電阻228接地；
[0044]第二高壓N型阱區203及其之上結構共同組成了 STSCR-LDM0S1，第三N型重摻雜區213和第四P型重摻雜區214組成陽極，第四N型重摻雜區216和第六P型重摻雜區217組成陰極，第五P型重摻雜區215為P-trig端，第二多晶硅226、第二場氧232和第二柵氧235組成了柵極；
[0045]第三高壓N型阱區204及其之上結構共同組成了 STSCR-LDM0S2，第五N型重摻雜區219和第八P型重摻雜區220組成陽極，第六N型重摻雜區222和第十P型重摻雜區223組成陰極，第九P型重摻雜區221為P-trig端，第三多晶硅227、第三場氧233和第三柵氧
236組成了柵極；
[0046]NLDMOS的柵極通過電阻228接地，STSCR-LDM0S1的陽極連接NLDMOS的漏極并接VDD,STSCR-LDM0S1陰極接STSCR-LDM0S2的陽極；第一觸發電阻229—端接NLDMOS的源極、襯底以及STSCR-LDM0S1的Ρ-trig端和柵極，另一端接第二觸發電阻230、STSCR_LDM0S2的P-trig端和柵極；第二觸發電阻230另一端和STSCR-LDM0S2的陰極接地；第一 P型重摻雜區208、第三P型重摻雜區212、第七P型重摻雜區218和第i^一 P型重摻雜區224作為保護環接地。
[0047]實施例1提供的NLDMOS觸發堆疊STSCR-LDM0S的高壓ESD保護電路的工作原理為:
[0048]圖4是NLDMOS觸發兩個堆疊的STSCR-LDM0S等效電路圖:包括NLDMOS 305，電阻228、229和230，寄生電阻301、302、303和304，寄生晶體管Q3、Q4、Q5和Q60其中，寄生電阻301為第二高壓N型阱區203等效電阻，寄生電阻302為第二 P型阱區206等效電阻，寄生電阻303為第三高壓N型阱區204等效電阻，寄生電阻304為第三P型阱區207等效電阻；寄生PNP晶體管Q3由第四P型重摻雜區214、第二高壓N型阱區203和第二 P型阱區206組成，寄生NPN晶體管Q4由第四N型重摻雜區216、第二 P型阱區206和第二高壓N型阱區203組成，寄生PNP晶體管Q5由第八P型重摻雜區220、第三高壓N型阱區204和第三P型阱區207組成，寄生NPN晶體管Q6由第六N型重摻雜區222、第三P型阱區207和第三高壓N型阱區204組成。
[0049]從圖4中可以看出，NLDMOS 305源極通過電阻229和230與地相接，所以NLDMOS305源端的起始電位為零。又因為NLDMOS 305的柵極通過電阻228接地，所以當陽極有ESD脈沖時，由于電阻和柵極電容耦合的作用，NLDM0S305首先擊穿，NLDMOS 305擊穿后1-V曲線將發生snapback現象，同時產生的電流流經電阻229和230，因此電阻230上就會產生壓降，當電阻230上產生的壓降超過Q6發射結正偏的電壓時,Q6開啟，Q6的電子將從電阻303、302和LDMOS 305流向陽極，當電阻302上的壓降超過Q4發射結正偏的電壓時，Q4開啟，則電流從電阻301、晶體管Q4'電阻303和晶體管Q6流向地。當電阻301上的壓降超過Q3發射結正偏的電壓時，Q3開啟，Q3和Q4形成正反饋，第一個STSCR-LDM0S內部寄生的SCR開啟；當電阻303上的壓降超過Q5發射結正偏的電壓時，Q5開啟，Q5和Q6形成正反饋，第二個STSCR-LDM0S內部寄生的SCR開啟。兩個內部寄生的SCR開啟后，1-V曲線將會發生第二次snapback現象,泄放ESD電流，電壓被鉗位在維持電壓上,此時NLDMOS關斷。
[0050]該結構的觸發電壓主要取決于LDMOS的擊穿電壓，而保護電路的維持電壓是兩個串聯的STSCR-LDM0S的維持電壓之和，從而提高了維持電壓，有效的減小發生閂鎖效應的風險。同時這種雙snapback現象的結構由于在第一次snapback后具有較高的維持電壓，因此也具有抗噪聲的功能，而第一次snapback后的維持電壓取決于LDMOS的維持電壓。
[0051]實施例2:
[0052]如圖5所示，本實施例在實施例1的基礎上，用PLDMOS代替NLDM0S，此時，與PLDMOS柵極相接的電阻228的另一端接STSCR-LDM0S1的陽極，其余的連接方式與為NLDMOS時相同，本實施例與實施例1的工作原理相同。
[0053]實施例2采用PLDMOS代替NLDMOS來觸發堆疊的STSCR-LDM0S結構，因為PLDMOS相對于NLDMOS具有更高的維持電壓，使得第一次snapback后的維持電壓更高，因此抗噪聲能力更強。
[0054]實施例3:
[0055]如圖8所示，本實施例在實施例1的基礎上，去掉電阻了 230。本實施例與實施例1的工作原理相同。
[0056]實施例3去掉電阻230，使得NLDMOS擊穿后的電流全部流經電阻304，可以增加STSCR-LDM0S的開啟速度。
[0057]圖6為本發明提供的LDMOS觸發堆疊STSCR-LDM0S的高壓ESD保護電路的等效電路圖。本發明可以通過堆疊更多的STSCR-LDM0S堆疊單元501，使維持電壓大幅度增加，更有效的防止閂鎖效應的發生。
[0058]圖7給出了 NLDMOS觸發不同堆疊個數STSCR-LDM0S的1-V曲線模擬圖，從圖7中可以看出，隨著堆疊個數的增加，擊穿電壓從70V增加到了 74.8V，而維持電壓從6.7V增加到了 25.13V，維持電壓增加了大約四倍。同時，從圖中還可以看出，該結構的1-V曲線發生了兩次snapback現象，因此，通過增加LDMOS的維持電壓，可以達到抗噪聲的目的。
[0059]以上所述僅是本發明的優選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本發明技術原理的前提下，還可以做出若干改進和替換，這些改進和替換也應視為本發明的保護范圍。
【權利要求】
1.一種STSCR-LDMOS器件，其特征在于，包括P型襯底(111)、高壓N型阱區(112)、P型阱區(113)、第一 P型重摻雜區(115)、第二 P型重摻雜區(116)、第三P型重摻雜區(118)、第一 N型重摻雜區(114)、第二 N型重摻雜區(117)、多晶硅(119)、場氧(120)和柵氧(121)； 所述高壓N型阱區(112)位于P型襯底(111)之上，第一 N型重摻雜區(114)、第一P型重摻雜區(115)和P型阱區(113)位于高壓N型阱區(112)之上，第二 P型重摻雜區(116)、第二N型重摻雜區(117)和第三P型重摻雜區(118)位于P型阱區(113)之上；多晶硅(119)位于高壓N型阱區(112)和P型阱區(113)交界處之上且位于第一 P型重摻雜區(115)和第二 P型重摻雜區(116)之間，第一 P型重摻雜區(115)位于第一 N型重摻雜區(114)和第二 P型重摻雜區(116)之間，第二 N型重摻雜區(117)位于第二 P型重摻雜區(116)和第三P型重摻雜區(118)之間； 第一 N型重摻雜區(114)和第一 P型重摻雜區(115)作為陽極；第二 N型重摻雜區(117)和第三P型重摻雜區(118)作為陰極；第二P型重摻雜區(116)接P_trig端；多晶硅(119)、場氧(120)和柵氧(121)組成了柵極。
2.一種包含權利要求1的STSCR-LDMOS器件的堆疊STSCR-LDMOS的高壓ESD保護電路，包括I個NLDM0S、I個電阻(228)和N個STSCR-LDMOS堆疊單元，所述STSCR-LDMOS堆疊單元包括一個如權利要求1所述的STSCR-LDMOS器件和一個觸發電阻，其中N彡2，襯底上還有N+2個P型重摻雜區作為保護環接地，所述NLDMOS的柵極通過電阻(228)接地，所述STSCR-LDMOS堆疊單元中第一個STSCR-LDMOS的陽極連接NLDMOS的漏極并接VDD，所述STSCR-LDMOS堆疊單元中第n_l個STSCR-LDMOS的陰極連接第η個STSCR-LDMOS的陽極，其中，η = 2,3,…，N，所述STSCR-LDMOS堆疊單元中的觸發電阻連接在兩個相鄰的STSCR-LDMOS的P_trig端之間，STSCR-LDMOS堆疊單元中每個STSCR-LDMOS的柵極和P-trig端相連，所述STSCR-LDMOS堆疊單元中第一個觸發電阻還連接NLDMOS的源極和襯底以及第一個STSCR-LDMOS的P_trig端和柵極，所述STSCR-LDMOS堆疊單元中第N個觸發電阻一端連接第N-1個電阻、第N個STSCR-LDMOS的柵極和P_trig端，另一端連接第N個STSCR-LDMOS的陰極和地。
3.根據權利要求2所述的堆疊STSCR-LDMOS的高壓ESD保護電路，其特征在于，所述NLDMOS替換為PLDM0S，此時，與柵極相連的電阻(228)的另一端連接第一個STSCR-LDMOS的陽極。
4.根據權利要求2所述的堆疊STSCR-LDMOS的高壓ESD保護電路，其特征在于，當N=2時，所述堆疊STSCR-LDMOS的高壓ESD保護電路包括P型襯底(201)，第一高壓N型阱區(202)、第二高壓N型阱區(203)、第三高壓N型阱區(204)、第一 P型阱區(205)、第二 P型阱區(206)、第三P型阱區(207)、第一 P型重摻雜區(208)、第二 P型重摻雜區(211)、第三P型重摻雜區(212)、第四P型重摻雜區(214)、第五P型重摻雜區(215)、第六P型重摻雜區(217)、第七P型重摻雜區(218)、第八P型重摻雜區(220)、第九P型重摻雜區(221)、第十P型重摻雜區(223)、第i^一 P型重摻雜區(224)、第一 N型重摻雜區(209)、第二 N型重摻雜區(210)、第三N型重摻雜區(213)、第四N型重摻雜區(216)、第五N型重摻雜區(219)、第六N型重摻雜區(222)、第一多晶硅(225)、第二多晶硅(226)、第三多晶硅(227)、電阻(228)、第一觸發電阻(229)、第二觸發電阻(230)、第一場氧(231)、第二場氧(232)、第三場氧(233)、第一柵氧(234)、第二柵氧(235)、第三柵氧(236)； 第一 P型重摻雜區(208)、第三P型重摻雜區(212)、第七P型重摻雜區(218)、第十一P型重摻雜區(224)、第一高壓N型阱區(202)、第二高壓N型阱區(203)和第三高壓N型阱區(204)位于P型襯底(201)之上；其中第一高壓N型阱區(202)位于第一 P型重摻雜區(208)和第三P型重摻雜區(212)之間，第二高壓N型阱區(203)位于第三P型重摻雜區(212)和第七P型重摻雜區(218)之間，第三高壓N型阱區(204)位于第七P型重摻雜區(218)和第十一 P型重摻雜區(224)之間； 第一 N型重摻雜區(209)和第一 P型阱區(205)位于第一高壓N型阱區(202)之上，第二 N型重摻雜區(210)和第二 P型重摻雜區(211)位于第一 P型阱區(205)之上，第二N型重摻雜區(210)位于第一 N型重摻雜區(209)和第二 P型重摻雜區(211)之間； 第三N型重摻雜區(213)、第四P型重摻雜區(214)和第二 P型阱區(206)位于第二高壓N型阱區(203)之上，第五P型重摻雜區(215)、第四N型重摻雜區(216)和第六P型重摻雜區(217)位于第二 P型阱區(206)之上，第四P型重摻雜區(214)位于第三N型重摻雜區(213)和第五P型重摻雜區(215)之間，第四N型重摻雜區(216)位于第五P型重摻雜區(215)和第六P型重摻雜區(217)之間； 第五N型重摻雜區(219)、第八P型重摻雜區(220)和第三P型阱區(207)位于第三高壓N型阱區(204)之上，第九P型重摻雜區(221)、第六N型重摻雜區(222)和第十P型重摻雜區(223)位于第三P型阱區(207)之上，第八P型重摻雜區(220)位于第五N型重摻雜區(219)和第九P型重摻雜區(221)之間，第六N型重摻雜區(222)位于第九P型重摻雜區(221)和第十P型重摻雜區(223)之間； 其中，所述第一高壓N型阱區(202)及其之上結構共同組成了 NLDMOS，第一N型重摻雜區(209)為漏極，第二 N型重摻雜區(210)為源極，第二 P型重摻雜區(211)為襯底接觸，第一多晶硅(225)、第一場氧(231)和第一柵氧(234)組成了 LDMOS的柵極，柵極通過電阻(228)接地； 第二高壓N型阱區(203)及其之上結構共同組成了 STSCR-LDM0S1，第三N型重摻雜區(213)和第四P型重摻雜區(214)組成陽極，第四N型重摻雜區(216)和第六P型重摻雜區(217)組成陰極，第五P型重摻雜區(215)為P-trig端，第二多晶硅(226)、第二場氧(232)和第二柵氧(235)組成了柵極； 第三高壓N型阱區(204)及其之上結構共同組成了 STSCR-LDM0S2，第五N型重摻雜區(219)和第八P型重摻雜區(220)組成陽極，第六N型重摻雜區(222)和第十P型重摻雜區(223)組成陰極，第九P型重摻雜區(221)為P-trig端，第三多晶硅(227)、第三場氧(233)和第三柵氧(236)組成了柵極； NLDMOS的柵極通過電阻(228)接地，STSCR-LDMOS I的陽極連接NLDMOS的漏極并接VDD，STSCR-LDMOS I陰極接STSCR-LDM0S2的陽極；第一觸發電阻(229) —端接NLDMOS的源極、襯底以及STSCR-LDM0S1的P-trig端和柵極，另一端接第二觸發電阻(230)、STSCR-LDM0S2的Ρ-trig端和柵極；第二觸發電阻(230)另一端和STSCR-LDM0S2的陰極接地；第一 P型重摻雜區(208)、第三P型重摻雜區(212)、第七P型重摻雜區(218)和第十一P型重摻雜區(224)作為保護環接地。
5.根據權利要求4所述的堆疊STSCR-LDMOS的高壓ESD保護電路，其特征在于，所述NLDMOS替換為PLDMOS，此時，與柵極相連的電阻(228)的另一端連接STSCR-LDM0S1的陽極。
【文檔編號】H01L27/02GK104241276SQ201410450091
【公開日】2014年12月24日 申請日期:2014年9月4日 優先權日:2014年9月4日
【發明者】喬明, 馬金榮, 張昕, 張曉菲, 張波 申請人:電子科技大學