一種阻變柵隧穿場效應晶體管及制備方法
【專利摘要】一種阻變柵隧穿場效應晶體管，包括一個控制柵層、一個柵介質層、一個半導體襯底、一個隧穿源區、一個低摻雜漏區和一個溝道區；控制柵采用柵疊層結構，依次為：底電極層、揮發性阻變材料層、頂電極層；揮發性阻變材料層為具有揮發性阻變特性的材料層；溝道區位于隧穿源區的上方，且位置與隧穿源區部分重疊，在溝道區與隧穿源區界面處形成隧穿結；低摻雜漏區位于控制柵的水平方向的另一側，且與控制柵之間有水平間距；低摻雜漏區和隧穿源區摻有不同摻雜類型的雜質；半導體襯底和溝道區的摻雜類型和隧穿源區一致。該結構具有大的開態電流和陡直的亞閾值斜率，且工作在低偏壓下，可滿足低壓低功耗邏輯器件和邏輯電路的應用需求。
【專利說明】一種阻變柵隧穿場效應晶體管及制備方法
【技術領域】
[0001]本發明屬于CMOS超大集成電路(ULSI)中的場效應晶體管邏輯器件與電路領域，具體涉及一種阻變柵隧穿場效應晶體管及其制備方法。
【背景技術】
[0002]隨著金屬-氧化物-硅場效應晶體管(MOSFET)的尺寸不斷縮小，尤其是當器件的特征尺寸進入納米尺度以后，器件的短溝道效應等負面影響愈加明顯。漏致勢壘降低效應(DIBL)、帶帶隧穿效應使得器件關態漏泄電流不斷增大，伴隨著器件閾值電壓降低，增大了集成電路的功耗。且傳統MOSFET器件的亞閾區電流導通由于受擴散機制的限制，其亞閾值斜率在常溫下的極限值被限制在60mv/dec，導致亞閾值漏泄電流隨著閾值電壓的降低也在不斷地升高。為了克服納米尺度下MOSFET面臨的越來越多的挑戰，為了能將器件應用在超低壓低功耗領域，采用新型導通機制而獲得超陡亞閾值斜率的器件結構和工藝制備方法已經成為小尺寸器件下大家關注的焦點。
[0003]針對MOSFET亞閾值斜率有60mv/dec的理論極限的問題，近些年來研究者們提出了一些可能的解決方案，主要包含以下三類:隧穿場效應晶體管(Tunneling FET, TFET)，碰撞離化 MOSFET (Impact 1nizat1n MOS, IM0S)以及懸柵場效應晶體管(Suspended GateFET, SG-FET)。TFET利用柵極控制反向偏置的P_I_N結的帶帶隧穿實現導通且漏電流非常小，但由于受源結隧穿幾率和隧穿面積的限制，開態電流小，不利于電路應用。專利(US2010/0140589A1)提出了一種鐵電隧穿晶體管，通過結合鐵電柵疊層和帶帶隧穿機制能獲得更陡的亞閾值斜率，但仍面臨電流小的問題。頂OS則是利用碰撞離化導致的雪崩倍增效應使器件導通，能獲得極陡的亞閾值斜率(小于lOmV/dec)和較大的電流，但是MOS必須工作在較高的源漏偏壓下，且器件可靠性問題嚴重，不適于實際低壓應用。SG-FET器件開啟的原理則是隨著柵電壓的升高，使可活動的金屬柵電極在靜電力的作用下移動到常規MOSFET部分上，產生反型層溝道，使器件導通。在這個過程中，由于閾值電壓的突然變化，也能夠實現低于60mv/dec的亞閾值斜率。但是該器件的開關速度、工作次數和集成等問題也不容忽視。因此，提出一種能工作在低壓條件下，且具有超陡的亞閾值斜率、較大的開態電流和較好的可靠性的器件顯得尤為迫切。
【發明內容】
[0004]本發明的目的在于提供一種具有超陡亞閾值斜率的阻變柵隧穿場效應晶體管及其制備方法。該結構利用金屬-絕緣體-金屬(Metal-1nsulator-Metal, MIM)作柵疊層，具有大的開態電流和陡直的亞閾值斜率，且工作在低偏壓下，可滿足低壓低功耗邏輯器件和邏輯電路的應用需求。
[0005]本發明的技術方案如下:
[0006]一種阻變柵隧穿場效應晶體管，如附圖1所示，其特征在于，包括一個控制柵層、一個柵介質層4、一個半導體襯底1、一個隧穿源區2、一個低摻雜漏區8和一個溝道區3，控制柵采用柵疊層結構，自下而上依次為底層一底電極層5，中間層一揮發性阻變材料層6和頂層一頂電極層7 ;所述揮發性阻變材料層6為具有揮發性阻變特性的材料層，具體表現為在較低的正向偏壓(O?IV)下，通過頂電極層/揮發性阻變層/底電極層組成的柵結構能實現阻變材料由高阻向低阻躍變，且撤去電壓激勵后該材料能從低阻自行返回為高阻狀態；所述溝道區3位于隧穿源區2的上方，且位置與隧穿源區2部分重疊，在溝道區與隧穿源區界面處形成隧穿結，且溝道區3厚度小于20nm ;控制柵位于溝道區3與隧穿源區2重疊部分的上方；低摻雜漏區8位于控制柵的水平方向的另一側(非隧穿源區一側)，且與控制柵之間有水平間距U水平間距Lud的范圍為1nm-1 μ m。低摻雜漏區8和隧穿源區2摻有不同摻雜類型的雜質，對于N型器件來說，隧穿源區2為P型摻雜，低摻雜漏區8為N型摻雜；對于P型器件來說，隧穿源區2為N型摻雜，低摻雜漏區8為P型摻雜。低摻雜漏區8的摻雜濃度在5 X 117CnT3至I X 119CnT3之間，隧穿源區2的摻雜濃度在I X 119CnT3至I X 121CnT3之間。半導體襯底I和溝道區3的摻雜類型和隧穿源區2 —致，濃度在 I X 114CnT3 至 I X 117CnT3 之間。
[0007]所述底電極層和頂電極層可為Pt、Ru、Ir等惰性金屬材料，也可以是這些金屬材料的疊層結構；各層的厚度范圍為20-200nm。
[0008]所述揮發性阻變材料層的材料是指能在焦耳熱的誘導下發生從絕緣體到金屬轉換的低價金屬氧化物，其金屬性表現為存在金屬性的導電通道，可以為V02、NbO2> Ti203、Fe3O4等金屬氧化物；厚度范圍為10-50nm。
[0009]所述半導體襯底和溝道區材料為S1、Ge、SiGe、GaAs或其他II_VI，II1-V和IV-1V族的二元或三元化合物半導體、絕緣體上的娃(SOI)或絕緣體上的鍺(GOI)。
[0010]所述柵介質層材料包括Si02、Si3N4和高K柵(介電常數Κ>3.9)介質材料。厚度范圍為l-5nm。
[0011]上述阻變柵隧穿場效應晶體管的制備方法，包括以下步驟:
[0012]I)在半導體襯底上通過淺槽隔離定義有源區；
[0013]2)光刻暴露出隧穿源區，以光刻膠為掩膜，進行離子注入形成隧穿源區；
[0014]3)外延生長一層溝道區，后生長柵介質層；
[0015]4)淀積控制柵疊層:首先淀積底電極層，然后淀積一層揮發性阻變材料介質層，在淀積的揮發性阻變材料層上淀積頂淀積層，形成頂電極/揮發性阻變層/底電極層柵結構；
[0016]5)接著用光刻和刻蝕的方法，形成器件的柵結構圖形；
[0017]6)光刻暴露出低摻雜漏區，以光刻膠為掩膜，進行離子注入形成具有相反摻雜類型的低摻雜漏區，并快速高溫熱退火激活雜質；
[0018]7)光刻并刻蝕溝道區，使得暴露出隧穿源區；
[0019]8)最后進入常規CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的阻變柵隧穿場效應晶體管，如圖1所示。
[0020]上述的制備方法中，所述步驟3)中的生長柵介質層的方法選自下列方法之一:常規熱氧化、摻氮熱氧化、化學氣相淀積和物理氣相淀積。
[0021]上述的制備方法中，所述步驟4)中的淀積方法選自下列方法之一:直流濺射、化學氣相淀積、反應濺射、化學合成、原子層淀積、直流濺射+熱氧化方法、溶膠-凝膠法。
[0022]上述的制備方法中，所述步驟5)中的刻蝕方法可以用濕法腐蝕或者干法刻蝕(AME, RIE)的方法刻頂電極和底電極層，可以用濕法腐蝕或者干法刻蝕(RIE，ICP，AME)的方法刻揮發性阻變材料層。
[0023]本發明的優點和積極效果:
[0024]一、該結構采用頂電極/揮發性阻變層/底電極層結構作柵，利用揮發性阻變材料的特性，在較低的正向電壓激勵下柵實現由高阻向低阻的躍變過程，且在只有上下電極板的時候才有阻變行為。反映到電容上則是實現了等效柵電容的迅速增加，從而能突破傳統MOSFET亞閾值斜率的極限。且不同于應用于存儲器中的非揮發特性的阻變材料，由于本發明是應用于低功耗領域的具有陡直亞閾值斜率的邏輯器件，因此本發明的阻變材料是具有揮發特性的，即撤去電壓激勵后，阻變材料層會恢復到高阻狀態。該特性保證了器件能進行反復邏輯操作而不需要額外的復位操作。
[0025]二、該結構的源漏摻雜類型不同，且滿足了隧穿場效應晶體管的源漏特征。采用將控制柵位于溝道層及源區上方的設計，使得控制柵電極加正電壓后，溝道層能帶能下拉，當溝道區導帶下拉至隧穿源區價帶以下時形成隧穿窗口時，在隧穿結處發生垂直于控制柵的帶帶隧穿，器件開啟，從而獲得較陡直的亞閾值斜率。相比傳統水平方向的帶帶隧穿，該結構能更有效利用柵壓對隧穿結的控制作用，從而進一步優化亞閾特性。且隧穿面積增加，能進一步提聞器件的開態電流。
[0026]三、相比別的材料，阻變材料通常具有速度快，操作電壓低和工藝簡單的優點，這里將揮發性的阻變材料應用到邏輯器件中，使得該晶體管能在低壓下實現器件的導通開啟，適用于低壓低功耗領域應用。
[0027]四、該結構的工藝實現簡單易行，且與傳統CMOS工藝相兼容。
[0028]簡而言之，該結構器件采用頂電極/揮發性阻變層/底電極層結構作柵，利用揮發性阻變材料的特性，實現超陡亞閾值斜率且制備方法簡單。與現有的突破傳統亞閾值斜率極限的方法相比，該器件有較大的導通電流、較低的工作電壓以及較好的亞閾特性，有望在低功耗領域得到采用，有較高的實用價值。
【專利附圖】
【附圖說明】
[0029]圖1是本發明的阻變柵隧穿場效應晶體管的剖面圖；
[0030]圖2是在半導體襯底上光刻并離子注入后形成隧穿源區后的器件剖面圖；
[0031]圖3是外延溝道區后，生長柵介質層并淀積柵疊層的工藝步驟示意圖；
[0032]圖4是光刻并刻蝕后形成的柵圖形的器件剖面圖；
[0033]圖5是離子注入形成低摻雜漏結構后的的器件剖面圖；
[0034]圖6是光刻并刻蝕溝道區使得暴露出隧穿源區后的器件剖面圖；
[0035]圖7是經過后道工序(接觸孔，金屬化)后的阻變柵隧穿場效應晶體管示意圖。
[0036]圖中:
[0037]I——半導體襯底2——隧穿源區
[0038]3——溝道區4——柵介質層
[0039]5—底電極層 6—揮發性阻變材料層
[0040]7——頂電極層 8——低摻雜漏區
[0041]9—光刻膠10—后道工序的鈍化層
[0042]11——后道工序的金屬
【具體實施方式】
[0043]下面通過實例對本發明做進一步說明。需要注意的是，公布實施例的目的在于幫助進一步理解本發明，但是本領域的技術人員可以理解:在不脫離本發明及所附權利要求的精神和范圍內，各種替換和修改都是可能的。因此，本發明不應局限于實施例所公開的內容，本發明要求保護的范圍以權利要求書界定的范圍為準。
[0044]本發明制備方法的一具體實例包括圖2至圖6所示的工藝步驟:
[0045]1、在晶向為(100)的高阻體硅硅片硅襯底I上采用淺槽隔離技術制作有源區隔離層；然后光刻暴露出隧穿源區，以光刻膠為掩膜進行離子注入，離子注入的能量為40keV，劑量為lel5，注入雜質為BF2+,形成高摻雜的隧穿源區2，如圖2所示。
[0046]2、利用外延工藝生長一層輕摻雜的溝道區3，溝道區3仍為硅材料，厚度為1nm ；熱生長一層柵介質層4,柵介質層為S12,厚度為2nm ;淀積底電極層5,底電極層為Pt,厚度為50nm ;隨后濺射一層揮發性阻變材料層6，為VO2,厚度為25nm ;最后在VO2上濺射一層金屬Pt做頂電極7，厚度為lOOnm，如圖3所示。
[0047]2、光刻出柵圖形，用干法刻蝕AME刻蝕Pt/V02/Pt柵疊層，如圖4所示。
[0048]3、光刻暴露出低摻雜漏區，漏區和控制柵之間有水平間距，間距為50nm，以光刻膠為掩膜進行離子注入，離子注入的能量為50keV，劑量為lel4，注入雜質為As+，形成低摻雜濃度的低摻雜漏區8，如圖5所示；進行一次快速高溫退火，激活源漏摻雜的雜質。
[0049]4、光刻暴露出隧穿源區2上的溝道區3，以光刻膠9為掩膜進行硅刻蝕，刻蝕深度為1nm,暴露出隧穿源區2,如圖6所示。
[0050]5、最后進入常規CMOS后道工序，包括淀積鈍化層10、開接觸孔以及金屬化11，SP可制得所述的阻變柵隧穿場效應晶體管，如圖7所示。
[0051]雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
【權利要求】
1.一種阻變柵隧穿場效應晶體管，其特征是，包括一個控制柵層、一個柵介質層(4)、一個半導體襯底(I)、一個隧穿源區(2)、一個低摻雜漏區(8)和一個溝道區(3)； 所述的控制柵采用柵疊層結構，自下而上依次為底層——底電極層(5)，中間層——揮發性阻變材料層(6)和頂層——頂電極層(7);所述揮發性阻變材料層(6)為具有揮發性阻變特性的材料層，具體表現為在較低的正向偏壓下，通過頂電極層/揮發性阻變層/底電極層組成的柵結構能實現阻變材料由高阻向低阻躍變，且撤去電壓激勵后該材料能從低阻自行返回為高阻狀態； 所述溝道區(3)位于隧穿源區(2)的上方，且位置與隧穿源區(2)部分重疊，在溝道區與隧穿源區界面處形成隧穿結；控制柵位于溝道區(3)與隧穿源區(2)重疊部分的上方；低摻雜漏區(8)位于控制柵的水平方向的另一側，且與控制柵之間有水平間距Lud; 低摻雜漏區(8)和隧穿源區(2)摻有不同摻雜類型的雜質；半導體襯底(I)和溝道區(3)的摻雜類型和隧穿源區(2) —致。
2.如權利要求1所述的阻變柵隧穿場效應晶體管，其特征是，溝道區(3)厚度小于20nm ;所述的水平間距Lud的范圍為1nm-1 μ m ;對于N型器件來說，隧穿源區(2)為P型摻雜，低摻雜漏區(8)為N型摻雜；對于P型器件來說，隧穿源區(2)為N型摻雜，低摻雜漏區(8)為P型摻雜；低摻雜漏區(8)的摻雜濃度在5X 117CnT3至IX 119CnT3之間，隧穿源區(2)的摻雜濃度在IX 119CnT3至IX 121CnT3之間；半導體襯底(I)和溝道區(3)的摻雜濃度在 I X 114Cm 3 至 I X 117Cm 3 之間。
3.如權利要求1所述的阻變柵隧穿場效應晶體管，其特征是，所述底電極層和頂電極層為惰性金屬材料，或是多種所述的金屬材料的疊層結構；各層的厚度范圍為20-200nm。
4.如權利要求1所述的阻變柵隧穿場效應晶體管，其特征是，所述揮發性阻變材料層的材料是能在焦耳熱的誘導下發生從絕緣體到金屬轉換的低價金屬氧化物，其金屬性表現為存在金屬性的導電通道；厚度范圍為10-50nm。
5.如權利要求1所述的阻變柵隧穿場效應晶體管，其特征是，所述揮發性阻變材料層的材料為 V02、NbO2, Ti2O3 或 Fe304。
6.如權利要求1所述的阻變柵隧穿場效應晶體管，其特征是，所述半導體襯底和溝道區材料為S1、Ge、SiGe、GaAs或其他I1-VI，II1-V和IV-1V族的二元或三元化合物半導體、絕緣體上的硅或絕緣體上的鍺。
7.如權利要求1所述的阻變柵隧穿場效應晶體管，其特征是，所述柵介質層材料包括S12, Si3N4和高K柵介質材料；厚度范圍為l_5nm。
8.一種阻變柵隧穿場效應晶體管的制備方法，包括以下步驟: 1)在半導體襯底上通過淺槽隔離定義有源區； 2)光刻暴露出隧穿源區，以光刻膠為掩膜，進行離子注入形成隧穿源區； 3)外延生長一層溝道區，后生長柵介質層； 4)淀積控制柵疊層:首先淀積底電極層，然后淀積一層揮發性阻變材料介質層，在淀積的揮發性阻變材料層上淀積頂淀積層，形成頂電極/揮發性阻變層/底電極層柵結構； 5)接著用光刻和刻蝕的方法，形成器件的柵結構圖形； 6)光刻暴露出低摻雜漏區，以光刻膠為掩膜，進行離子注入形成具有相反摻雜類型的低摻雜漏區，并快速高溫熱退火激活雜質； 7)光刻并刻蝕溝道區，使得暴露出隧穿源區； 8)最后進入常規CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化，即可制得所述的阻變柵隧穿場效應晶體管。
9.如權利要求8所述的的制備方法中，其特征是，所述步驟3)中的生長柵介質層的方法選自下列方法之一:常規熱氧化、摻氮熱氧化、化學氣相淀積和物理氣相淀積。
10.如權利要求8所述的的制備方法中，其特征是，所述步驟4)中的淀積方法選自下列方法之一:直流濺射、化學氣相淀積、反應濺射、化學合成、原子層淀積、直流濺射+熱氧化方法、溶膠-凝膠法。
11.如權利要求8所述的的制備方法中，其特征是，所述步驟5)中的刻蝕方法用濕法腐蝕或者干法刻蝕的方法刻頂電極和底電極層，或者用濕法腐蝕或者干法刻蝕的方法刻揮發性阻變材料層。
【文檔編號】H01L29/78GK104332500SQ201410448985
【公開日】2015年2月4日 申請日期:2014年9月4日 優先權日:2014年9月4日
【發明者】黃如, 黃芊芊, 吳春蕾, 王佳鑫, 朱昊, 王陽元 申請人:北京大學