半導體器件的制作方法

半導體器件的制作方法
【專利摘要】本發明涉及一種半導體器件。防止電子部件在布線基板上的安裝位置上產生錯誤。第一半導體芯片具有主表面和背表面。背表面是主表面的相反表面。第一半導體芯片的背表面是其主表面上的相反表面。布線基板是矩形的，并具有主表面和背表面。第一半導體芯片安裝在布線基板的主表面上。蓋覆蓋布線基板的主表面和第一半導體芯片。電子部件安裝在布線基板的背表面上。布線基板的主表面至少在彼此面對的兩個角處具有沒有被蓋覆蓋的未覆蓋區域。
【專利說明】半導體器件
[0001]相關申請的交叉引用
[0002]2013年9月3日提交的日本專利申請N0.2013-182363的公開，包括說明書、附圖和摘要，其全部通過引用并入本文中。

【技術領域】
[0003]本發明涉及一種半導體器件，例如，可以應用于其中半導體芯片安裝在布線基板的主表面上的半導體器件的技術。

【背景技術】
[0004]作為用于在布線基板上安裝半導體芯片的方法之一，有倒裝芯片結構。在倒裝芯片結構中，上面形成電極焊盤的半導體芯片的表面面對布線基板側，并且半導體芯片利用設置在電極焊盤上的端子安裝在布線基板上。在倒裝芯片結構中，可以提供蓋，用于輻射來自半導體芯片的熱量或者保護半導體芯片(例如，參見日本未審查專利申請公開N0.2012-54597)的目的。
[0005]日本未審查專利申請公開N0.平5(1993)-275552公開了上面安裝有諸如壓電振動器的電子部件的絕緣基底的角被切角(notch)。


【發明內容】

[0006]本發明人已經研宄了，為了小型化具有半導體器件的電子裝置，在沒有安裝半導體芯片的布線基板的表面上安裝了至今已被安裝在母板上的電子部件(例如，電容元件或電阻元件)。為了進行這種安裝，在布線基板的第一表面上布置了半導體芯片和諸如蓋的覆蓋構件之后，必需將布線基板的第一表面側保持到固定夾具(retent1n jig)上。在這種情況下，覆蓋構件可以抵接固定夾具以間接地確定布線基板相對于固定夾具的位置。
[0007]另一方面，由于使用粘接層將覆蓋構件固定到布線基板上，所以覆蓋構件可以相對于布線基板的第一表面傾斜。在這種情況下，布線基板相對于固定夾具的位置有變化的可能。當該位置改變時，電子部件在布線基板上的安裝位置會產生錯誤。從本說明書的描述和附圖，其它問題和新穎特征將變得顯而易見。
[0008]根據實施例，第一半導體芯片安裝在布線基板的主表面上。蓋覆蓋布線基板的主表面和第一半導體芯片。電子部件安裝在布線基板的背表面上。布線基板的主表面至少在彼此相對的兩個角處具有沒有覆蓋有蓋的未覆蓋區域。
[0009]根據該實施例，在半導體芯片和諸如蓋的覆蓋構件布置在布線基板的第一表面上之后，在將布線基板的第一表面側保持到固定夾具時，布線基板的未覆蓋區域可以由固定夾具保持。因此，提高了布線基板相對于固定夾具的位置的精度。

【專利附圖】

【附圖說明】
[0010]圖1是示出根據實施例的半導體器件的構造的平面圖；
[0011]圖2是沿圖1中的線A-A’得到的截面圖；
[0012]圖3是示出布線基板的主表面的構造的圖；
[0013]圖4是示出半導體器件的背表面的第一實例的圖；
[0014]圖5是示出半導體器件的背表面的第二實例的圖；
[0015]圖6是示出連接至電子部件的端子和電極之間的距離的圖；
[0016]圖7是示出第一半導體芯片的構造的截面圖；
[0017]圖8A至SC是示出制造半導體器件的方法的截面圖；
[0018]圖9A和9B是示出制造半導體器件的方法的截面圖；
[0019]圖10是示出固定夾具的構造的平面圖；
[0020]圖11是沿圖10的B-B’線得到的截面圖；
[0021]圖12是沿圖10中的C-C’線得到的截面圖；
[0022]圖13是示出通過在布線基板上提供未覆蓋區域所獲得的優點的圖；
[0023]圖14是示出通過在布線基板上提供未覆蓋區域所獲得的優點的圖；
[0024]圖15是示出根據變形例I的半導體器件的構造的平面圖；
[0025]圖16是示出其中從圖15所示的半導體器件移除蓋的狀態的平面圖；
[0026]圖17是示出布線基板的背表面的第一實例的圖；
[0027]圖18是示出布線基板的背表面的第二實例的圖；
[0028]圖19是示出布線基板的背表面的第三實例的圖；
[0029]圖20是示出固定夾具的平面圖；
[0030]圖21是沿圖20的B-B’線得到的截面圖；
[0031]圖22是沿圖20的C-C’線得到的截面圖；
[0032]圖23是示出根據變形例2的半導體器件的布線基板的背表面的圖；
[0033]圖24是示出圖23的變形例的圖；
[0034]圖25是示出圖23的變形例的圖；
[0035]圖26是示出圖23的變形例的圖；
[0036]圖27是示出根據變形例3的制造半導體器件的方法的圖；
[0037]圖28A和28B是示出根據變形例3的制造半導體器件的方法的圖；
[0038]圖29A和29B是示出根據變形例3的制造半導體器件的方法的圖；
[0039]圖30A和30B是示出根據變形例3的制造半導體器件的方法的圖；
[0040]圖31是半導體器件的頂視圖；
[0041]圖32是圖31所示的半導體器件的后視圖；
[0042]圖33是示出半導體器件的變形例的后視圖；
[0043]圖34是示出半導體器件的變形例的后視圖；
[0044]圖35是示出半導體器件的變形例的后視圖；和
[0045]圖36是示出半導體器件的變形例的截面圖。

【具體實施方式】
[0046]在下文中，將參考【專利附圖】

【附圖說明】實施例。在所有附圖中，相同的部件用相同的符號表示，并且將適當省略對它們的描述。
[0047]實施例
[0048]圖1是示出根據實施例的半導體器件SD的構造的平面圖。圖2是沿圖1中的線A-A’得到的截面圖。在圖2中，為便于附圖的可視化，減少了外部連接端子SB的數量和電子部件ELPl的數量。
[0049]根據本實施例的半導體器件SD包括:第一半導體芯片SC1、布線基板ISUB、蓋LID (覆蓋構件)和電子部件ELPl。第一半導體芯片SCl的背表面SFC4是其主表面SFC3的相反表面。布線基板ISUB為矩形，并且包括主表面SFCl (第二主表面)和背表面SFC2 (第二背表面)。第一半導體芯片SCl安裝在主表面SFCl上。蓋LID覆蓋布線基板ISUB的主表面SFCl和第一半導體芯片SCI。電子部件ELPl安裝在布線基板ISUB的背表面SFC2上。布線基板ISUB的主表面SFCl至少在彼此面對的兩個角處具有未被蓋LID覆蓋的未覆蓋區域LDO。換句話說，在主表面SFCl上的至少彼此面對的兩個角處，未覆蓋有蓋LID的部分的寬度比主表面SFCl的邊緣的其它部分寬。在下文中，將詳細說明該構造。
[0050]如圖2所示，第一半導體芯片SCl以倒裝芯片方式安裝在布線基板ISUB上。第一半導體芯片SCl被配置為例如邏輯芯片，但也可以配置為存儲器芯片、其中邏輯芯片和存儲器電路混合在一起的芯片、或者控制電功率的功率芯片。
[0051]多個電極焊盤EL(稍后將參照圖7描述)形成在第一半導體芯片SCl的主表面SFC3上。第一半導體芯片SCl以主表面SFC3面對布線基板ISUB的主表面SFCl的方向安裝在主表面SFCl上。電極焊盤EL通過端子BMP (例如，焊料凸塊、或者諸如Cu柱或Au柱的導體柱)連接到形成在布線基板ISUB的主表面SFCl上的端子(未示出)。形成在第一半導體芯片SCl的主表面SFC3與布線基板ISUB的主表面SFCl之間的空間是由底部填充樹脂UFRl密封的。底部填充樹脂UFRl的一部分沿第一半導體芯片SCl的側面蔓延以形成嵌邊(fillet)。
[0052]第一半導體芯片SCl的背表面SFC4通過粘接層固定到蓋LID。優選的是，粘接層的熱導率高。
[0053]蓋LID是通過拉伸由諸如Cu的金屬制成的板形成的。結果，使蓋LID成形，使得與第一半導體芯片SCl接觸的中心部CNT和邊緣EDG通過斜坡部SLP彼此連接。隨著傾斜部SLP更離開中心部CNT，傾斜部SLP傾斜以更接近布線基板ISUB。傾斜部SLP相對中心部CNT的傾斜角可以是接近垂直的。蓋LID的邊緣EDG變為與布線基板ISUB的位于底部填充樹脂UFRl外部的區域相接觸。蓋LID的邊緣EDG的至少一部分通過粘接層固定到布線基板I SUB。
[0054]如圖1所示，蓋LID的平面形狀在彼此相對的矩形的兩個角處被切角。蓋LID的四個角與布線基板ISUB的相應的四個角重疊。布線基板ISUB的未涂覆區域LDO位于蓋LID的其中角被切角的部分處。未涂覆區域LDO的與布線基板ISUB的對角線重疊的部分的寬度，例如，等于或大于1mm，并且等于或小于6mm。
[0055]蓋LID的傾斜部SLP沿著其中矩形的四個角被切角的輪廓線形成。換句話說，傾斜部SLP沿著八邊形的各個邊形成。在八邊形中，分別彼此相對的兩個邊是互相平行的，并且面對布線基板ISUB的四個角的四個邊每個都比面對布線基板ISUB的四個邊的四個邊短。
[0056]如圖2所示，布線基板ISUB例如由樹脂中介層形成，并且在背表面SFC2上具有多個電極LND (第一背電極)。多個電極LND通過布線基板ISUB內的貫通孔(未示出)或布線(未示出)連接到端子BMP。多個電極LND的一部分可以通過布線基板ISUB內的線連接到電子部件ELP。電極LND提供有外部連接端子SB。例如，外部連接端子SB是由焊料球構成的。
[0057]電子部件ELP安裝在布線基板ISUB的背表面SFC2上。電子部件ELP被配置為例如諸如電容器、電阻器或電感器的分立部件，但也可以由構成電路的芯片配置。電子部件ELP連接到設置在背表面SFC2上的端子ELA。
[0058]而且，如圖1所示，布線基板ISUB的主表面SFCl提供有對準標記AMKl。對準標記AMKl是由與形成在主表面SFCl上的線相同的導體(例如，銅)制成的圖案，并且當第一半導體芯片SCl和蓋LID安裝在主表面SFCl上時用作定位圖案。對準標記AMKl位于主表面SFCl的任意的未涂覆區域LDO。
[0059]圖3是示出布線基板ISUB的主表面SFCl的構造的圖。多個電極FNG(第二電極)形成在其中第一半導體芯片SCl將被布置在主表面SFCl上的區域中。各電極FNG通過端子BMP連接到第一半導體芯片SCl的電極焊盤EL。
[0060]圖4是示出半導體器件SD的背表面的第一實例的圖。在該圖所示的實例中，多個外部連接端子SB和多個電極LND布置在背表面SFC2的除了與第一半導體芯片SCl 二維地、換句話說在格點上重疊的部分以外的區域中。多個電子部件ELPl安裝在背表面SFC2的其中沒有形成電極LND和外部連接端子SB的部分，也就是說，與第一半導體芯片SCl重疊的部分上。電子部件ELPl通過布線基板ISUB的貫通孔和布線連接到第一半導體芯片SCI。采用這種布置，可以減小連接第一半導體芯片SCl和電子部件ELPl的連接路徑的電感。電子部件ELPl由例如功率增強電容器配置。
[0061]圖5是示出半導體器件SD的背表面的第二實例的圖。該圖中所示的實例除了以下構造之外與圖4所示的實例相同。首先，電極LND和外部連接端子SB形成在背表面SFC2的與第一半導體芯片SCl重疊的部分下面。電子部件ELPl布置在第一半導體芯片SCl的邊緣附近。采用這種布置，與圖4中所示的實例相比，可以增加外部連接端子SB的數量。而且，可以抑制連接第一半導體芯片SCl和電子部件ELPl的連接路徑的電感。
[0062]在圖4和5的每一個中，可以省略電極LND和外部連接端子SB的至少一部分。而且，當電子部件ELPl安裝在背表面SFC2上時，背表面SFC2的電極LND的至少一部分用作定位標記。例如，電極LND位于背表面SFC2的角處。
[0063]圖6是示出連接到電子部件ELP的端子ELA和電極LND之間的距離的圖。電子部件ELP每個都有兩個端子ELB。對應于這些端子ELB，對于一個電子部件ELP在背表面SFC2上形成兩個端子ELA。假定在第一方向(圖中的X方向)上排列的一個端子ELA的中心與電極LND的中心之間的距離為LBbc，在第二方向(圖中的Y方向)上排列的另一端子ELA的中心與電極LND的中心之間的距離是LABC。而且，假定電極LND的半徑為r，端子ELA在第一方向(圖中的X方向)上的半寬度是BP，并且端子ELA在第二方向(圖中的Y方向)上的半寬度是AP。而且，假定端子ELB在第一方向(圖中的X方向)上的半寬度為B。，端子ELB在第二方向(圖中的Y方向)上的半寬度是Ac。而且，假定兩個端子ELA之間的間隔為G。然后，滿足下面描述的式(1)、(2)或(3)。選擇表達式(2)和(3)中的在右邊大的任一個。
[0064]LABC>r+AG+Ap...(I)
[0065]LBBC>r+BG+Bp...(2)
[0066]LBBC>r+G+BP...(3)
[0067]在圖6所示的實例中，電子部件ELP包括兩種電子部件ELPl和ELP2。電子部件ELPl和ELP2的平面形狀每個都是矩形。電子部件ELPl的端子ELB是沿著矩形的兩條長邊形成的，電子部件ELP2的端子ELB是沿著矩形的兩條短邊形成的。
[0068]圖7是示出第一半導體芯片SCl的構造的截面圖。第一半導體芯片SCl具有其中多層布線層MINC堆疊在基板SUB上的構造。例如，基板SUB是由硅基板形成的。多個半導體元件，例如，晶體管形成在基板SUB上。電極焊盤EL形成在多層布線層MINC的最上面的布線層上。電極焊盤EL通過圖2中所示的端子BMP連接到圖3所示的布線基板ISUB的電極 FNG0
[0069]圖8A到8C和圖9A、9B是示出制造半導體器件SD的方法的截面圖。在這些圖所示的那些工藝之前，制備第一半導體芯片SCI。例如，如下形成第一半導體芯片SCI。
[0070]首先，在基板SUB上形成元件隔離膜。元件形成區域被元件隔離膜隔離。元件隔離膜例如通過STI技術形成，但也可以通過LOCOS技術形成。然后，在位于元件形成區域的基板SUB上形成柵極絕緣膜和柵電極。柵極絕緣膜可以由氧化硅膜形成，或者可以由介電常數比氧化硅膜高的高介電常數膜(例如，鉿硅膜)形成。當柵極絕緣膜由氧化硅膜形成時，柵電極由多晶硅膜形成。而且，當柵極絕緣膜為高介電常數膜時，柵電極由金屬膜(例如，TiN)和多晶硅膜的疊層膜形成。而且，當柵電極由多晶硅制成時，在形成柵電極的工藝中可以在元件隔離膜上形成多晶硅電阻器。
[0071 ] 隨后，在位于元件形成區域中的基板SUB上形成源極和漏極的延伸區。然后，在柵電極的側壁上形成側壁。然后，在位于元件形成區域中的基板SUB上形成雜質區，該雜質區形成源極和漏極。以這種方式，在基板SUB上形成MOS晶體管。
[0072]然后，在元件隔離膜和MOS晶體管上形成多層布線層MINC。在最上面的布線層上形成電極焊盤EL。然后，在多層布線層MINC上形成保護絕緣膜(鈍化膜)。位于EL上的開口形成在保護絕緣膜上。然后，在電極焊盤EL上形成端子BMP。
[0073]然后，如圖8A所示，在布線基板ISUB的主表面SFCl上安裝第一半導體芯片SCI。然后，如圖8B所示，允許底部填充樹脂UFRl流入形成在主表面SFCl和第一半導體芯片SCl之間的空間中。底部填充樹脂UFRl可以由NCF(非導電膜)形成。在這種情況下，在第一半導體芯片SCl安裝在主表面SFCl上之前，NCF形成在主表面SFCl上。
[0074]然后，如圖8C所示，將蓋LID固定到第一半導體芯片SCl的背表面SFC4和布線基板ISUB的主表面SFCl上。
[0075]在圖8A到8C所示的工藝中，使用對準標記AMKl來確定第一半導體芯片SCl和蓋LID相對于布線基板ISUB的定向。基于形成在布線基板ISUB的主表面SFCl上的另一個對準標記進行第一半導體芯片SCl和蓋LID相對于布線基板ISUB的定位。
[0076]然后，如圖9A所示，向上翻轉布線基板ISUB的背表面SFC2。然后，將電子部件ELP安裝在背表面SFC2上。之后，如圖9B所示，在背表面SFC2的電極LND上安裝外部連接端子SB。
[0077]圖10是示出當在背表面SFC2上安裝電子部件ELP和外部連接端子SB時使用的固定夾具HLD的構造的平面圖。圖11是沿著圖10中的B-B’線得到的截面圖，圖12是沿著圖10中的C-C’線得到的截面圖。
[0078]固定夾具HLD由板構件形成，并且在其中心部具有開口 OP。開口 OP的平面形狀大致為矩形，并且與布線基板ISUB的平面形狀的大小大致相同。也就是說，將布線基板ISUB適配到開口 OP中。開口 OP的四個角中彼此面對的兩個角每個都形成有支撐部PRJ。支撐部PRJ中的每一個都被成形為從開口 OP的內表面對開口 OP的內側突出。其上適配有布線基板ISUB的支撐部PRJ的表面的高度比固定夾具HLD的主體低。在該圖所示的實例中，支撐部PRJ每個都沿著構成開口 OP的角的兩個側表面形成。
[0079]然后，將粘附了第一半導體芯片SCl和蓋LID的布線基板ISUB以主表面SFCl面對固定夾具HLD的方向安裝到固定夾具HLD中。在這種情況下，使布線基板ISUB的未覆蓋區域LDO配置為面對支撐部PRJ。采用上述構造，支撐部PRJ的上表面抵接布線基板ISUB的未覆蓋區域LD0，并且由布線基板ISUB的支撐部PRJ定位。
[0080]隨后，將利用圖13和14描述通過在布線基板ISUB上提供未覆蓋區域LDO所獲得的優點。
[0081]利用粘接層ADA將蓋LID固定到布線基板ISUB，但是粘接層ADA的厚度可能會變化。為此，可以使蓋LID相對于布線基板ISUB傾斜。
[0082]如果沒有在布線基板ISUB上提供未覆蓋區域LD0，布線基板ISUB的大致整個表面覆蓋有蓋LID。為此，如圖13所示，固定夾具HLD的支撐部PRJ支撐蓋LID的邊緣EDG。在該實例中，當蓋LID相對于基板SUB傾斜時，背表面SFC2也被包括在其中布線基板ISUB由固定夾具HLD保持的狀態。
[0083]當背表面SFC2傾斜時，存在鄰近于將用作對準標記的電極LND定位的電極LND被錯誤地認作對準標記的問題。在這種情況下，存在電子部件ELP安裝在不正確位置的問題。
[0084]而且，當在上面形成外部連接端子SB之前通過絲網印刷技術將焊劑涂覆在布線基板ISUB上時，如果背表面SFC2傾斜，絲網掩膜可能會變形，或焊劑涂覆的量可能變得不均勻。
[0085]相反，在本實施例中，如圖14所示，因為固定夾具HLD的支撐部PRJ的上表面抵接布線基板ISUB的未覆蓋區域LD0，所以由支撐部PRJ定位布線基板ISUB。因此，即使蓋LID相對于布線基板ISUB是傾斜的，也以相對固定夾具HLD的給定角度(例如，平行)定位布線基板ISUB的背表面SFC2。因此，難以產生參照圖13描述的缺點。
[0086]變形例I
[0087]圖15是示出根據變形例I的半導體器件SD的構造的平面圖。圖16是示出其中從圖15所示的半導體器件SD移除蓋的狀態的平面圖。除了下面的構造之外，根據本變形例的半導體器件具有與根據實施例的半導體器件SD相同的構造。
[0088]首先，如圖15所示，蓋LID的所有的四個角都被切角。為布線基板ISUB的所有的四個角設置未覆蓋區域LD0。
[0089]而且，如圖16所示，第一半導體芯片SCl以及第二半導體芯片SC2都被安裝在布線基板ISUB的主表面SFCl上。第二半導體芯片SC2具有與圖8所示的第一半導體芯片SCl相同的構造。而且，用于連接到第二半導體芯片SC2的電極焊盤EL(第三電極)的電極FNG(第四電極)被形成在布線基板ISUB的面對第二半導體芯片SC2的區域中。第二半導體芯片SC2如同第一半導體芯片SCl以倒裝芯片的方式安裝在主表面SFCl上。上面形成有電極焊盤EL的第二半導體芯片SC2的表面(第五主表面)由底部填充樹脂UFR2密封。
[0090]在該變形例中，第一半導體芯片SCl和第二半導體芯片SC2每個都是矩形的，并且在各個長邊相互平行的方向上安裝在主表面SFCl上。為此，應力容易在沿著第一半導體芯片SCl的長邊的方向(圖中的Y方向)翹曲的方向上施加在布線基板ISUB上。在該圖所示的實例中，第一半導體芯片SCl的短邊平行于布線基板ISUB的第三邊SID3和第四邊SID4，并且第一半導體芯片SCl的長邊平行于布線基板ISUB的第一邊SIDl和第二邊SID2。
[0091]相反，在本變形例中，如圖15所示，作為與第一半導體芯片SCl的短邊平行的區域的邊緣EDGl和EDG2的寬度比作為與第一半導體芯片SCl的長邊平行的區域的邊緣EDG3和EDG4的寬度寬。蓋LID的邊緣EDGl和EDG2被固定到主表面SFCl。然而，邊緣EDG3和EDG4僅僅與主表面SFCl接觸。換句話說，蓋LID沿著布線基板ISUB的第一邊SIDl和第二邊SID2固定。然而，蓋LID沒有固定到第三邊SID3和第四邊SID4。采用上述構造，布線基板ISUB的翹曲可以通過蓋LID抑制。
[0092]圖17是示出在該變形例中的布線基板ISUB的背表面SFC2的第一實例的圖。在圖17所示的實例中，電子部件ELP被設置在背表面SFC2的與第一半導體芯片SCl重疊的區域中，以及背表面SFC2的與第二半導體芯片SC2重疊的區域中。位于與第一半導體芯片SCl重疊的區域中的電子部件ELP被電連接到第一半導體芯片SCI。而且，位于與第二半導體芯片SC2重疊的區域中的電子部件ELP被電連接到第二半導體芯片SC2。
[0093]圖18是示出在該變形例中的布線基板ISUB的背表面SFC2的第二實例的圖。在圖18所示的實例中，電子部件ELP至少被設置在背表面SFC2的與第一半導體芯片SCl重疊的區域周圍，和背表面SFC2的與第二半導體芯片SC2重疊的區域周圍。在圖18所示的實例中，第一半導體芯片SCl比第二半導體芯片SC2大。電子部件ELP被設置在背表面SFC2的與第一半導體芯片SCl重疊的區域周圍。這些電子部件ELP電連接到第一半導體芯片SClo
[0094]圖19是示出在該變形例中的布線基板ISUB的背表面SFC2的第三實例的圖。在圖19所示的實例中，第一半導體芯片SCl比第二半導體芯片SC2大。電子部件ELP被設置在背表面SFC2的與第一半導體芯片SCl重疊的區域周圍，以及背表面SFC2的與第二半導體芯片SC2重疊的區域中。位于與第一半導體芯片SCl重疊的區域周圍的電子部件ELP被電連接到第一半導體芯片SCI。位于與第二半導體芯片SC2重疊的區域中的電子部件ELP被電連接到第二半導體芯片SC2。
[0095]除了固定夾具HLD的開口 OP的形狀之外，制造根據本變形例的半導體器件SD的方法與制造根據實施例的半導體器件SD的方法相同。
[0096]圖20是示出本變形例中使用的固定夾具HLD的構造的平面圖。圖21是沿著圖20的B-B’線得到的截面圖。圖22是沿著圖20的C-C’線得到的截面圖。除了支撐部PRJ形成在開口 OP的各自的四個角之外，在這些圖中示出的固定夾具HLD與實施例中所示的固定夾具HLD的構造相同。
[0097]該變形例也獲得了與實施例相同的優點。而且，各個未覆蓋區域LDO形成在布線基板ISUB的所有四個角處。而且，對應于該構造，各個支撐部PRJ形成在固定夾具HLD的開口 OP的所有四個角處。因此，當布線基板ISUB適配到開口 OP中時，可以防止布線基板ISUB相對于固定夾具HLD移動。
[0098]變形例2
[0099]圖23是示出根據變形例2的半導體器件SD中的布線基板ISUB的背表面SFC2的圖。除了至少一個第二背電極AMK2(導體圖案)被設置在背表面SFC2上之外，根據本變形例的半導體器件與根據實施例的半導體器件SD的構造相同。
[0100]第二背電極AMK2由與電極LND相同層的導體圖案(例如，Cu圖案)構成，并且在與電極LND相同的工序中形成。然而，第二背電極AMK2與電極LND的尺寸和形狀中的至少一項不同。當電子部件ELP安裝在背表面SFC2上時，第二背電極AMK2用作定位標記。在圖23所示的實例中，第二背電極AMK2布置在背表面SFC2上彼此面對的相應的兩個角處。在這種情況下，電極LND不形成在背表面SFC2的與第二背電極AMK2相比更靠近背表面SFC2的邊緣的區域中。
[0101]外部連接端子SB不形成在第二背電極AMK2上。采用上述構造，可以任意設定第二背電極AMK2的形狀和尺寸。外部連接端子SB可以形成在第二背電極AMK2上。
[0102]而且，如圖24所示，第二背電極AMK2可以布置在背表面SFC2的其中形成了電極LND的區域中。在圖24所示的實例中，兩個第二背電極AMK2布置在跨背表面SFC2的與第一半導體芯片SCl重疊的區域彼此面對的位置上。換句話說，第二背電極AMK2布置在跨多個電子部件ELP彼此面對的位置上。
[0103]如圖25和26所示，第二背電極AMK2可以布置在根據變型例I半導體器件SD中。
[0104]在圖25所示的實例中，設置了四個第二背電極AMK2。這些第二背電極AMK2中的兩個布置在跨背表面SFC2的與第一半導體芯片SCl重疊的區域彼此面對的位置處，并且兩個剩余的第二背電極AMK2布置在跨背表面SFC2的與第二半導體芯片SC2重疊的區域彼此面對的位置。
[0105]在圖26所示的實例中，設置了兩個第二背電極AMK2。第一個第二背電極AMK2布置在背表面SFC2的與第一半導體芯片SCl重疊的區域附近，并且第二個第二背電極AMK2布置在背表面SFC2的與第二半導體芯片SC2重疊的區域附近。
[0106]本變形例也獲得了與實施例相同的優點。而且，除電極LND以外，將第二背電極AMK2設置為定位標記。第二背電極AMK2與電極LND不同之處在于平面形狀和尺寸中的至少一項。為此，電極LND被錯誤地識別為第二背電極AMK2的可能性變低。因此，當電子部件ELP安裝在布線基板ISUB的背表面SFC2上時，可以進一步防止電子部件ELP的位置偏移。
[0107]變形例3
[0108]根據本變形例的半導體器件SD具有密封樹脂MDR，代替蓋LID。然后，使用接合線WIR在布線基板ISUB上安裝第一半導體芯片SCI。
[0109]圖27至圖30是示出制造根據本變形例的半導體器件SD的方法的圖。首先，如圖27的平面圖所示，制備布線基板ISUB。在這些圖所示的狀態中，多個(例如，IXn個)布線基板ISUB彼此連接。
[0110]然后，如圖28A的平面圖和圖28B的截面圖所示，第一半導體芯片SCl和電子部件ELP安裝在多個布線基板ISUB的主表面SFCl的每一個上。在背表面SFC4面對布線基板ISUB的主表面SFCl的方向上，在主表面SFCl上安裝第一半導體芯片SCI。然后，使用接合線WIR將第一半導體芯片SCl的電極焊盤EL連接到布線基板ISUB。
[0111]然后，如圖29A的截面圖所示，在布線基板ISUB的主表面SFCl上布置模具MMD。模具MMD在面對各個布線基板ISUB的區域中具有空腔。然后，使密封樹脂MDR流入多個空腔中的每一個。之后，如圖29B所示，移除模具MMD。通過這種方式，多個第一半導體芯片SCl分別被密封樹脂MDR密封。主表面SFCl上的電子部件ELP也由密封樹脂MDR密封。在該實例中，布線基板ISUB的位于其兩端的邊緣的至少一部分未覆蓋有密封樹脂MDR，并且形成有未覆蓋區域LDO。
[0112]之后，如圖30A所示，電子部件ELP和外部連接端子SB，以布線基板ISUB的背表面SFC2向上翻轉的這種方式，安裝在背表面SFC2上。在這種情形下，像該實施例一樣，使用固定夾具HLD。固定夾具HLD的支撐部PRJ抵接布線基板ISUB的位于其兩端的邊緣的沒有覆蓋密封樹脂MDR的區域(未覆蓋區域LDO)。為此，即使密封樹脂MDR的上表面是傾斜的，也可以防止布線基板ISUB的背表面SFC2相對于固定夾具HLD傾斜，如同實施例一樣。
[0113]之后，如圖30B所示，分割布線基板ISUB，并切割半導體器件SD。
[0114]圖31是根據本變形例的半導體器件SD的頂視圖。除了沒有提供邊緣EDG之外，密封樹脂MDR的上表面的形狀與根據變形例I的蓋LID的上表面的形狀基本相同。對準標記AMKl的一部分由樹脂密封MDR密封。
[0115]圖32是圖31所示的半導體器件SD的后視圖。而且，在該變形例中，多個外部連接端子SB設置在布線基板ISUB的背表面SFC2上。多個電子部件ELP安裝在背表面SFC2的與第一半導體芯片SCl重疊的區域中。這些電子部件ELP電連接到第一半導體芯片SCI。
[0116]如圖33所示，變形例2中所示的第二背電極AMK2可以設置在布線基板ISUB的背表面SFC2上。在圖33所示的實例中，第二背電極AMK2設置在切割區DSA中。
[0117]而且，如圖34所示，在半導體器件SD尚未被切割的狀態下，n Xm個布線基板ISUB可以彼此連接。在這種情況下，如圖35所示，可以設置第二背電極ΑΜΚ2。
[0118]而且，如圖36所示，模具MMD可被成形為具有一個空腔。在這種情況下，多個第一半導體芯片SCl和多個電子部件ELP位于同一空腔內，并且第一半導體芯片SCl和電子部件ELP由密封樹脂MDR—體地密封。而且，在該實例中，布線基板ISUB的位于其兩端的邊緣的至少一部分沒有被密封樹脂MDR密封。因此，固定夾具HLD的支撐部PRJ抵接布線基板ISUB的位于其兩端的邊緣的沒有覆蓋密封樹脂MDR的區域(未覆蓋區域LD0)。為此，可以防止布線基板ISUB的背表面SFC2相對于固定夾具HLD傾斜。
[0119]基于上述實施例，上文具體描述了由本發明人做出的發明。然而，本發明并不限于這些實施例，而是可以在不脫離本發明的精神的情況下進行各種改變。
【權利要求】
1.一種半導體器件，包括: 第一半導體芯片，所述第一半導體芯片具有第一主表面和是所述第一主表面的相反表面的第一背表面； 矩形的布線基板，所述布線基板具有第二主表面和是所述第二主表面的相反表面的第二背表面，其中，所述第一半導體芯片安裝在所述第二主表面上； 覆蓋構件，所述覆蓋構件覆蓋所述布線基板的所述第二主表面和所述第一半導體芯片；和 電子部件，所述電子部件安裝在所述布線基板的所述第二背表面上， 其中，所述布線基板的所述第二主表面至少在彼此面對的兩個角處具有沒有被所述覆蓋構件覆蓋的未覆蓋區域。
2.根據權利要求1所述的半導體器件， 其中，所述未覆蓋區域設置在所述布線基板的四個角處。
3.根據權利要求2所述的半導體器件， 其中，所述覆蓋構件的平面形狀為矩形，并且在四個角處分別被切角，并且 其中，所述覆蓋構件的四個角與所述布線基板的四個角重疊。
4.根據權利要求1所述的半導體器件， 其中，所述未覆蓋區域的與所述布線基板的對角線重疊的部分的寬度等于或大于1_，并且等于或小于6mm。
5.根據權利要求1所述的半導體器件，進一步包括: 多個第一背電極，所述多個第一背電極設置在所述布線基板的所述第二背表面上；外部連接端子，所述外部連接端子是分別為所述第一背電極設置的；和至少一個導體圖案，所述至少一個導體圖案設置在所述布線基板的所述第二背表面上，并且形狀和大小中的至少一項與所述多個第一背電極不同。
6.根據權利要求5所述的半導體器件， 其中，所述外部連接端子沒有形成在所述導體圖案中。
7.根據權利要求1所述的半導體器件， 其中，所述第一半導體芯片在所述第一主表面上具有多個第一電極， 其中，所述布線基板在所述第二主表面上具有多個第二電極， 其中，所述第一半導體芯片以使得所述第一主表面面對所述第二主表面的方向安裝在所述布線基板上，并且 其中，所述多個第一電極連接到所述多個第二電極。
8.根據權利要求1所述的半導體器件， 其中，所述覆蓋構件被固定到所述布線基板的第一邊和面對所述第一邊的第二邊，并且沒有固定到是所述布線基板的其余邊的第三邊和第四邊。
9.根據權利要求8所述的半導體器件， 其中，所述第一半導體芯片的平面形狀為矩形，并且 其中，所述第一半導體芯片的長邊沿著所述布線基板的所述第三邊設置。
10.根據權利要求9所述的半導體器件，進一步包括:第二半導體芯片，所述第二半導體芯片具有第五主表面，并且平面形狀是矩形， 其中，所述第二半導體芯片在所述第五主表面上具有多個第三電極， 其中，所述布線基板在所述第二主表面上具有多個第四電極， 其中，所述第二半導體芯片以使得所述第五主表面面對所述第二主表面的方向安裝在所述布線基板上， 其中，所述多個第三電極連接到所述多個第四電極，并且 其中，所述第二半導體芯片的長邊沿著所述布線基板的所述第三邊設置。
【文檔編號】H01L23/10GK104517907SQ201410446862
【公開日】2015年4月15日 申請日期:2014年9月3日 優先權日:2013年9月3日
【發明者】高橋聰, 仮屋崎修一 申請人:瑞薩電子株式會社