非對稱替代金屬柵場效應晶體管及其制造方法
【專利摘要】本發明涉及非對稱替代金屬柵場效應晶體管及其制造方法。一種非對稱場效應晶體管(FET)器件，包括：半導體襯底；被設置在所述半導體襯底上的掩埋氧化物層；被設置在所述掩埋氧化物層上的延伸的源極區；以及被設置在所述掩埋氧化物層上的漏極區。所述非對稱FET器件也包括被設置在所述延伸的源極區與所述漏極區之間的絕緣體上硅區域以及被設置在所述延伸的源極區與所述絕緣體上硅區域上方的柵極區。
【專利說明】
非對稱替代金屬柵場效應晶體管及其制造方法
【技術領域】
[0001]本發明總體上涉及半導體制造，更具體地，涉及具有非對稱結構的場效應晶體管(FET)的制造。
【背景技術】
[0002]在用于制造FET的典型替代柵工藝中，偽柵被光刻地形成在襯底上，間隔物(spacer)形成在偽柵的側壁上，并且沉積電介質以覆蓋柵極并且填充柵極之間的區域。然后所述電介質被拋光或者回蝕以便與偽柵共面。然后去除偽柵，在所述電介質中留下開口。在所述開口內，沉積柵極電介質，并且用柵極材料過填充所述開口的剩余部分。然后拋光所述結構，以便所述開口中的柵極材料和所述電介質共面。
[0003]除了低泄漏(S卩，低關斷狀態電流)以減小功耗之外，高性能的推動力需要要求大驅動電流的微電子部件的高速操作。在常規晶體管技術中，源極/漏極延伸部可能與器件的柵極區交疊(overlap)。該交疊在器件中引起疊加電容(overlap capacitance)。通常，源極/漏極延伸部與柵極區的交疊越大，疊加電容越大。在當前的FET構造中，源極延伸部與柵極區的交疊量近似等于漏極區延伸部與柵極區的交疊量。
【發明內容】
[0004]根據一個實施例，一種制造非對稱場效應晶體管器件的方法包括:形成半導體結構，所述半導體結構具有襯底層、掩埋氧化物(BOX)層、具有源極和漏極區的絕緣體上半導體(SOI)層、所述SOI層上的偽柵以及圍繞所述偽柵設置的偏移(offset)間隔物；去除所述偽柵和所述偏移間隔物的至少一部分以暴露所述SOI層的一部分；以及在所述SOI層的所述部分以及所述偏移間隔物之上沉積襯里(liner)層。所述方法也包括:向所述襯里層的第一部分中注入離子；在所述襯里層的第二部分上沉積氧化物膜；以及去除所述襯里層的所述第一部分以在所述氧化物膜與所述偏移間隔物之間形成溝槽。所述方法還包括:通過在所述SOI層的被設置在所述溝槽下方的部分中注入摻雜劑，形成延伸的源極區；去除所述氧化物膜以及所述襯里層的所述第二部分；以及在所述延伸的源極區、所述偏移間隔物、所述間隔物層和所述氮化物層的暴露部分上沉積高k層。所述方法也包括:在所述高k層之上沉積金屬柵極層；以及在所述金屬柵極層之上形成接觸金屬層。
[0005]根據另一個實施例，一種制造非對稱場效應晶體管器件的方法包括:形成具有襯底層、掩埋氧化物(BOX)層、絕緣體上半導體(SOI)層的半導體結構；在所述SOI層上形成偽柵并且形成圍繞所述偽柵設置的偏移間隔物；以及在所述SOI層的與所述偏移間隔物相鄰的一個或多個暴露部分上生長外延硅區域；所述方法也包括:在所述外延硅區域以及所述偏移間隔物上沉積間隔物層；去除所述間隔物層的被設置在所述外延硅上方的部分；以及在所述SOI層中形成源極區和漏極區。所述方法還包括:在所述外延硅區域、所述間隔物層以及所述偏移間隔物之上沉積氮化物層；去除所述偽柵、所述氮化物層、所述間隔物層以及所述偏移間隔物的部分以暴露所述偽柵；以及去除所述偽柵。所述方法也包括:在所述SOI層、所述偏移間隔物、所述間隔物層和所述氮化物層的暴露部分之上沉積襯里層；向所述襯里層的第一部分中注入離子；以及在所述襯里層的未被注入離子的第二部分上沉積氧化物膜。所述方法還包括:通過去除所述襯里層的所述第一部分，在所述氧化物膜與所述偏移間隔物之間形成溝槽；通過在所述SOI層的位于所述溝槽下方的區域中注入摻雜劑，形成延伸的源極區；以及去除所述氧化物膜以及所述襯里層的所述第二部分。所述方法也包括:在所述延伸的源極區、所述偏移間隔物、所述間隔物層和所述氮化物層的暴露部分上沉積高k層；在所述高k層之上沉積金屬柵極層；以及在所述金屬柵極層之上形成接觸金屬層。
[0006]根據又一個實施例，一種非對稱場效應晶體管(FET)器件包括:半導體襯底；被設置在所述半導體襯底上的掩埋氧化物層；被設置在所述掩埋氧化物層上的延伸的源極區；以及被設置在所述掩埋氧化物層上的漏極區。所述非對稱FET器件也包括:被設置在所述延伸的源極區與所述漏極區之間的絕緣體上硅區域；以及被設置在所述延伸的源極區和所述絕緣體上硅區域上方的柵極區。
[0007]通過本發明的技術實現另外的特征和優點。本申請中詳細描述了本發明的其它實施例和方面，這些實施例和方面被認為是要求保護的發明的一部分。為了更好地理解本發明的優點和特征，參考說明書和附圖。
【專利附圖】
【附圖說明】
[0008]在說明書的結尾處的權利要求中特別指出并且清楚地要求保護被認為是本發明的主題。從以下結合附圖進行的詳細描述，本發明的前述及其它特征和優點是顯而易見的，在附圖中:
[0009]圖1A和IB是示例出根據示例性實施例形成具有非對稱結構的場效應晶體管(FET)的方法的流程圖。
[0010]圖2是一半導體結構的橫截面視圖，該半導體結構用作根據示例性實施例制造具有非對稱結構的FET的起始點。
[0011]圖3示例出了根據示例性實施例在圖2的結構上生長外延硅區域。
[0012]圖4示例出了根據示例性實施例在圖3的結構上沉積間隔物層。
[0013]圖5示例出了根據示例性實施例從圖4的結構去除間隔物層的一部分。
[0014]圖6示例出了根據示例性實施例在圖5的結構上形成源極區和漏極區并且沉積氮化物層。
[0015]圖7示例出了根據示例性實施例平面化圖6的結構。
[0016]圖8示例出了根據示例性實施例從圖7的結構去除偽柵。
[0017]圖9示例出了根據示例性實施例在圖8的半導體結構上沉積襯里層。
[0018]圖10示例出了根據示例性實施例在圖9的結構的襯里層的一部分上離子注入。
[0019]圖11示例出了根據示例性實施例在圖10的結構的一部分上沉積氧化物膜。
[0020]圖12示例出了根據示例性實施例從圖11的結構去除所述襯里層的一部分。
[0021]圖13示例出了根據示例性實施例在圖12的結構上形成延伸的源極區。
[0022]圖14示例出了根據示例性實施例從圖13的結構去除所述氧化物膜和剩余的襯里層。
[0023]圖15示例出了根據示例性實施例在圖14的結構上沉積高k層和金屬柵極層。
[0024]圖16示例出了根據示例性實施例在圖15的結構上形成接觸金屬層。
【具體實施方式】
[0025]圖1A和IB是示例出根據示例性實施例形成具有非對稱結構的場效應晶體管(FET)的方法的流程圖。在示例性實施例中，所述FET的非對稱結構包括與柵極區具有不同的交疊量的源極區和漏極區。圖2-16示例出了根據示例性實施例在形成具有非對稱結構的FET的方法中的不同步驟時的半導體結構。
[0026]在示例性實施例中，可以將形成所述非對稱FET的方法應用于平面FET或非平面FET (即，finFET或者三柵晶體管)。平面FET是其中電流與襯底處于同一平面內的FET。非平面FET是這樣一種器件:其包括從晶片(襯底)平面凸出的鰭(fin)以及圍繞著所述凸出的鰭的三面的柵極。電流沿著鰭的側面(垂直于襯底的平面)垂直流動，由此電流在平面之外(非平面)。
[0027]參考圖1A,示出了示例根據示例性實施例形成具有非對稱結構的FET的方法100的流程圖。如框102以及圖2中所示，方法100開始于形成具有襯底層、掩埋氧化物(BOX)層、絕緣體上半導體(SOI)層、偽柵和偏移間隔物的半導體結構。接下來，如框104及圖3中所示，所述方法包括在與所述偏移間隔物相鄰的SOI層的暴露部分上生長外延硅區域。如框106以及圖4中所示，方法100也包括在所述外延硅區域和偏移間隔物上沉積間隔物層。方法100也包括去除所述間隔物層的被設置在所述外延硅區域上方的部分，如框108及圖5中所示。接下來，如框110及圖6中所示，方法100包括形成源極區和漏極區以及沉積氮化物層。方法100也包括平面化所述半導體結構以暴露所述偽柵，如框112及圖7中所示。接下來，如框114及圖8中所示，方法100包括從所述半導體結構去除所述偽柵。
[0028]參考圖1B,示出了示例根據示例性實施例形成具有非對稱結構的FET的方法120的流程圖。如框122以及圖9中所示，方法120開始于在圖8中所示的半導體結構之上沉積襯里層。方法120也包括將離子注入到襯里層的一部分中，如框124及圖10中所示。接下來，如框126及圖11中所示的，方法120包括在所述半導體結構的一部分上沉積氧化物膜。方法120也包括從所述半導體結構去除所述襯里層的一部分，如框128及圖12中所示。接下來，如框130及圖13中所示，方法120包括在所述半導體結構上形成延伸的源極或漏極區。方法120也包括從所述半導體結構去除所述氧化物膜和剩余的襯里層，如框132及圖14中所示。接下來,如框134及圖15中所示,方法120包括在所述半導體結構上沉積高k層和金屬柵極層。方法120也包括在所述半導體結構上形成接觸金屬層，如框136及圖16中所示。
[0029]現在參考圖2，示出了半導體結構200，其用作根據示例性實施例制造具有非對稱結構的FET的起點。在示例性實施例中，半導體結構200包括半導體襯底201、被設置在所述半導體襯底201上的掩埋氧化物(BOX)層202、以及被設置在所述BOX層202上的絕緣體上半導體(SOI)層203。在示例性實施例中，半導體結構200也包括被設置在SOI層203上的偽柵疊層204以及圍繞偽柵疊層204設置的偏移間隔物。
[0030]在示例性實施例中，半導體襯底201可以由各種半導體材料形成。例如，半導體襯底202可以由硅(Si)、鍺(Ge)、硅鍺(SiGe)、碳化硅(SiC)或者II1-V化合物半導體(例如，GaAs)以及I1-VI化合物半導體(例如ZnSe)形成。此外，半導體襯底201或其一部分可以是非晶的、多晶的或單晶的。半導體襯底201可以是摻雜的、未摻雜的或在其中包含摻雜區域和未摻雜區域。此外，半導體襯底201可以是應變的、未應變的，在其中包含應變區域和無應變區域，或者包含拉伸應變和壓縮應變的區域。
[0031]現在參考圖3，示出了在SOI層203的暴露部分上生長外延硅區域207之后的半導體結構200。在示例性實施例中，外延硅區域207在所述SOI層203的與偏移間隔物206相鄰的部分上方生長。
[0032]現在參考圖4，示出了在半導體襯底200上沉積間隔物層208之后的半導體結構200。在示例性實施例中，在外延硅區域207和偏移間隔物206 二者上都沉積間隔物層208。
[0033]現在參考圖5，示出了從半導體結構200去除間隔物層208的一部分之后的半導體結構200。在示例性實施例中，去除間隔物層208的被設置在外延硅區域207之上的部分。在示例性實施例中，可以通過反應離子蝕刻(RIE)工藝等去除間隔物層208的所述部分。
[0034]現在參考圖6，示出了形成源極區210和漏極區211之后并且在圖5的半導體結構上沉積氮化物層209之后的半導體結構200。在示例性實施例中，源極區210和漏極區211可以通過向源極區210和漏極區211中注入摻雜劑而形成。在示例性實施例中，偏移間隔物206和間隔物層208的剩余部分保護SOI層203的部分和偽柵疊層204不受到摻雜劑的注入。在示例性實施例中，可以使用例如離子注入工藝通過注入摻雜劑形成源極區和漏極區，所述離子注入工藝在外延生長工藝之后進行，所述外延生長工藝例如在互補金屬氧化物半導體(CMOS)兼容工藝流中在PFET側生長外延SiGe (B)、在nFET側生長外延Si (P)。
[0035]現在參考圖7，示出了在平面化圖6的半導體結構之后的半導體結構200。在示例性實施例中，所述平面化可以包括化學機械拋光(CMP)工藝，該工藝去除氮化物層209、間隔物層208和偏移間隔物206的一部分以暴露偽柵疊層204。在示例性實施例中，所述平面化也可以包括去除偽柵疊層204的一部分。
[0036]現在參考圖8，示出了在從圖7的半導體結構去除偽柵疊層204之后的半導體結構200。在示例性實施例中，可以通過濕法蝕刻或者另一種適當的化學氧化物去除(COR)工藝去除偽柵疊層204。
[0037]現在參考圖9，示出了在圖8的半導體結構上沉積襯里層212之后的半導體結構200。在示例性實施例中，襯里層212可以是氮化硅層，該氮化硅層被設置在半導體結構200上以覆蓋氮化物層209、間隔物層208和偏移間隔物206的暴露部分以及SOI層203。
[0038]現在參考圖10，示出了在向圖9的半導體結構的襯里層212的一部分中注入離子之后的半導體結構200。在示例性實施例中，離子注入工藝被配置成以不垂直于半導體結構200的表面的角度注入離子。通過與半導體結構200的表面的法線成一角度——例如四十五度一注入離子，襯里層的第一部分213將被注入離子，而襯里層212的其它部分將不被注入離子。在示例性實施例中，可以基于在源極區210和漏極區211之間的SOI層203上方形成的凹陷214的相對寬度和深度，配置所述注入角。
[0039]現在參考圖11，示出了在圖10的半導體結構的一部分上沉積氧化物膜215之后的半導體結構200。在示例性實施例中，在凹陷214中沉積氧化膜215。
[0040]現在參考圖12，示出了從圖11的半導體結構去除襯里層212的一部分之后的半導體結構200。在示例性實施例中，被去除的襯里層212的部分是如圖10所示的被注入離子的襯里層的第一部分213。在示例性實施例中，襯里層的第一部分213的去除在偏移間隔物206與氧化物膜215之間形成溝槽216并且暴露SOI層203的一部分。
[0041]現在參考圖13，示出了在圖12的半導體結構上形成延伸的源極區217之后的半導體結構200。在示例性實施例中，通過向SOI層203的位于溝槽216下方的暴露區域中注入摻雜劑，形成延伸的源極區217。在示例性實施例中，SOI層203的位于氧化物層215和剩余的襯里層212下方的部分被氧化物層215和襯里層212保護而不經受所述注入工藝。盡管圖示和相關描述示出了形成延伸的源極區，但是對于本領域普通技術人員清楚的是，相同的方法可以用于形成延伸的漏極區。
[0042]現在參考圖14，示出了從圖13的半導體結構去除氧化物層215和剩余的襯里層212之后的半導體結構200。在示例性實施例中，氧化物層215和剩余的襯里層212可以通過稀釋的HF去除，并且氮化硅襯里可以通過熱磷酸去除。
[0043]現在參考圖15，示出了在圖14的半導體結構上沉積高k層218和金屬柵極層219之后的半導體結構200。在示例性實施例中，高k層218包括具有高介電常數的材料；這種材料可以包括但不限于硅酸鉿、硅酸鋯、二氧化鉿和二氧化鋯。在示例性實施例中，金屬柵極層219可以包括碳化鈦、氮化鈦或者任何其它適當的材料。
[0044]現在參考圖16，示出了在圖15的半導體結構上形成接觸金屬層220之后的半導體結構200。在示例性實施例中，接觸金屬層220可以是鎢層或者另一適當材料的層。在示例性實施例中，在半導體結構200的整個表面上，包括在被設置在SOI層203和延伸的源極區217上方的柵極區222中，沉積高k層218、金屬柵極層219和接觸金屬層220。從此刻起，可以繼續本領域中已知的另外的處理。
[0045]在示例性實施例中，制造非對稱FET的一個益處主要是疊加電容減小。隨著器件繼續按比例縮小，寄生電容大幅度增加。如果我們使得漏極側略微在交疊部(lap)下方，則人們可以實現減小的疊加電容，從而減輕由按比例縮小引入的性能劣化。由于漏極側附近的高電場，DC驅動電流可以僅具有最小的影響。因此，整體上凈晶體管工作頻率(CV/I)可以提聞。
[0046]本申請中描述的方法和所得到的結構提供了制造具有非對稱結構的FET器件的方法，所述非對稱結構包括與柵極區具有不同交疊量的源極和漏極區。
[0047]本申請中使用的術語僅僅是為了描述特定實施例，并不旨在限制本發明。如本申請中所使用的，單數形式的“一”、“一個”和“該”也旨在包含復數形式，除非上下文中另外明確指出。還應當理解，術語“包含”和/或“包括”，當在本說明書中使用時，指明存在所述的特征、整體、步驟、操作、元件和/或部件，但是不排除存在或添加一個或多個其它特征、整體、步驟、操作、元件、部件和/或它們的組。
[0048]在下面的權利要求中的所有裝置或步驟加功能要素的對應結構、材料、動作和等價物旨在包括用于與具體地要求保護的其他要求保護的要素組合地執行功能的任何結構、材料或動作。本發明的說明書是為了示例和說明的目的而給出的，而不旨在以所公開的形式窮舉或限制本發明。只要不脫離本發明的范圍和精神，多種修改和變化對于本領域的普通技術人員而言是顯而易見的。為了最好地解釋本發明的原理和實際應用，且為了使本領域的其他普通技術人員能夠理解本發明的具有適于所預期的特定用途的各種修改的各種實施例，選擇和描述了實施例。
[0049]本申請中描繪的流程圖僅僅是一個例子。在不脫離本發明的精神的情況下，可以存在對該流程圖或其中描述的步驟(或操作)的很多變型。例如，所述步驟可以以不同的順序進行或者可以添加、刪除或修改步驟。所有這些變型都被認為是所要求保護的發明的一部分。
[0050]盡管已經描述了本發明的優選實施例，但是應當理解，現在以及將來，本領域技術人員可以進行落入后附權利要求的范圍內的各種改進和增強。這些權利要求應當被認為保持對被首先描述的本發明的適當保護。
【權利要求】
1.一種非對稱場效應晶體管(FET)器件，包括: 半導體襯底； 被設置在所述半導體襯底上的掩埋氧化物層； 被設置在所述掩埋氧化物層上的延伸的源極區； 被設置在所述掩埋氧化物層上的漏極區； 被設置在所述延伸的源極區與所述漏極區之間的絕緣體上硅區域； 被設置在所述延伸的源極區和所述絕緣體上硅區域上方的柵極區。
2.根據權利要求1所述的非對稱FET器件，還包括:被設置在所述絕緣體上硅區域、所述延伸的源極區和所述漏極區上方的高k層。
3.根據權利要求2所述的非對稱FET器件，還包括:被設置在所述高k層與接觸金屬層之間的金屬柵極層。
4.根據權利要求1所述的非對稱FET器件，其中，所述延伸的源極區的寬度大于所述漏極區的寬度。
5.根據權利要求1所述的非對稱FET器件，還包括:與所述柵極區的側部相鄰的一個或多個間隔物。
6.根據權利要求1所述的非對稱FET器件，其中，所述非對稱FET器件是非平面FET。
7.根據權利要求1所述的非對稱FET器件，其中，所述非對稱FET器件是平面FET。
8.—種制造非對稱場效應晶體管(FET)器件的方法，該方法包括: 形成半導體結構，所述半導體結構具有襯底層、掩埋氧化物(BOX)層、具有源極和漏極區的絕緣體上半導體(SOI)層、所述SOI層上的偽柵以及圍繞所述偽柵設置的偏移間隔物； 去除所述偽柵和所述偏移間隔物的至少一部分以暴露所述SOI層的一部分； 在所述SOI層的所述部分以及所述偏移間隔物之上沉積襯里層； 向所述襯里層的第一部分中注入離子； 在所述襯里層的第二部分上沉積氧化物膜； 去除所述襯里層的所述第一部分以在所述氧化物膜與所述偏移間隔物之間形成溝槽； 通過在所述SOI層的被設置在所述溝槽下方的部分中注入摻雜劑，形成延伸的源極區； 去除所述氧化物膜以及所述襯里層的所述第二部分； 在所述延伸的源極區、所述偏移間隔物、所述間隔物層和所述氮化物層的暴露部分上沉積聞k層； 在所述高k層之上沉積金屬柵極層；以及 在所述金屬柵極層之上形成接觸金屬層。
9.根據權利要求8所述的方法，其中，向所述襯里層的第一部分中注入離子包括以一角度向所述襯里層的表面注入離子。
10.根據權利要求9所述的方法，其中，所述角度為從所述襯里層的所述表面的法線偏移約四十五度。
11.根據權利要求9所述的方法，其中，去除所述偽柵和所述偏移間隔物的所述至少一部分以暴露所述SOI層的所述部分產生凹陷。
12.根據權利要求11所述的方法，其中，所述角度基于所述凹陷的相對寬度和深度。
13.根據權利要求8所述的方法，其中，通過濕法蝕刻進行去除所述襯里層的所述第一部分。
14.根據權利要求8所述的方法，其中，所述襯里層的所述第一部分和所述襯里層的所述第二部分不交疊。
15.根據權利要求8所述的方法，其中，所述襯里層是氮化硅層。
16.一種制造非對稱場效應晶體管(FET)器件的方法，該方法包括: 形成具有襯底層、掩埋氧化物(BOX)層、絕緣體上半導體(SOI)層的半導體結構； 在所述SOI層上形成偽柵并且形成圍繞所述偽柵設置的偏移間隔物； 在所述SOI層的與所述偏移間隔物相鄰的一個或多個暴露部分上生長外延硅區域； 在所述外延硅區域以及所述偏移間隔物上沉積間隔物層； 去除所述間隔物層的被設置在所述外延硅上方的部分； 在所述SOI層中形成源極和漏極區； 在所述外延硅區域、所述間隔物層以及所述偏移間隔物之上沉積氮化物層； 去除所述偽柵、所述氮化物層、所述間隔物層以及所述偏移間隔物的部分以暴露所述偽柵； 去除所述偽柵； 在所述SOI層、所述偏移間隔物、所述間隔物層和所述氮化物層的暴露部分之上沉積襯里層； 向所述襯里層的第一部分中注入離子； 在所述襯里層的未被注入離子的第二部分上沉積氧化物膜； 通過去除所述襯里層的所述第一部分，在所述氧化物膜與所述偏移間隔物之間形成溝槽； 通過在所述SOI層的位于所述溝槽下方的區域中注入摻雜劑，形成延伸的源極區； 去除所述氧化物膜以及所述襯里層的所述第二部分； 在所述延伸的源極區、所述偏移間隔物、所述間隔物層和所述氮化物層的暴露部分上沉積聞k層； 在所述高k層之上沉積金屬柵極層；以及 在所述金屬柵極層之上形成接觸金屬層。
17.根據權利要求16所述的方法，其中，向所述襯里層的第一部分中注入離子包括以一角度向所述襯里層的表面注入離子。
18.根據權利要求17所述的方法，其中，所述角度為從所述襯里層的所述表面的法線偏移約四十五度。
19.根據權利要求16所述的方法，其中，去除所述偽柵和所述偏移間隔物的所述至少一部分以暴露所述SOI層的所述部分產生凹陷。
20.根據權利要求19所述的方法，其中，所述角度基于所述凹陷的相對寬度和深度。
【文檔編號】H01L29/78GK104299996SQ201410341729
【公開日】2015年1月21日 申請日期:2014年7月17日 優先權日:2013年7月18日
【發明者】V·S·巴斯克, 山下典洪, 葉俊呈 申請人:國際商業機器公司