一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法
【專利摘要】本發明公開了一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，解決了硅基射頻無源器件嚴重的襯底損耗問題，并且具有優化硅基無源器件壽命和抑制高溫下工作性能退化的效果，其包括如下步驟：（a1）選擇一低阻硅基襯底；（a2）在低阻硅基襯底頂部按照硅基工藝制作射頻無源器件；（a3）從低阻硅基襯底底部注入圖形化高能重離子，實現高能重離子注入區硅基襯底非晶化，獲得圖形化高阻硅基襯底，還可利用掩模或掩模板注入高能重離子，注入后去除掩模或掩模板。本發明通過圖形化高能重離子注入轟擊低阻硅基襯底，提高硅基無源器件下方襯底的電阻率，降低射頻無源器件的襯底損耗，從而達到硅基射頻無源器件的低損耗目的。
【專利說明】一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法
【技術領域】
[0001]本發明屬于微電子【技術領域】，具體涉及一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法。
【背景技術】
[0002]現有集成電路按襯底類型劃分，主要有硅基和化合物半導體基兩種。后者涉及襯底如GaAs、石英等，由于其與成熟的硅基工藝不兼容，限制了相關集成電路的發展。相比之下，硅材料廉價豐富、機械和散熱性能好；而硅基工藝始終處于核心地位，工藝成熟度高，容易實現超聞集成度。目如娃基單管器件最聞振蕩頻率(fmax)已超過ITHz,因此，研究基于低成本硅基襯底和硅基工藝實現高集成度、高性能的硅基集成電路更具意義。
[0003]硅基射頻無源器件的損耗類型包括襯底損耗、導體損耗(趨膚效應)、界面/表面電荷層損耗和福射損耗。由于大多數娃基工藝要求使用低阻娃襯底(0.1 Ω.αιι -10 Ω *cm),導致高頻下硅基無源器件存在嚴重的襯底損耗，降低無源器件的自諧振頻率，進而降低相關集成電路的最高工作頻率。因此硅基無源器件的襯底損耗一直是制約硅基集成電路發展的主要原因。以片上電感為例，襯底損耗可細分為電場引起的損耗和磁場引起的損耗，電場引起的損耗是指電流通過電感線圈與襯底之間的寄生電容流至襯底而損耗；磁場引起的損耗是由電感的交變磁場在襯底感生渦流，引起介質分子的交替極化和晶格碰撞，產生介質損耗。根據斯坦福大學的OP.Yue等人提出的集成電感的總參數模型，Q值在低頻狀態受襯底材料影響較小，隨著工作頻率增高，襯底損耗將迅速增加，器件最高工作頻率將顯著降低。為降低襯底損耗，研究者們通常選擇高阻襯底作為射頻無源器件的制作襯底，如GaAs、石英，區溶法制備的聞阻晶體娃襯底等，但這些襯底的造價往往是成熟低阻娃基襯底的幾十倍，且與成熟的硅基工藝不兼容，需要引入額外的多步工藝，增加額外成本和工藝復雜度，降低器件可靠性和成品率等。綜上所述，采用低阻硅基襯底可以實現低成本、兼容成熟硅基工藝等優勢，但射頻無源器件的損耗嚴重；而采用GaAs、石英等高阻襯底，器件性能好，但不兼容硅基工藝，增加額外成本，因此，研發一種同時實現射頻無源器件高性能，且解決成本、工藝成熟度、工藝兼容性、器件可靠性等矛盾的射頻無源器件制作方法便成為這個領域研究者們的一大目標。
【發明內容】
[0004]針對上述現有技術的不足，本發明提供一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，解決了硅基射頻無源器件嚴重的襯底損耗問題，并且具有優化硅基無源器件壽命和抑制高溫下工作性能退化的效果，可應用于貼片式硅基射頻無源器件或片載硅基射頻無源器件，降低上述的無源器件的襯底損耗，提高器件性能，兼容低阻硅基工藝，降低成本，提高工藝兼容性和成熟度。
[0005]為了實現上述目的，本發明采用的技術方案如下:一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，包括如下步驟: (al)選擇一低阻娃基襯底；
(a2)在低阻硅基襯底頂部按照硅基工藝制作射頻無源器件；
(a3)從低阻硅基襯底底部注入圖形化高能重離子，實現高能重離子注入區硅基襯底非晶化，獲得圖形化高阻硅基襯底，進而獲得低損耗硅基射頻無源器件。
[0006]具體地，所述在步驟(a3)之前，在低阻硅基襯底底部依據射頻無源器件的版圖設計制作圖形化高能重離子注入所需的圖形化掩模或掩模板，相應地，所述步驟(a3)中，注入圖形化高能重離子的方式為掩模圖形化注入或掩模板圖形化注入，步驟(a3)之后，去除掩模或掩模板。
[0007]進一步地，所述步驟(a3)中注入圖形化高能重離子的方式為利用聚焦微束圖形化直寫注入。所述高能重離子注入后獲得的非晶化高阻硅基襯底位于射頻無源器件的正下方。所述圖形化高能重離子注入后獲得的非晶化高阻硅基襯底其圖形化形狀為圓形、方形。
[0008]更進一步地，所述低阻硅基襯底厚度為lMm-lOOOMm，高能重離子注入的深度為0.?μιπ -999.9μιη。
[0009]在本發明中，所述高能重離子的原子序數大于1，能量為IOOKeV/核子_50MeV/核子。
[0010]再進一步地，所述高能重離子注入區與非注入區之間的界面與射頻無源器件的距離為0.1Mffl -1OOMffl;所述高能重離子注入后獲得的非晶化高阻硅基襯底其圖形化區域尺寸大于射頻無源器件 的版圖有效尺寸。
[0011]同時，所述射頻無源器件包括電感、天線、傳輸線、共面波導、變壓器、互連線、電容、電阻。
[0012]另外，所述低阻硅基襯底在高能重離子注入前的電阻率為
0.001 Ω.cm-1000 Ω.cm，在高能重離子注入后注入區為非晶硅，電阻率為IO3 Ω.cm-107 Ω.cm。
[0013]與現有技術相比，本發明具有以下優點:
(1)本發明通過注入圖形化高能重離子轟擊低阻硅基襯底，提高硅基無源器件下方襯底的電阻率，降低射頻無源器件的襯底損耗，從而達到硅基射頻無源器件的低損耗目的；
(2)本發明首先采用硅基工藝在低阻硅基襯底頂部制作射頻無源器件，然后利用高能重離子注入對低阻硅基襯底底部圖形化轟擊，造成注入損傷，引入深能級陷阱中心和俘獲中心，減小載流子密度，實現了對成熟硅基工藝的兼容性，達到了低成本和高集成度的目的；
(3)本發明通過圖形化高能重離子注入轟擊低阻硅基襯底，注入區形成高阻硅基襯底，該高阻硅基襯底對硅基射頻無源器件的襯底損耗有抑制作用，提高硅基無源器件的Q值和工作頻率，同時可起到優化硅基無源器件壽命和抑制高溫下工作性能退化的效果。
【專利附圖】
【附圖說明】
[0014]圖1為本發明-實施例1射頻無源器件利用無掩模的聚焦微束注入圖形化高能重離子的制作流程圖。
[0015]圖2為本發明-實施例2射頻無源器件利用圖形化掩模實現注入圖形化高能重離子的制作流程圖。
[0016]圖3為本發明的圖形化高能重離子注入射頻無源器件(以電感為例)的三維結構示意圖。
[0017]上述附圖中，附圖標記對應的部件名稱如下:
1-低阻硅基襯底，2-射頻無源器件層，3-射頻無源器件，4-高阻硅基襯底。
【具體實施方式】
[0018]下面結合附圖和實施例對本發明作進一步說明，本發明的實施方式包括但不限于下列實施例。
[0019]實施例1
如圖1所示，一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，包括如下步驟:
(al)選用低阻硅基襯底1，其電阻率在0.001Ω.αιι-1000Ω.αιι范圍，厚度為IMm-1OOOMm 范圍；
(a2)在低阻硅基襯底I的頂部按照標準硅基工藝制作射頻無源器件層2，在射頻無源器件層2中包含射頻無源器件3，該射頻無源器件3為電感、天線、傳輸線、共面波導、變壓器、互連線、電容、電阻的一種或多種的組合；
(a3)利用聚焦微束的高能重離子從低阻硅基襯底I的底部注入圖形化重離子到低阻硅基襯底I中，實現低阻硅基襯底I在圖形化注入區的非晶化高阻改性，變為高阻硅基襯底4，該高阻硅基襯底4電阻率在103Ω.Cm-1O7Q.cm范圍，在本實施例中，圖形化注入區域位于射頻無源器件的正下方，形狀可以為圓形、方形，或者任意形狀。
[0020]為了實現低成本和高集成度，所以本實施例制作無源器件時選用成熟的硅基工藝。
[0021]在本實施中，選用原子序數大于I的重離子，注入能量在IOOKeV/核子_50MeV/核子范圍；注入深度即圖形化的高阻硅基襯底4的厚度在0.1Mm -999.9Mm范圍；如圖所示，注入重離子后，圖形化的高阻硅基襯底4的頂部距離射頻無源器件3的距離為0.1Mfl1-1OOMffl,同時，圖形化的高阻硅基襯底4的橫向寬度(xy平面上的寬度)大于射頻無源器件3的有效橫向尺寸。
[0022]在本實施中，利用高能重離子注入對低阻硅基襯底圖形化轟擊，造成注入損傷，弓丨入深能級陷阱中心和俘獲中心，減小載流子密度，提高注入區襯底的電阻率，且圖形化的高阻襯底對硅基射頻無源器件的襯底損耗有抑制作用，提高硅基無源器件的Q值和工作頻率，同時可起到優化硅基無源器件壽命和抑制高溫下工作性能退化的效果。從而保證了在兼容成熟低阻娃基工藝的條件下，實現低襯底損耗、適應高溫、性能穩定的娃基無源器件，降低上述射頻無源器件襯底損耗，提高相關電路的性能。
[0023]經過上述步驟制作完成后，硅基射頻無源器件其射頻工作頻率在IO7Hz-1O14Hz之間。
[0024]如圖3所示，一種使用圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法制作的低損耗硅基射頻無源器件，包括低阻硅基襯底1，位于低阻硅基襯底I內與低阻硅基襯底I底部連接的高阻硅基襯底4，位于低阻硅基襯底I頂部的射頻無源器件層2，該射頻無源器件層2包含射頻無源器件3，所述低阻硅基襯底I電阻率為0.0Ol Ω.cm-1000 Ω.αιι，厚度為IMm-1OOOMm ;高阻硅基襯底4電阻率為IO3 Ω.Cm-1O7Q.cm，厚度為0.1Mm -999.9Mm。高阻硅基襯底4的頂部距離射頻無源器件3的距離為0.1Mffl -1OOMffl，且高阻硅基襯底4的橫向尺寸大于射頻無源器件3的版圖有效尺寸。射頻無源器件3為電感、天線、傳輸線、共面波導、變壓器、互連線、電容、電阻的一種或多種的組合。
[0025]實施例2
如圖2所示，一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，與實施例1不同的是，本實施例利用圖形化掩模注入圖形化高能重離子，注入完成后，再去掉掩模，具體步驟如下:
(bl)選用低阻硅基襯底1，其電阻率在0.001Ω.αιι-1000Ω.αιι范圍，厚度為IMm-1OOOMm 范圍；
(b2)在低阻硅基襯底I的頂部按照標準硅基工藝制作射頻無源器件層2，在射頻無源器件層2中包含射頻無源器件3，該射頻無源器件3為電感、天線、傳輸線、共面波導、變壓器、互連線、電容、電阻的一種或多種的組合；
(b3)在低阻硅基襯底I的底部制作圖形化掩模，該掩模為光刻膠，或者是單獨制作的金屬或硅基掩模版，如S1、Si02、金屬鎢等，但不限于以上幾種；
(b4)利用聚焦微束或者大束流的高能重離子從低阻硅基襯底I的底部注入圖形化重離子到低阻硅基襯底I中，實現低阻硅基襯底I在圖形化注入區的非晶化高阻改性，變為高阻硅基襯底4，該高阻硅基襯底4電阻率在IO3 Ω.Cm-1O7Q.cm范圍，在本實施例中，圖形化注入區域位于射頻無源器件的正下方，形狀可以為圓形、方形，或者任意形狀；
(b5)去除掩模。
[0026]在本實施中，與實施例1 一樣，選用原子序數大于I的重離子，注入能量在IOOKeV/核子-50MeV/核子范圍；注入深度即圖形化的高阻硅基襯底4的厚度在0.1Mm _999.9Mm范圍；如圖所示，注入重離子后，圖形化的高阻硅基襯底4的頂部距離射頻無源器件3的距離為0.1Mm -1OOMm，同時，圖形化的高阻硅基襯底4的橫向寬度(xy平面上的寬度)大于射頻無源器件3的有效橫向尺寸。
[0027]經過上述步驟制作完成后，硅基射頻無源器件其射頻工作頻率在IO7Hz-1O14Hz之間。
[0028]按照上述實施例，便可很好地實現本發明。值得說明的是，基于上述結構設計的前提下，為解決同樣的技術問題，即使在本發明上做出的一些無實質性的改動或潤色，所采用的技術方案的實質仍然與本發明一樣，故其也應當在本發明的保護范圍內。
【權利要求】
1.一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，包括如下步驟: (al)選擇一低阻娃基襯底； (a2)在低阻硅基襯底頂部按照硅基工藝制作射頻無源器件； (a3)從低阻硅基襯底底部注入圖形化高能重離子，實現高能重離子注入區硅基襯底非晶化，獲得圖形化高阻硅基襯底，進而獲得低損耗硅基射頻無源器件。
2.根據權利要求1所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述在步驟(a3)之前，在低阻硅基襯底底部依據射頻無源器件的版圖設計制作圖形化高能重離子注入所需的圖形化掩模或掩模板，相應地，所述步驟(a3)中，注入圖形化高能重離子的方式為掩模圖形化注入或掩模板圖形化注入，步驟(a3)之后，去除掩模或掩模板。
3.根據權利要求1所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述步驟(a3)中注入圖形化高能重離子的方式為利用聚焦微束圖形化直寫注入。
4.根據權利要求1或2或3所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述高能重離子注入后獲得的非晶化高阻硅基襯底位于射頻無源器件的正下方。
5.根據權利要求1或2或3所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述圖形化高能重離子注入后獲得的非晶化高阻硅基襯底的圖形化形狀為圓形、方形。
6.根據權利要求1或2或3所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述低阻硅基襯底厚度為lMffl-lOOOMffl，高能重離子注入的深度為 0.1Mm -999.9Mm。
7.根據權利要求1或2或3所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述高能重離子的原子序數大于1，能量為IOOKeV/核子-50MeV/核子。
8.根據權利要求1或2或3所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述高能重離子注入區與非注入區之間的界面與射頻無源器件的距離為0.1Mffl -1OOMffl;所述高能重離子注入后獲得的非晶化高阻硅基襯底其圖形化區域尺寸大于射頻無源器件的版圖有效尺寸。
9.根據權利要求1或2或3所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述射頻無源器件包括電感、天線、傳輸線、共面波導、變壓器、互連線、電容、電阻。
10.根據權利要求1或2或3所述的一種圖形化高能重離子注入的低損耗硅基射頻無源器件的制作方法，其特征在于，所述低阻硅基襯底在高能重離子注入前的電阻率為0.001Ω.cm-1000 Ω.cm，在高能重離子注入后注入區為非晶硅，電阻率為IO3 Ω.cm-107 Ω.cm。
【文檔編號】H01L21/02GK103972053SQ201410233451
【公開日】2014年8月6日 申請日期:2014年5月29日 優先權日:2014年5月29日
【發明者】曾建平, 熊永忠, 唐海林, 劉超, 李一虎, 鄧小東 申請人:中國工程物理研究院電子工程研究所