功率半導體芯片的銅金屬化結構及其制作方法

功率半導體芯片的銅金屬化結構及其制作方法
【專利摘要】本發明提供了一種功率半導體芯片的銅金屬化結構及其制作方法，該銅金屬化結構包括：依次位于襯底第一區域上方的第一阻擋層、第一籽銅層和第一銅金屬化層，依次位于襯底第二區域上方的第二阻擋層、第二籽銅層，第二銅金屬化層；該銅金屬化結構還包括：第一增強層和第二增強層；其中，所述第一增強層位于所述第一籽銅層和所述第一銅金屬化層之間，或者，所述第一增強層位于所述第一阻擋層和所述第一籽銅層之間，或者，所述第一增強層位于所述第一銅金屬化層的上方；所述第二增強層位于所述第二籽銅層和所述第二銅金屬化層之間，或者，所述第二增強層位于所述第二阻擋層和所述第二籽銅層之間，或者，所述第二增強層位于所述第二銅金屬化層的上方。
【專利說明】功率半導體芯片的銅金屬化結構及其制作方法
【技術領域】
[0001]本發明涉及功率半導體芯片的制造【技術領域】，尤其涉及一種功率半導體芯片的銅金屬結構及其制作方法。
【背景技術】
[0002]與金屬鋁相比，金屬銅具有更低的電阻率，更好的熱導率及屈服強度等性能，采用銅引線鍵合可以大大提高模塊的可靠性，相應地，功率半導體芯片正面的銅金屬化技術也得到越來越廣泛的應用。
[0003]目前，功率半導體芯片表面的銅金屬化結構主要包括位于襯底上方的阻擋層、籽銅層以及金屬銅化層。
[0004]由于銅引線的硬度比鋁引線的硬度大，因此在金屬銅引線鍵合時對鍵合點施加的功率較大，常規的銅金屬化層厚度不能承受如此大的功率。所以，需要增加銅金屬化層的厚度，而且隨著銅引線線徑的增大，所需功率還需要進一步增大，導致銅金屬化層的厚度也需要相應進一步增大，最終的銅金屬化層的厚度為常規鋁金屬化層厚度的數倍，而銅金屬化層采用剝離工藝來實現，因此光刻膠造型的厚度也很大，從而增加了金屬化工藝的難度與成本。
[0005]而且隨著銅引線線徑的增大，即使數倍于鋁金屬化層厚度的銅金屬化層也不一定能夠滿足銅引線鍵合的要求，不能保證較大線徑的銅引線鍵合成品率，最終影響銅引線鍵合點的壽命與可靠性。

【發明內容】

[0006]有鑒于此，本發明提供了一種新的功率半導體芯片的銅金屬化結構及其制作方法，以降低銅金屬化層的厚度，并保證銅引線鍵合點的壽命與可靠性。
[0007]為了達到上述目的，本發明采用了如下技術方案:
[0008]一種功率半導體芯片的銅金屬化結構，所述功率半導體芯片包括:襯底，所述襯底包括第一區域和第二區域，所述第一區域和所述第二區域相隔離；所述第一區域為第一導電類型摻雜，所述第二區域為第二導電類型摻雜，所述第一導電類型與所述第二導電類型相反；所述銅金屬化結構包括:
[0009]依次位于所述第一區域上方的第一阻擋層、第一籽銅層和第一銅金屬化層，依次位于所述第二區域上方的第二阻擋層、第二籽銅層，第二銅金屬化層；
[0010]所述銅金屬化結構還包括:第一增強層和第二增強層；
[0011]其中，所述第一增強層位于所述第一籽銅層和所述第一銅金屬化層之間，或者，所述第一增強層位于所述第一阻擋層和所述第一籽銅層之間，或者，所述第一增強層位于所述第一銅金屬化層的上方；
[0012]所述第二增強層位于所述第二籽銅層和所述第二銅金屬化層之間，或者，所述第二增強層位于所述第二阻擋層和所述第二籽銅層之間，或者，所述第二增強層位于所述第二銅金屬化層的上方。
[0013]較優地，所述第一增強層和/或所述第二增強層分別為一整體結構。
[0014]較優地，所述整體結構為其內部設置有若干個開口的網狀結構。
[0015]較優地，所述第一增強層包括至少兩個間斷的部分，和/或，所述第二增強層包括至少兩個間斷的部分。
[0016]較優地，所述第一增強層和/或第二增強層的材質為N1、Pd或Pt。
[0017]較優地，所述第一增強層和/或所述第二增強層的厚度范圍在I?5微米。
[0018]較優地，所述第一銅金屬化層和/或所述第二銅金屬化層的厚度不超過15微米。
[0019]較優地，所述第一增強層的面積小于所述第一銅金屬化層的面積，和/或，所述第二增強層的面積小于所述第二銅金屬化層的面積。
[0020]較優地，所述銅金屬化結構還包括位于所述第一阻擋層下方的第一金半接觸層，和/或，位于所述第二阻擋層下方的第二金半接觸層。
[0021]較優地，所述銅金屬化結構包括設置在所述第一區域上的第一銅引線鍵合區和設置在所述第二區域上的第二銅引線鍵合區，所述第一增強層的外圍輪廓包圍所述第一銅引線鍵合區的外圍輪廓，和/或，所述第二增強層的外圍輪廓包圍所述第二銅引線鍵合區的外圍輪廓。
[0022]一種功率半導體芯片的銅金屬化結構，所述功率半導體芯片包括元胞區和柵極區；
[0023]在所述元胞區對應的襯底內部設置有兩個以上的元胞，所述元胞在電氣上并聯連接，在每個所述元胞結構內包括一個基區，每個所述基區內設置有兩個源極區；在所述元胞區包括位于兩個相鄰的所述基區內的相鄰源極區的之間的襯底上方的第一絕緣層和第一多晶硅層，所述第一多晶硅層埋在所述第一絕緣層內；在所述柵極區包括位于所述柵極區內的襯底上方的第二絕緣層和第二多晶硅層，所述第二多晶硅層通過所述第二絕緣層與所述元胞區和所述襯底實現電絕緣，且所述第二絕緣層覆蓋部分所述第二多晶硅層；
[0024]所述銅金屬化結構包括:
[0025]位于所述基區的兩個源極區之間的襯底上方、所述第一絕緣層上方以及所述第二絕緣層的第一部分上方的第一阻擋層；位于未被所述第二絕緣層覆蓋的第二多晶硅層上方以及所述第二絕緣層的第二部分上方的第二阻擋層；其中，所述第一阻擋層和所述第二阻擋層之間存在間隔；
[0026]依次位于所述第一阻擋層上方的第一籽銅層和第一銅金屬化層；依次位于所述第二阻擋層上方的第二籽銅層和第二銅金屬化層；
[0027]在所述元胞區還包括:第一增強層，所述第一增強層位于所述第一籽銅層和所述第一銅金屬化層之間，或者，所述第一增強層位于所述第一阻擋層和所述第一籽銅層之間，或者，所述第一增強層位于所述第一銅金屬化層的上方；
[0028]在所述柵極區還包括:第二增強層，所述第二增強層位于所述第二籽銅層和所述第二銅金屬化層之間，或者，所述第二增強層位于所述第二阻擋層和所述第二籽銅層之間，或者，所述第二增強層位于所述第二銅金屬化層的上方。
[0029]較優地，所述第一增強層和/或所述第二增強層為一整體結構。
[0030]較優地，所述整體結構為其內部設置有若干個開口的網狀結構。[0031]較優地，所述第一增強層包括至少兩個間斷的部分，和/或，所述第二增強層包括至少兩個間斷的部分。
[0032]較優地，所述第二增強層的形狀和大小與所述柵極區的形狀和大小相同。
[0033]較優地，還包括若干條柵極母線，所述柵極母線位于所述第一阻擋層和所述第二阻擋層的間隔內，所述柵極母線的一端連接所述柵極區，另一端沿著所述柵極區向所述元胞區延伸的方向延伸。
[0034]較優地，所述第一增強層和/或所述第二增強層的材質為N1、Pd或Pt。
[0035]較優地，所述第一增強層和/或所述第二增強層的厚度范圍在I?5微米。
[0036]較優地，所述第一銅金屬化層和/或所述第二銅金屬化層的厚度不超過15微米。
[0037]—種功率半導體芯片的銅金屬化結構的制作方法，所述功率半導體芯片包括:襯底，所述襯底包括第一區域和第二區域，所述第一區域和所述第二區域相隔離；所述第一區域為第一導電類型摻雜，所述第二區域為第二導電類型摻雜，所述第一導電類型與所述第二導電類型相反；
[0038]所述銅金屬化結構的制作方法，包括:
[0039]在所述襯底的第一區域上方依次形成第一阻擋層、第一籽銅層和第一銅金屬化層，在所述襯底的第二區域上方依次形成第二阻擋層、第二籽銅層和第二銅金屬化層；
[0040]其中，在形成所述第一阻擋層之后，并在形成所述第一籽銅層之前，還包括:在所述第一阻擋層上方形成第一增強層，或者，在形成所述第一籽銅層之后，在形成所述第一銅金屬化層之前，還包括:在所述第一籽銅層上方形成第一增強層，或者，在形成所述第一銅金屬化層之后，還包括:在所述第一銅金屬化層上方形成第一增強層；
[0041]在形成所述第二阻擋層之后，并在形成所述第二籽銅層之前，還包括:在所述第二阻擋層上方形成第二增強層，或者，在形成所述第二籽銅層之后，在形成所述第二銅金屬化層之前，還包括:在所述第二籽銅層上方形成第二增強層，或者，在形成所述第二銅金屬化層之后，還包括:在所述第二銅金屬化層上方形成第二增強層。
[0042]較優地，形成所述第一增強層，具體包括:
[0043]在所述第一籽銅層上方形成第一初始增強層，或者，在所述第一阻擋層上方形成第一初始增強層，或者，在所述第一銅金屬化層上方形成第一初始增強層；
[0044]對所述初始增強層進行刻蝕，以形成預定圖案的第一增強層；
[0045]或者，
[0046]在所述第一籽銅層上方進行光刻膠造型，以在所述第一籽銅層上方形成光刻圖案；
[0047]在未被所述光刻膠覆蓋的所述第一籽銅層和所述光刻膠上方形成第一增強層；
[0048]剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一籽銅層的上方形成預定圖案的第一增強層；
[0049]或者，
[0050]在所述第一阻擋層上方進行光刻膠造型，以在所述第一阻擋層上方形成光刻圖案；
[0051]在未被所述光刻膠覆蓋的所述第一阻擋層和所述光刻膠上方形成第一增強層；
[0052]剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一阻擋層的上方形成預定圖案的第一增強層；
[0053]或者，
[0054]在所述第一銅金屬化層上方進行光刻膠造型，以在所述第一銅金屬化層上方形成光刻圖案；
[0055]在未被所述光刻膠覆蓋的所述第一銅金屬化層和所述光刻膠上方形成第一增強層；
[0056]剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一銅金屬化層的上方形成預定圖案的第一增強層。
[0057]較優地，形成所述第二增強層，具體包括:
[0058]在所述第二籽銅層上方形成第二初始增強層，或者，在所述第二阻擋層上方形成第二初始增強層，或者，在所述第二銅金屬化層上方形成第二初始增強層；
[0059]對所述初始增強層進行刻蝕，以形成預定圖案的第二增強層；
[0060]或者，
[0061]在所述第二籽銅層上方進行光刻膠造型，以在所述第二籽銅層上方形成光刻圖案；
[0062]在未被所述光刻膠覆蓋的所述第二籽銅層和所述光刻膠上方形成第二增強層；
[0063]剝離所述光刻膠以及位于所述光刻膠上方的第二增強層，以在所述第二籽銅層的上方形成預定圖案的第二增強層；
[0064]或者，
[0065]在所述第二阻擋層上方進行光刻膠造型，以在所述第二阻擋層上方形成光刻圖案；
[0066]在未被所述光刻膠覆蓋的所述第二阻擋層和所述光刻膠上方形成第二增強層；
[0067]剝離所述光刻膠以及位于所述光刻膠上方的第二增強層，以在所述第二阻擋層的上方形成預定圖案的第二增強層；
[0068]或者，
[0069]在所述第二銅金屬化層上方進行光刻膠造型，以在所述第二銅金屬化層上方形成光刻圖案；
[0070]在未被所述光刻膠覆蓋的所述第二銅金屬化層和所述光刻膠上方形成第二增強層；
[0071]剝離所述光刻膠以及位于所述光刻膠上方的第二增強層，以在所述第二銅金屬化層的上方形成預定圖案的第二增強層。
[0072]—種功率半導體芯片的銅金屬化結構的制作方法，所述功率半導體芯片包括元胞區和柵極區；在所述元胞區對應的襯底內部設置有兩個以上的元胞，所述元胞在電氣上并聯連接，在每個所述元胞結構內包括一個基區，每個所述基區內設置有兩個源極區；
[0073]在所述元胞區包括位于兩個相鄰的所述基區內的相鄰源極區的之間的襯底上方的第一絕緣層和第一多晶硅層，所述第一多晶硅層埋在所述第一絕緣層內；在所述柵極區包括位于所述柵極區內的襯底上方的第二絕緣層和第二多晶硅層，所述第二多晶硅層通過所述第二絕緣層與所述元胞區和所述襯底實現電絕緣，且所述第二絕緣層覆蓋部分所述第二多晶硅層；[0074]所述銅金屬化結構的制作方法，包括:
[0075]分別在所述基區的兩個源極區之間的襯底上方、第一絕緣層上方以及所述第二絕緣層的第一部分上方形成第一阻擋層；分別在未被所述第二絕緣層包圍的第二多晶硅層上方以及所述第二絕緣層的第二部分上方形成第二阻擋層；其中，所述第一阻擋層和所述第二阻擋層相互隔離；
[0076]依次在所述第一阻擋層上方形成第一籽銅層和第一銅金屬化層；依次在所述第二阻擋層上方形成第二籽銅層和第二銅金屬化層；
[0077]其中，在形成所述第一阻擋層之后，并在形成所述第一籽銅層之前，還包括:在所述第一阻擋層上方形成第一增強層，或者，在形成所述第一籽銅層之后，在形成所述第一銅金屬化層之前，還包括:在所述第一籽銅層上方形成第一增強層，或者，在形成所述第一銅金屬化層之后，還包括:在所述第一銅金屬化層上方形成第一增強層；
[0078]在形成所述第二阻擋層之后，并在形成所述第二籽銅層之前，還包括:在所述第二阻擋層上方形成第二增強層，或者，在形成所述第二籽銅層之后，在形成所述第二銅金屬化層之前，還包括:在所述第二籽銅層上方形成第二增強層，或者，在形成所述第二銅金屬化層之后，還包括:在所述第二銅金屬化層上方形成第二增強層。
[0079]較優地，形成所述第一增強層，具體包括:
[0080]在所述第一籽銅層上方形成第一初始增強層，或者在所述第一阻擋層上方形成第一初始增強層，或者，在所述第一銅金屬化層上方形成第一初始增強層；
[0081]對所述初始增強層進行刻蝕，以形成預定圖案的第一增強層；
[0082]或者，
[0083]在所述第一籽銅層上方進行光刻膠造型，以在所述第一籽銅層上方形成光刻圖案；
[0084]在未被所述光刻膠覆蓋的所述第一籽銅層和所述光刻膠上方形成第一增強層；
[0085]剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一籽銅層的上方形成預定圖案的第一增強層；
[0086]或者，
[0087]在所述第一阻擋層上方進行光刻膠造型，以在所述第一阻擋層上方形成光刻圖案；
[0088]在未被所述光刻膠覆蓋的所述第一阻擋層和所述光刻膠上方形成第一增強層；
[0089]剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一阻擋層的上方形成預定圖案的第一增強層；
[0090]或者，
[0091]在所述第一銅金屬化層上方進行光刻膠造型，以在所述第一銅金屬化層上方形成光刻圖案；
[0092]在未被所述光刻膠覆蓋的所述第一銅金屬化層和所述光刻膠上方形成第一增強層；
[0093]剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一銅金屬化層的上方形成預定圖案的第一增強層。
[0094]本發明具有以下有益效果:[0095]本發明提供的功率半導體芯片的銅金屬化結構，在每一個電極區內均包括增強層，該增強層能夠增強銅金屬化層的機械強度，因此在滿足大線徑的銅引線鍵合的要求的前提下，可以盡量減少銅金屬化層的厚度。因而增強層的設置有利于減少銅金屬化層的厚度，而銅金屬化層厚度的減小，有利于降低工藝難度和成本，并且能夠保證銅引線鍵合點的壽命與可靠性。
【專利附圖】

【附圖說明】
[0096]為了清楚地理解現有技術或本發明實施例的技術方案，下面對描述現有技術或本發明實施例用到的附圖進行簡要說明。顯而易見地，這些附圖僅是本發明實施例所述的部分附圖，本領域普通技術人員在不付出創造性勞動的前提下還可以獲得其他的附圖。
[0097]圖1是本發明實施例一的功率半導體芯片的銅金屬化結構的剖面示意圖；
[0098]圖2是本發明實施例一的功率半導體芯片的銅金屬化結構的截面示意圖；
[0099]圖3 (I)至圖3 (7)是本發明實施例一的功率半導體芯片的銅金屬化結構的增強層的結構示意圖；
[0100]圖4是本發明實施例一的功率半導體芯片的銅金屬化結構的一種制作方法流程示意圖；
[0101]圖5 (I)至圖5 (7)是本發明實施例一的功率半導體芯片的銅金屬化結構的一種制作方法的一系列制程對應的剖面結構示意圖；
[0102]圖6是本發明實施例一的功率半導體芯片的銅金屬化結構的另外一種制作方法流程示意圖；
[0103]圖7 (I)至圖7 (4)是本發明實施例一的功率半導體芯片的銅金屬化結構的另外一種制作方法的一系列制程對應的剖面結構示意圖；
[0104]圖8是本發明實施例二的功率半導體芯片的銅金屬化結構的剖面示意圖；
[0105]圖9是本發明實施例三的功率半導體芯片的銅金屬化結構的剖面示意圖；
[0106]圖10是本發明實施例四的功率半導體芯片的銅金屬化結構的剖面示意圖；
[0107]圖11 (I)至圖11 (2)是本發明實施例四的功率半導體芯片的銅金屬化結構的截面示意圖；
[0108]圖12是本發明實施例四的功率半導體芯片的銅金屬化結構的一種制作方法流程示意圖；
[0109]圖13 (I)至圖13 (7)是本發明實施例四的功率半導體芯片的銅金屬化結構的一種制作方法的一系列制程對應的剖面結構示意圖；
[0110]圖14是本發明實施例五的功率半導體芯片的銅金屬化結構的剖面示意圖；
[0111]圖15是本發明實施例六的功率半導體芯片的銅金屬化結構的剖面示意圖。
[0112]附圖標記:
[0113]101:襯底，102:阻擋層，1021:第一阻擋層，1022:第二阻擋層，103:籽銅層，1031:第一籽銅層，1032:第二籽銅層，104:增強層，1041:第一增強層，1042:第二增強層，1051:第一銅金屬化層，1052:第二銅金屬化層，1061:第一金半接觸層；
[0114]101，:襯底，1021’:第一阻擋層，1022’:第二阻擋層，1031’:第一籽銅層，1032’:第二籽銅層，1041’:第一增強層，1042’:第二增強層，1051’:第一銅金屬化層，1052’:第二銅金屬化層，1061’:第一金半接觸層；
[0115]101”:襯底，1021”:第一阻擋層，1022”:第二阻擋層，1031”:第一籽銅層，1032”:第二籽銅層，1041”:第一增強層，1042”:第二增強層，1051”:第一銅金屬化層，1052”:第二銅金屬化層，1061”:第一金半接觸層；
[0116]201:襯底，202:阻擋層，2021:第一阻擋層，2022:第二阻擋層，203:籽銅層，2031:第一籽銅層，2032:第二籽銅層，204:增強層，2041:第一增強層，2042:第二增強層，2051:第一銅金屬化層，2052:第二銅金屬化層；
[0117]201，:襯底，2021’:第一阻擋層，2022’:第二阻擋層，2031’:第一籽銅層，2032’:第二籽銅層，2041’:第一增強層，2042’:第二增強層，2051’:第一銅金屬化層，2052’:第二銅
金屬化層；
[0118]201”:襯底，2021”:第一阻擋層，2022”:第二阻擋層，2031”:第一籽銅層，2032”:第二籽銅層，2041”:第一增強層，2042”:第二增強層，2051”:第一銅金屬化層，2052”:第二銅
金屬化層；
[0119]3:引線鍵合區，40:開口，41:帶狀結構;
[0120]1041-1:第一增強層的第一部分，1041-2:第一增強層的第二部分，1041-3:第一增強層的第三部分；
[0121]100:光刻膠層；
[0122]01:基區，02:源極區，11:第一絕緣層，12:第一多晶硅層，21:第二絕緣層，22 --第
二多晶硅層；
[0123]10:發射極/源極區(元胞區)，20:柵極區，30:間隔，400:柵極母線。
【具體實施方式】
[0124]下面結合附圖對本發明實施例所述的功率半導體芯片的銅金屬化結構及其制作方法進行描述。
[0125]需要說明的是，本發明實施例所述的功率半導體芯片的銅金屬化結構適用于表面為雙電極的功率半導體芯片。
[0126]根據目前半導體器件的類型，雙電極的功率半導體器件包括橫向二極管類器件和縱向IGBT及MOSFET類器件，其控制柵極可以為平面柵或者溝槽柵結構。這兩類器件的正面包括兩個電極，所以該器件上的用于形成電極的銅金屬化結構包括至少兩個相互隔離的部分。
[0127]首先介紹針對橫向二極管類器件的銅金屬化結構及其制作方法。
[0128]實施例一
[0129]參見圖1，圖1是橫向二極管類器件的銅金屬化結構的剖面示意圖。如圖1所示，銅金屬化結構形成于橫向二極管類器件的襯底之上。該橫向二極管類器件包括:襯底101,在襯底101靠近表面區域至少包括兩個區域:第一區域和第二區域，并且在第一區域和第二區域上方形成有不同的電極如陰極和陽極。為了實現不同電極的電絕緣，襯底的第一區域和第二區域之間存在間隔。在本發明實施例中，襯底101可以為N型半導體襯底，襯底101的第一區域為P型摻雜區，第二區域為N型摻雜區；
[0130]該銅金屬化結構包括:[0131]位于襯底101第一區域上方的第一阻擋層1021和位于襯底101第二區域上方的第二阻擋層1022 ；
[0132]位于第一阻擋層1021上方的第一籽銅層1031和位于第二阻擋層1022上方的第二籽銅層1032 ；
[0133]位于第一籽銅層1031上方的第一增強層1041和位于第二籽銅層1032上方的第二增強層1042 ；
[0134]位于第一增強層1041上方的第一銅金屬化層1051和位于第二增強層1042上方的第二銅金屬化層1052。
[0135]需要說明的是，上述所述的第一籽銅層1031和第一銅金屬化層1051共同構成器件的陽極電極層，第二籽銅層1032和第二銅金屬化層1052共同構成器件的陰極電極層。其中，籽銅層的作用是為了有利于形成銅金屬化層。
[0136]上述所述的雙電極銅金屬化結構在襯底的第一區域上方為器件的陽極電極，在第二區域上方為器件的陰極電極。為了清楚地理解上述所述的銅金屬化結構，請參見圖2所示的銅金屬化結構的截面示意圖。在圖2所示的截面示意圖中，僅示出了陰極電極層、第一增強層1041和第二增強層1042。
[0137]如圖2所示，器件的陽極區位于芯片的中心區域，陰極區位于芯片的邊緣區域。其中，陽極區和陰極區之間存在間隔。在陽極區，第一增強層1041的形狀和大小與陽極區的形狀和大小相同，在陰極區，第二增強層1042包括多個間斷部分，并且每個間斷部分上開有若干個圓形開口。
[0138]需要說明的是，本發明實施例中，器件的陽極和陰極可以位于芯片內部的任意位置，例如，陽極區位于芯片的某一角落處，陰極區位于芯片的其它位置。另外，本發明實施例中的器件的陽極形狀和陰極形狀也可以為任意形狀，本發明實施例不做限定。
[0139]第一增強層1041的設置能夠提高器件陽極區的第一銅金屬化層1051的機械強度，因而在滿足大線徑的銅引線鍵合要求的前提下，可以降低第一銅金屬化層1051的厚度。由于第一銅金屬化層1051厚度的降低，降低了銅金屬化的工藝難度和成本。同樣，第二增強層1042的設置也有利于降低第二銅金屬化層1052的厚度，有利于降低銅金屬化的工藝難度和成本，保證銅引線鍵合點的壽命和可靠性。
[0140]在本發明實施例中，第一籽銅層1031和第二籽銅層1032的材質為金屬銅，其厚度優選在50?1000納米之間。
[0141]第一阻擋層1021和第二阻擋層1022的作用是阻擋銅金屬離子向襯底101擴散，其材質可以為T1、Ta、TiN或TaN，厚度范圍優選在10?1000納米之間。
[0142]第一增強層1041和第二增強層1042的作用是提高整個銅金屬化層結構的機械強度，其為金屬材料，優選為N1、Pd或Pt，厚度范圍優選在I?5微米之間。
[0143]由于第一增強層1041和第二增強層1042的設置，第一銅金屬化層1051和第二銅金屬化層1052的厚度可以不超過15微米，即可充分滿足銅引線鍵合的機械強度要求。
[0144]需要說明的是，在本發明實施例中，第一增強層1041的面積可以與陽極電極層的面積相同，也可以小于陽極電極層的面積。而且由于第一增強層1041的導電率小于銅電極的導電率，因而為了降低接觸電阻，提高電極的導電率，在銅金屬化結構的機械強度達到要求后，應盡可能地采用較小面積的第一增強層1041，所以，作為本發明的優選實施例，第一增強層1041的面積小于陽極電極層的面積，也就是說，第一增強層1041的面積小于第一籽銅層1031或第一銅金屬化層1051的面積。基于同樣的理由，第二增強層1042的面積小于陰極電極層的面積，即第二增強層1042的面積小于第二籽銅層1032或第二銅金屬化層1052的面積。
[0145]當上述所述的第一增強層1041的面積小于陽極電極層的面積時，第一增強層1041未完全覆蓋第一籽銅層1031的表面,此時，第一銅金屬化層1051覆蓋第一增強層1041的表面以及未被第一增強層1041覆蓋的第一籽銅層1031的表面，這樣就形成了第一增強層1041被第一籽銅層1031和第一銅金屬化層1051包圍的結構。也就是說，第一增強層1041位于陽極電極層的內部。
[0146]同樣，當第二增強層1042的面積小于陰極電極層的面積時，第二增強層1042未完全覆蓋第二籽銅層1032的表面，此時，第二銅金屬化層1052覆蓋第二增強層1042的表面以及未被第二增強層1042覆蓋的第二籽銅層1032的表面，這樣就形成了第二增強層1042被第二籽銅層1032和第二銅金屬化層1052包圍的結構。也就是說，第二增強層1042位于陰極電極層的內部。
[0147]為了實現滿足機械強度的要求并盡量少用第一增強層或第二增強層的目的，本發明可以通過優化增強層與銅引線鍵合區的位置關系來實現。
[0148]由于芯片陽極區和陰極區的銅金屬化結構可以相同，所以，為了避免重復描述，下面將不同電極區對應的各功能層的“第一”或“第二”省略。例如，將第一增強層和第二增強層統稱為增強層。
[0149]在銅金屬化結構中，芯片銅引線鍵合區內或引線鍵合點處由于銅引線的鍵合，需要較大的機械強度，因此，為了充分利用增強層提高機械強度的作用，增強層優選位于芯片銅引線鍵合區內或引線鍵合點處，并且增強層的外圍輪廓包圍引線鍵合點或引線鍵合區的輪廓，并且進一步優選地，增強層的外圍輪廓比引線鍵合點或引線鍵合區的輪廓大20%?50%。為了清楚地理解增強層與引線鍵合點或引線鍵合區的位置關系，參見圖3 (I)所示的芯片俯視圖進行說明。在圖3 (I)所示的芯片俯視圖中，僅示出了陽極電極區的結構。
[0150]如圖3 (I)所示的陽極區，在陽極電極層的內部設置有引線鍵合區3，為了提高銅金屬化結構的機械強度，在引線鍵合區3的外圍設置有第一增強層1041，所述第一增強層1041的邊緣包圍所述引線鍵合區3，并且所述第一增強層1041的外圍輪廓比所述引線鍵合區3的外圍輪廓大。
[0151]另外，還可以通過優化第一增強層1041的圖形結構來實現上述實現滿足機械強度的要求并盡量少用增強層的目的。具體可以通過以下幾種方式:
[0152]如圖3 (I)所示，所述第一增強層1041為一整體結構，該整體結構的形狀可以為任意形狀，如圓形、任意多邊形或其組合。
[0153]圖3 (I)所示的結構為整體結構的第一增強層的機械強度較大，但是，由于其為一完整的整體結構，在銅金屬化結構上設置有較多的增強層，其接觸電阻較大，不利于電極的導電性能。為了提高電極的導電性能，所述第一增強層1041的結構可以如圖3 (2)所示，為一內部設置有若干個開口 40的網狀結構。這樣既不影響增強層的整體結構，也實現了少用第一增強層1041的目的。其中，在本發明實施例中，對所述開口 40的形狀不作限定，其可以為任意圖形的形狀，例如為圓形、橢圓形或任意多邊形。[0154]另外，第一增強層1041也可以包括兩個以上的間斷部分，如圖3 (3)所示，第一增強層1041包括兩個間斷部分:第一部分1041-1和第二部分1041-2，彼此相離，且均位于電極層的內部，并且每一部分的增強層均可以如圖3 (2)所示開有若干個開口 40。
[0155]另外，第一增強層1041的結構也可以如圖3 (4a)和圖3 (4b)所示，包括兩個間斷部分:第一部分1041-1和第二部分1041-2，且均位于電極層的內部，其中第二部分1041-2被第一部分1041-1半包圍，并且每一部分均可如圖3 (2)所示開有若干個開口。
[0156]第一增強層1041的結構也可以如圖3 (5)所示，包括兩個間斷部分:第一部分1041-1、第二部分1041-2和第三部分1041-3，彼此相離，其中，第三部分1041-3被第二部分1041-2全包圍，并且每一部分均可如圖3 (2)所示開有若干個開口。
[0157]增強層的結構也可以如圖3 (6)所示，包括兩個或兩個以上的部分:第一部分1041-1、第二部分1041-2和第三部分1041-3，彼此相離，且所述各個部分形成閉合環狀結構。
[0158]為了提高增強層的機械強度，如圖3 (7)所示，在圖3 (6)所示的基礎上，再增加連接各個部分的帶狀結構41，以使增強層的各個部分連接形成一整體結構。
[0159]需要說明的是，基于在提高銅金屬化結構的機械強度的同時，又能保證電極的電流導通能力，位于芯片陰極區的第二增強層1042的結構優選采用上述圖3 (I)至圖3 (7)所示的增強層的結構。
[0160]另外，為了降低銅金屬化結構與襯底之間的接觸電阻，優選在襯底101的第一區域和第二區域上方分別形成第一金半接觸層1061和第二金半接觸層。尤其當襯底的第一區域和第二區域的摻雜濃度較低時，例如小于lel7cnT3時，最好在襯底的第一區域和第二區域上方分別形成第一金半接觸層和第二金半接觸層。對于橫向二極管的P-1-N結構，當采用的襯底101為N型摻雜的襯底時，陽極對應的襯底第一區域的P型摻雜濃度可能較低，而陰極對應的襯底第二區域的N型摻雜濃度可能較高，則僅需要在第一區域上方形成第一金半接觸層1061，而在摻雜濃度較高的第二區域上方則不需要形成第二金半接觸層。
[0161]基于上述提供的橫向二極管類器件的銅金屬化結構，本發明實施例一還提供了一種橫向二極管類器件的銅金屬化結構的制作方法。
[0162]結合圖4至圖5 (7)對實施例一提供的橫向二極管類器件的銅金屬化結構的制作方法進行詳細描述。
[0163]如圖4所示，實施例一提供的橫向二極管類器件的銅金屬化結構制作方法包括以下步驟，
[0164]S401、提供襯底 101:
[0165]參見圖5(1)，提供襯底101，所述襯底101可以為N型半導體襯底，該襯底101包括第一區域和第二區域，并且第一區域包括P型摻雜區，第二區域包括N型摻雜區，其中，P型摻雜區和N型摻雜區均靠近襯底101的表面位置。在襯底101中，第一區域和第二區域之間存在間隔。更具體地說，P型摻雜區和N型摻雜區之間存在間隔。
[0166]S402、在襯底101的第一區域上方形成第一金半接觸層1061:
[0167]在本實施例中，N型襯底101中的P型摻雜區的摻雜濃度較低，若直接在襯底101上方形成陽極電極，可能導致芯片陽極區的陽極電極與襯底的接觸電阻較大。參見圖5(2)，為了降低接觸電阻，在襯底101的第一區域上方形成第一金半接觸層1061。[0168]具體包括以下步驟:
[0169]首先，在襯底101的整個表面上淀積(蒸發鍍膜)一層鋁，該鋁層的厚度范圍在I?10微米之間，然后，對淀積的鋁層進行選擇性刻蝕，使鋁層僅位于第一區域上方，從而在襯底101的第一區域上方形成了第一金半接觸層1061。
[0170]S403、在襯底101的上方以及第一金半接觸層1061的上方形成阻擋層102:
[0171]參見圖5 (3)所示，采用淀積的方法在襯底101的上方形成連續的阻擋層102。該阻擋層102覆蓋第一金半接觸層1061、襯底101的第二區域以及第一區域和第二區域的間隔。所述阻擋層102的材質可以為T1、Ta、TiN或TaN，厚度范圍在10?1000納米之間。
[0172]S404、選擇性刻蝕阻擋層102，去除位于間隔的阻擋層，從而在第一區域上方和第二區域上方分別形成第一阻擋層1021和第二阻擋層1022。
[0173]參見圖5 (4)，選擇性刻蝕阻擋層102之后，在襯底的第一區域和第二區域上方形成了相互隔離的第一阻擋層1021和第二阻擋層1022。
[0174]S405、在第一阻擋層1021和第二阻擋層1022上方分別形成第一籽銅層1031和第二籽銅層1032:
[0175]具體地，參見圖5 (5a)，首先在第一阻擋層1021、第二阻擋層1022以及未被第一阻擋層1021和第二阻擋層1022覆蓋的襯底上方形成籽銅層103:
[0176]然后，參見圖5 (5b)，去除形成于未被第一阻擋層1021和第二阻擋層1022覆蓋襯底上方的籽銅層，從而在第一阻擋層1021上方形成第一籽銅層1031，在第二阻擋層1032上方形成第二籽銅層1032。
[0177]需要說明的是，所述籽銅層103的厚度范圍優選在50-1000納米。
[0178]S406、在第一籽銅層1031和第二籽銅層1032上方分別形成第一增強層1041和第二增強層1042:
[0179]為了保證電極層的導電率，增強層的面積要盡量小，所以，作為本發明的優選實施例，第一增強層1041的面積小于第一籽銅層1031的面積，第二增強層1042的面積小于第二籽銅層1032的面積。
[0180]在第一籽銅層1031和第二籽銅層1032上方分別形成第一增強層1041和第二增強層1042，具體可以通過以下兩種方式:
[0181]第一種:淀積方式:
[0182]首先，參見圖5 (6al)，淀積一層增強層104，該增強層104覆蓋第一籽銅層1031和第二籽銅層1032以及未被第一籽銅層1031和第二籽銅層1032覆蓋的襯底101，然后，參見圖5 (6a2)，選擇性刻蝕增強層104，以在第一籽銅層1031上方形成預定圖案的第一增強層1041，在第二籽銅層1032上方形成預定圖案的第二增強層1042，并刻蝕掉位于襯底P型摻雜區域和N型摻雜區域之間間隔上方的增強層。需要說明的是，所述預定圖案的第一增強層1041和/或所述預定圖案的第二增強層1042的結構可以為上述圖3 (I)至圖3 (7)所示的任一結構。
[0183]第二種:剝離方式:
[0184]所述剝離就是利用酸如HF等具有腐蝕性的液體腐蝕光刻膠，當光刻膠去除以后，附著在光刻膠上方的物質也會隨之去除。
[0185]第一步:參見圖5 (6bl)所示，在第一籽銅層1031、第二籽銅層1032以及所述間隔的襯底表面上方進行光刻圖案化，以在第一籽銅層1031和第二籽銅層1032的表面上方形成預定圖案的光刻膠層100。該光刻膠層100覆蓋第一籽銅層1031和第二籽銅層1032的部分區域，并且覆蓋襯底N型摻雜區和P型摻雜區之間的間隔區域。
[0186]第二步:參見圖5 (6b2)，在預定圖案的光刻膠層100上方以及未被所述預定圖案的光刻膠層100覆蓋的第一籽銅層1031和第二籽銅層1032上方形成增強層104。
[0187]第三步:參見圖5(6b3)，剝離預定圖案的光刻膠層100以及其上方的增強層104，從而在第一籽銅層1031的上方形成第一增強層1041，在第二籽銅層1032的上方形成第二增強層1042。
[0188]需要說明的是，增強層104的材質為金屬材料，優選為N1、Pd或Pt。厚度范圍優選在1-5微米。
[0189]S407、在第一增強層1041以及未被所述第一增強層1041覆蓋的第一籽銅層1031上方形成第一銅金屬化層1051，在第二增強層1042以及未被所述第二增強層1042覆蓋的第二籽銅層1032上方形成第二銅金屬化層1052。
[0190]本發明實施例形成第一銅金屬化層1051和第二銅金屬化層1052的方法可以采用剝離工藝。該剝離工藝的具體操作方法，首先進行光刻膠造型，然后淀積一層金屬銅，最后采用剝離工藝實現第一銅金屬化層1051和第二銅金屬化層1052的隔離。參見圖5(7)，在第一增強層1041以及未被所述第一增強層1041覆蓋的第一籽銅層1031上方形成第一銅金屬化層1051，從而在襯底的第一區域上方形成了器件的陽極。在第二增強層1042以及未被所述第二增強層1042覆蓋的第二籽銅層1032上方形成第二銅金屬化層1052，從而在襯底的第二區域上方形成了器件的陰極。
[0191]需要說明的是，第一籽銅層1031和第一銅金屬化層1051共同構成陽極的電極層，由于第一增強層位于第一籽銅層1031和第一銅金屬化化層1051之間,所以,可以認為第一增強層1041位于陽極電極層的內部。同樣，第二增強層1042位于陰極電極層的內部。
[0192]需要說明的是，第一銅金屬化層1051和第二銅金屬化層1052作為電極的表面金屬，由于第一增強層1041和第二增強層1042的設置，所以，第一銅金屬化層1051和第二銅金屬化層1052的厚度可以不超過15微米。相較于現有技術中的銅金屬化結構中的銅金屬化層，在滿足相同大線徑的銅引線鍵合要求的前提下，本發明實施例中的銅金屬化層的厚度可以大大減小。這對于采用剝離工藝實現銅金屬化層的制作來說，由于銅金屬化層厚度的減小，用于光刻膠造型的的光刻膠的厚度也減小，因而有利于簡化銅金屬化層的制作工藝，降低其制作成本。
[0193]而且，進一步地，由于在電極區域增強層的設置，提高了銅金屬化層的機械強度，能夠保證較大線徑的銅引線鍵合成品率，能夠保證銅引線鍵合點的壽命和可靠性。
[0194]以上為本發明實施例一提供的銅金屬化結構的制作方法實施例。上述實施例提供的制作方法，在制作阻擋層和籽銅層以后，立即對阻擋層和籽銅層進行了隔離，形成了相互隔離的第一阻擋層1021和第二阻擋層1022以及第一籽銅層1031和第二籽銅層1032。實際上，也可以在形成第一銅金屬化層1051和第二銅金屬化層1052之后，再對先前形成的連續阻擋層102和籽銅層103進行隔離，從而形成相互隔離的第一阻擋層1021和第二阻擋層1022以及第一籽銅層1031和第二籽銅層1032。具體參見圖6至圖7 (4)所示的【具體實施方式】。[0195]如圖6所示，最后形成相互隔離的阻擋層和籽銅層的制作方法包括以下步驟:
[0196]S601至S603與上述步驟S401至S403相同，為了簡要起見，在此不再詳細描述，具體請參見上述實施例的描述。
[0197]S604、在阻擋層102的上方形成籽銅層103:
[0198]參見圖7 (I)所示，采用淀積工藝在阻擋層102的上方形成連續的籽銅層103。
[0199]S605、在襯底第一區域對應的籽銅層上方形成第一增強層，在襯底第二區域對應的籽銅層上方形成第二增強層:
[0200]在襯底第一區域對應的籽銅層上方形成第一增強層1041，在襯底第二區域對應的籽銅層上方形成第二增強層1042，具體可以通過以下兩種方式:
[0201]第一種:淀積方式:
[0202]首先，參見圖7 (2al)，淀積一層增強層104，該增強層104覆蓋整個籽銅層103，然后，參見圖7 (2a2)，選擇性刻蝕增強層104，以在襯底第一區域對應的籽銅層上方形成預定圖案的第一增強層1041，在襯底第二區域對應的籽銅層上方形成預定圖案的第二增強層1042。需要說明的是，所述預定圖案的第一增強層1041和/或所述預定圖案的第二增強層1042的結構可以為上述圖3 (I)至圖3 (7)所示的任一結構。
[0203]第二種:剝離方式:
[0204]第一步:參見圖7 (2bl)所示，在籽銅層103表面上方進行光刻圖案化，以在籽銅層103的表面上方形成預定圖案的光刻膠層100。該光刻膠層100覆蓋第一籽銅層1031和第二籽銅層1032的部分區域，并且覆蓋襯底N型摻雜區和P型摻雜區之間的間隔區域上方的籽銅層。
[0205]第二步:參見圖7 (2b2)，在預定圖案的光刻膠層100上方以及未被所述預定圖案的光刻膠層100覆蓋的籽銅層103上方形成增強層104。
[0206]第三步:參見圖7(2b3)，剝離預定圖案的光刻膠層100以及其上方的增強層104，從而在襯底第一區域對應的籽銅層上方形成第一增強層1041，在襯底第二區域對應的籽銅層上方形成第二增強層1042。
[0207]S606、米用剝離工藝形成相互隔離的第一銅金屬化層1051和第二銅金屬化層1052，所述第一銅金屬化層1051覆蓋襯底第一區域，所述第二銅金屬化層1052覆蓋襯底第二區域:
[0208]參見圖7 (3)，形成的第一銅金屬化層1051覆蓋襯底的第一區域，所以，第一銅金屬化層1051將第一增強層1041包圍起來。同樣，形成的第二銅金屬化層1052覆蓋襯底的第二區域，所以，第二銅金屬化層1052將第二增強層1042包圍起來。
[0209]S607、刻蝕位于襯底第一區域和第二區域間隔上方的阻擋層102和籽銅層103，從而形成相互隔離的第一阻擋層1021和第二阻擋層1022以及第一籽銅層1031和第二籽銅層 1032。
[0210]參見圖7(4)，刻蝕位于襯底第一區域和第二區域間隔上方的阻擋層102和籽銅層103，從而形成相互隔離的第一阻擋層1021和第二阻擋層1022以及第一籽銅層1031和第二籽銅層1032。
[0211]以上為實施例一所述的橫向二極管類器件的雙電極銅金屬化結構的另外一種制作方法。[0212]另外，作為本發明制作方法的另一實施例，在形成阻擋層之后或者形成籽銅層之后，僅對其中的一層直接進行隔離，另外一層在形成銅金屬化層之后在對其進行隔離。本領域普通技術人員在上述實施例公開的【具體實施方式】的基礎上，很容易想到這種制作方法是如何實現的。為了簡要起見，在此不再詳細描述本實施例的具體制作方法。
[0213]歸納實施例一提供的橫向二極管內器件的銅金屬化結構及其制作方法，可以看出，實施例一提供的銅金屬化結構中，增強層位于籽銅層和銅金屬化層之間，而由于籽銅層和銅金屬化層共同構成電極層，所以實施例一中的增強層位于電極層的內部。實際上，增強層位于電極層的底部或頂部均可以起到提高銅金屬化結構的整體機械強度的作用。因此，作為本發明的另一實施例，增強層可以位于電極層的底部。作為本發明的又一實施例，增強層還可以位于電極層的頂部。詳細參見下述實施例二和實施例三。
[0214]實施例二
[0215]首先，結合圖8對增強層位于電極層底部的銅金屬化結構進行說明。需要說明的是，圖8所示的銅金屬化結構與圖1所示的銅金屬化結構相似，其不同之處僅在于增強層的位置。為了簡要起見，本實施例僅對其不同之處著重說明，其相同之處請參見實施例一的描述。
[0216]如圖8所示，第一增強層1041’位于第一阻擋層1021’和第一籽銅層1031’之間，第二增強層1042’位于第二阻擋層1022’和第二籽銅層1032’之間。
[0217]需要說明的是，當上述所述的第一增強層1041’的面積小于陽極電極層的面積時，第一增強層1041’未完全覆蓋第一阻擋層1021’的表面,此時,第一籽銅層1031’覆蓋第一增強層1041’的表面以及未被第一增強層1041’覆蓋的第一阻擋層1021’的表面，這樣就形成了第一增強層1041’被第一籽銅層1031’和第一阻擋層1021’包圍的結構。也就是說，第一增強層1041’位于陽極電極層的底部。
[0218]同樣，當第二增強層1042’的面積小于陰極電極層的面積時，第二增強層1042’未完全覆蓋第二阻擋層1022’的表面，此時，第二籽銅層1032’覆蓋第二增強層1042’的表面以及未被第二增強層1042’覆蓋的第二阻擋層1022’的表面，這樣就形成了第二增強層1042’被第二籽銅層1032’和第二阻擋層1022’包圍的結構。也就是說，第二增強層1042’位于陰極電極層的底部。
[0219]調整實施例一中的制作銅金屬化結構的工藝順序，即可完成實施例二所述的銅金屬化結構的制作。簡單地說，實施例一的工藝順序為:提供襯底-形成金半接觸層-形成阻擋層-形成籽銅層-形成增強層-形成銅金屬化層。將實施例一中的形成增強層的步驟放到形成阻擋層和形成籽銅層之間，即可完成實施例二所述的銅金屬化結構的制作。即，實施例二所述的銅金屬化結構的工藝順序為:提供襯底-形成金半接觸層-形成阻擋層-形成增強層-形成籽銅層-形成銅金屬化層。
[0220]實施例二的銅金屬化結構的制作方法與實施例一中的銅金屬化結構的制作方法僅是工藝順序的不同，其各對應步驟的工藝條件相同，為了簡要起見，本實施例不再贅述其制作方法。各個工藝條件請參見實施例一的描述。
[0221]實施例三
[0222]實施例三所述的銅金屬化結構為增強層位于電極層頂部的情形。具體參見圖9所示的銅金屬化結構。需要說明的是，圖9所示的銅金屬化結構與圖1所示的銅金屬化結構相似，其不同之處僅在于增強層的位置。為了簡要起見，本實施例僅對其不同之處著重說明，其相同之處請參見實施例一的描述。
[0223]如圖9所示，第一增強層1041”位于第一銅金屬化層1051”的上方，第二增強層1042”位于第二銅金屬化層1052”的上方。
[0224]需要說明的是，當第一增強層1041”的面積小于陽極電極層的面積時，第一增強層1041”未完全覆蓋第一銅金屬化層1051”的表面，即第一增強層1041”僅覆蓋了第一銅金屬化層1051”的部分表面。同樣，當第二增強層1042”的面積小于陰極電極層的面積時，第二增強層1042”僅覆蓋了第二銅金屬化層1052”的部分表面。
[0225]調整實施例一中的制作銅金屬化結構的工藝順序，即可完成實施例三所述的銅金屬化結構的制作。如在實施例二所述，實施例一的工藝順序為:提供襯底-形成金半接觸層-形成阻擋層-形成籽銅層-形成增強層-形成銅金屬化層。將實施例一中的形成增強層的步驟放到形成銅金屬化層之后，即可完成實施例三所述的銅金屬化結構的制作。即，實施例三所述的銅金屬化結構的工藝順序為:提供襯底-形成金半接觸層-形成阻擋層-形成籽銅層-形成銅金屬化層-形成增強層。
[0226]實施例三的銅金屬化結構的制作方法與實施例一中的銅金屬化結構的制作方法僅是工藝順序的不同，其各對應步驟的工藝條件相同，為了簡要起見，本實施例不再贅述其制作方法。各個工藝條件請參見實施例一的描述。
[0227]以上為橫向二極管類器件的銅金屬化結構及其制作方法的具體實現方式。下面對縱向IGBT及MOSFET類器件的銅金屬化結構及其制作方法的具體實現方式進行詳細描述。
[0228]實施例四
[0229]參見圖10，實施例四所述的功率半導體芯片包括元胞區和柵極區，在所述元胞區對應的襯底201內部設置有兩個以上的元胞，這些元胞在電氣上并聯連接，在每個元胞結構內包括一個基區01，每個所述基區01內設置有兩個源區02 ;所述襯底201可以為N型襯底；位于兩個相鄰基區01內的相鄰源區02的之間的襯底201上方的第一絕緣層11和第一多晶硅層12，所述第一多晶硅層12埋在所述第一絕緣層11內；
[0230]在所述柵極區包括位于所述柵極區內的襯底201上方的第二絕緣層21和第二多晶硅層22，所述第二多晶硅層22通過所述第二絕緣層21與所述元胞區和所述襯底實現電絕緣，且所述第二絕緣層21覆蓋部分所述第二多晶硅層22 ；
[0231]所述銅金屬化結構包括:
[0232]位于每個基區01的兩個源區02之間的襯底201上方、所述第一絕緣層11上方以及所述第二絕緣層21的第一部分上方的第一阻擋層2021 ;位于未被所述第二絕緣層21覆蓋的第二多晶硅層22上方以及所述第二絕緣層21的第二部分21上方的第二阻擋層2022 ；其中，所述第一阻擋層2021和所述第二阻擋層2022之間存在間隔；
[0233]位于第一阻擋層2021上方的第一籽銅層2031，位于第二阻擋層2022上方的第二籽銅層2032 ；
[0234]位于第一籽銅層2031上方的第一增強層2041，位于第二籽銅層2032上方的第二增強層2042 ；
[0235]位于第一增強層2041上方的第一銅金屬化層2051，位于第二增強層2042上方的第二銅金屬化層2052。[0236]需要說明的是，在本發明實施例中，功率半導體芯片的襯底內部的結構即基區和源區以及位于襯底上方的絕緣層和多晶硅層的結構與現有技術中的IGBT或MOSFET類器件的相對應的結構相同。
[0237]需要說明的是，在本實施例中的銅金屬化結構中，所述第一阻擋層2021和第二阻擋層2022未覆蓋第二絕緣層21的全部表面；也就是說，整個第二絕緣層21不僅包括所述第一部分和第二部分，還包括其他部分。第一阻擋層2021和第二阻擋層2022在第二絕緣層的第一部分和第二部分之間存在間隔，換句話說，第一阻擋層2021和第二阻擋層2022之間的間隔設置在部分第二絕緣層的上方。更具體地說，第一阻擋層2021和第二阻擋層2022之間的間隔設置在所述第二絕緣層21除第一部分和第二部分以外的其它部分區域。由于第二絕緣層21能夠起到電絕緣的作用，所以，第一阻擋層2021和第二阻擋層2022在電氣上是相互絕緣的。
[0238]由于第一阻擋層2021和第二阻擋層2022在電氣上是相互絕緣的，所以依次位于第一阻擋層2021上方的第一籽銅層2031、第一增強層2041以及第一銅金屬化層2051與依次位于第二阻擋層2022上方的第二籽銅層2032、第二增強層2042以及第二銅金屬化層2052也是相互絕緣的。因而，就在襯底的元胞區形成了器件的發射極/源極，在襯底的柵極區形成了器件的柵極。
[0239]為了清楚地理解本發明實施例提供的銅金屬化結構，下面結合器件的截面圖對銅金屬化結構進行描述。如圖11 (I)所示，器件的柵極區20位于芯片的中心區域，器件的發射極/源極區10位于芯片的靠近邊緣區域，其中，柵極區20和發射極/源極區10之間存在間隔30，從而使得柵極和發射極/源極相互絕緣。實際上，器件的柵極區20可以位于芯片的任一區域，只要能夠和發射極/源極區10實現電氣絕緣即可。
[0240]在器件的柵極區20內，設置有第二增強層2042，在器件的發射極/源極區01內，設置有第一增強層2041。如圖11 (I)所示，設置在發射極/源極區01內的第一增強層2041可以包括多個間斷的部分，每一間斷部分的結構可以為上述實施例一中的圖3 (I)至圖3 (7)所述的增強層的任一結構。
[0241]另外，為了使得柵極信號更快地傳到芯片的元胞區的每一個元胞上，參見圖11
(2)，可以在柵極區20和元胞區10相隔的間隔30內設置有多條柵極母線400，每條柵極母線400的一端連接柵極區，另一端沿著柵極區20向元胞區10延伸的方向延伸。由于柵極母線400可以看作是柵極的延伸，可以讓柵極信號更快地到達芯片元胞區10，從而更均勻地控制芯片內部各元胞的開關，即提高元胞開關特性的均勻性。
[0242]進一步地，在如圖11 (2)所示的銅金屬化結構中，為了提高發射極/源極的機械強度，在任意兩個相鄰的柵極母線400之間的發射極/源極區內設置有第一增強層2041。
[0243]第一籽銅層2031和第一銅金屬化層2051共同構成了發射極/源極的電極層，由于第一增強層2041位于第一籽銅層2031和第一銅金屬化層2051之間,所以，換句話說,第一增強層2041位于發射極/源極的電極層的內部。同樣，第二籽銅層2032和第二銅金屬化層2052共同構成了柵極電極層，第二增強層2042位于柵極電極層的內部。
[0244]在本發明實施例中，第一絕緣層11和第二絕緣層21可以為二氧化硅材料。
[0245]第一籽銅層2031和第二籽銅層2032的材質為金屬銅，其厚度優選在50?1000納米之間。[0246]第一阻擋層2021和第二阻擋層2022的作用是阻擋銅金屬離子向襯底201擴散，其材質可以為T1、Ta、TiN或TaN，厚度范圍優選在10?1000納米之間
[0247]第一增強層2041和第二增強層2042的作用是提高整個銅金屬化層結構的機械強度，其為金屬材料，優選為N1、Pd或Pt，厚度范圍優選在I?5微米之間。
[0248]由于第一增強層2041和第二增強層2042的設置，第一銅金屬化層2051和第二銅金屬化層2052的厚度可以不超過15微米，即可充分滿足銅引線鍵合的機械強度要求。
[0249]在實施例四提供的銅金屬化結構中，在器件的發射極/源極區和柵極區，由于第一增強層2041和第二增強層2042的設置，提高了發射極/源極區和柵極區的銅金屬化結構的機械強度，能夠使得較薄的銅金屬化層就能滿足大線徑銅引線鍵合的機械強度的要求。因此，較薄的銅金屬化層有利于降低制作銅金屬化層的工藝難度，也有利于降低制作成本。
[0250]需要說明的是，在本發明實施例中，第一增強層2041的面積可以與發射極/源極電極層的面積相同，也可以小于發射極/源極電極層的面積。而且由于第一增強層2041的導電率小于銅電極的導電率，因而為了降低接觸電阻，提高電極的導電率，在銅金屬化結構的機械強度達到要求后，應盡可能地采用較小面積的第一增強層2041，所以，作為本發明的優選實施例，第一增強層2041的面積小于發射極/源極電極層的面積，也就是說，第一增強層2041的面積小于第一籽銅層2031或第一銅金屬化層2051的面積。
[0251 ] 但是，對于縱向IGBT器件或MOSFET器件來說，柵極區沒有電流流通，所以，在柵極區，第二增強層2042的面積優選與柵極區的面積相同以最大可能地提高柵極區的銅金屬化結構的機械強度。即第二增強層2042的面積和形狀與柵極電極層的面積和形狀相同。當然，第二增強層2042的結構也可以采用上述圖3 (I)至圖3 (7)所述的任一結構。
[0252]當第一增強層2041的面積小于發射極/源極電極層的面積時，此時，第一增強層2041僅覆蓋第一籽銅層2031的部分表面。此時，第一銅金屬化層2051覆蓋在第一增強層2041和未被第一增強層2041覆蓋的第一籽銅層的上方。這樣，第一增強層2041就被第一籽銅層2031和第一銅金屬化層2051包圍，從而形成了第一增強層2041位于發射極/源極電極層內部的結構。
[0253]進一步地，在器件的發射極/源極區，為了實現滿足機械強度的要求并盡量少用第一增強層的目的，本發明可以通過優化增強層與銅引線鍵合區的位置關系來實現。
[0254]在發射極/源極區的銅金屬化結構中，芯片銅引線鍵合區內或引線鍵合點處由于銅引線的鍵合，需要較大的機械強度，因此，為了充分利用第一增強層提高機械強度的作用，第一增強層優選位于芯片銅引線鍵合區內或引線鍵合點處，并且第一增強層的外圍輪廓包圍引線鍵合點或引線鍵合區的輪廓，并且進一步優選地，第一增強層的外圍輪廓比引線鍵合點或引線鍵合區的輪廓大20%?50%。在本發明實施例中，發射極/源極區內的第一增強層的結構與位置關系可以參照實施例一中的圖3 (I)至圖3 (7)所示的結構和位置關系。為了簡要起見，在此不再贅述，本發明實施例中的發射極/源極區內的第一增強層結構與位置關系請參見實施例一的描述。
[0255]基于上述實施例四提供的縱向IGBT或MOSFET器件的銅金屬化結構，本發明實施例四還提供了一種縱向IGBT或MOSFET器件的銅金屬化結構的制作方法。
[0256]結合圖12至圖13 (7)對實施例四提供的縱向IGBT或MOSFET器件的銅金屬化結構的制作方法的【具體實施方式】進行描述。
[0257]如圖12所示，實施例四提供的縱向IGBT或MOSFET器件的銅金屬化結構的制作方法包括以下步驟:
[0258]S1201、提供襯底 201:
[0259]參見圖13(1)，所述襯底201可以為N型襯底，根據縱向IGBT或MOSFET芯片的功能區域:元胞區和柵極區，所述襯底201包括元胞區對應的襯底部分和柵極區對應的襯底部分。在所述元胞區對應的襯底201內部設置有兩個以上的元胞，這些元胞在電氣上并聯連接，在每個元胞結構內包括一個基區01，每個所述基區01內設置有兩個源區02。
[0260]S1202、在兀胞區對應的襯底上方形成第一絕緣層11和第一多晶娃層12,在柵極區對應的襯底上方形成第二絕緣層21和第二多晶硅層22:
[0261]參見圖13(2)，采用本領域的常規技術手段在元胞區的兩個相鄰基區01內的相鄰源區02的之間的襯底201上方形成第一絕緣層11和第一多晶娃層12。所述第一多晶娃層12埋在所述第一絕緣層11內。
[0262]在柵極區對應的襯底201上方形成第二絕緣層21和第二多晶硅層22，所述第二多晶硅層22通過所述第二絕緣層21與所述元胞區和所述襯底實現電絕緣，且所述第二絕緣層21覆蓋部分所述第二多晶硅層22。
[0263]需要說明的是，本發明實施例也可以直接采用預先已經制作好第一絕緣層11、第一多晶硅層12、第二絕緣層21和第二多晶硅層22的襯底，這樣就免去了步驟S1202。
[0264]S1203、在襯底上方形成阻擋層202，該阻擋層覆蓋整個襯底表面:
[0265]參見圖13 (3)，采用淀積的方法在襯底上方形成阻擋層202，該阻擋層202覆蓋整個襯底表面，具體覆蓋第一絕緣層11的表面、第二絕緣層21的表面，以及第二多晶硅層22的表面以及未被第一絕緣層11、第二絕緣層21，以及第二多晶硅層22覆蓋的襯底表面。
[0266]S1204、選擇性刻蝕阻擋層202，使位于元胞區的阻擋層和位于柵極區的阻擋層相互隔離，從而在元胞區形成第一阻擋層2021，在柵極區形成第二阻擋層2022:
[0267]參見圖13(4)，采用本領域的常規技術手段，選擇性刻蝕位于第二絕緣層部分表面上方的阻擋層202，從而使元胞區的阻擋層和位于柵極區的阻擋層相互隔離，從而在元胞區形成第一阻擋層2021，在柵極區形成第二阻擋層2022。
[0268]所述阻擋層202的材質可以為T1、Ta、TiN或TaN，厚度范圍在10?1000納米之間。
[0269]S1205、在第一阻擋層2021和第二阻擋層2022上方分別形成第一籽銅層2031和第二籽銅層2032:
[0270]具體地，參見圖13 (5a)，首先在第一阻擋層2021、第二阻擋層2022以及未被第一阻擋層2021和第二阻擋層2022覆蓋的第二絕緣層21上方形成籽銅層203:
[0271]參見圖13 (5b)，然后，去除形成于未被第一阻擋層2021和第二阻擋層1022覆蓋第二絕緣層21上方的籽銅層，從而在第一阻擋層2021上方形成第一籽銅層2031，在第二阻擋層2032上方形成第二籽銅層2032。
[0272]需要說明的是，所述籽銅層203的厚度范圍優選在50-1000納米。
[0273]S1206、在第一籽銅層2031和第二籽銅層2032上方分別形成第一增強層2041和第二增強層2042:[0274]為了保證發射極/源極電極層的導電率，第一增強層2041的面積要盡量小，所以，作為本發明的優選實施例，第一增強層2041的面積小于第一籽銅層2031的面積，但是，由于在柵極區沒有電流流通，所以為了盡最大可能地提高銅金屬化結構的機械強度，優選第二增強層2042的面積與第二籽銅層2032的面積相等。
[0275]在第一籽銅層2031和第二籽銅層2032上方分別形成第一增強層2041和第二增強層2042，具體可以通過以下兩種方式:
[0276]第一種:淀積方式:
[0277]首先，參見圖13 (6al)，淀積一層增強層204，該增強層204覆蓋第一籽銅層2031和第二籽銅層2032以及未被第一籽銅層2031和第二籽銅層2032覆蓋的第二絕緣層21的表面，然后，參見圖13 (6a2)，選擇性刻蝕增強層204，以將位于第二絕緣層21上方的增強層刻蝕掉，從而使元胞區的增強層和柵極區的增強層相互隔離，同時在第一籽銅層2031上方形成預定圖案的第一增強層2041。需要說明的是，所述預定圖案的第一增強層2041的結構可以為上述圖3 (I)至圖3 (7)所示的任一結構。
[0278]第二種:剝離方式:
[0279]第一步:參見圖13 (6bl)所示，在第一籽銅層2031、第二籽銅層2032以及位于第一籽銅層2031和第二籽銅層2032之間的第二絕緣層21的表面上方進行光刻圖案化，以在第一籽銅層2031的部分區域以及位于第一籽銅層2031和第二籽銅層2032之間的第二絕緣層的表面上方形成預定圖案的光刻膠層100。
[0280]第二步:參見圖13 (6b2)，在光刻膠層100上方以及未被所述光刻膠層100覆蓋的第一籽銅層2031和第二籽銅層2032上方形成增強層204。
[0281]第三步:參見圖13 (6b3)，剝離預定圖案的光刻膠層100以及其上方的增強層204，從而在第一籽銅層2031的上方形成第一增強層2041，在第二籽銅層2032的上方形成第二增強層2042。
[0282]需要說明的是，增強層204的材質為金屬材料，優選為N1、Pd或Pt。厚度范圍優選在1-5微米。
[0283]S1207、在第一增強層2041以及未被所述第一增強層2041覆蓋的第一籽銅層2031上方形成第一銅金屬化層2051，在第二增強層2042以及未被所述第二增強層2042覆蓋的第二籽銅層2032上方形成第二銅金屬化層2052:
[0284]本發明實施例形成第一銅金屬化層2051和第二銅金屬化層2052的方法可以采用剝離工藝。該剝離工藝的具體操作方法，首先進行光刻膠造型，然后淀積一層金屬銅，最后采用剝離工藝實現第一銅金屬化層2051和第二銅金屬化層2052的隔離。參見圖13(7)，在第一增強層2041以及未被所述第一增強層2041覆蓋的第一籽銅層2031上方形成第一銅金屬化層2051，從而在襯底的元胞區上方形成了器件的發射極/源極。在第二增強層2042上方形成第二銅金屬化層2052，從而在襯底的柵極區域上方形成了器件的柵極。
[0285]需要說明的是，第一籽銅層2031和第一銅金屬化層2051共同構成發射極/源極電極層，由于第一增強層2041位于第一籽銅層2031和第一銅金屬化化層2051之間,所以，可以認為第一增強層2041位于發射極/源極電極層的內部。同樣，第二增強層2042位于柵極電極層的內部。
[0286]以上形成了縱向IGBT或MOSFET器件類的銅金屬化結構的制作方法。其中，增強層位于電極層的內部。
[0287]以上為本發明實施例四提供的銅金屬化結構的制作方法實施例。上述實施例提供的制作方法，在制作阻擋層和籽銅層以后，立即對阻擋層和籽銅層進行了隔離，形成了相互隔離的第一阻擋層2021和第二阻擋層2022以及第一籽銅層2031和第二籽銅層2032。實際上，也可以在形成第一銅金屬化層2051和第二銅金屬化層2052之后，再對先前形成的阻擋層和籽銅層進行隔離，從而形成相互隔離的第一阻擋層2021和第二阻擋層2022以及第一籽銅層2031和第二籽銅層2032。其具體過程與實施例一中的圖6至圖7 (4)所述的過程相似。為了簡要起見，在此不再詳細描述。
[0288]另外，作為本發明制作方法的另一實施例，在形成阻擋層之后或者形成籽銅層之后，僅對其中的一層直接進行隔離，另外一層在形成銅金屬化層之后在對其進行隔離。本領域普通技術人員在上述實施例公開的【具體實施方式】的基礎上，很容易想到這種制作方法是如何實現的。為了簡要起見，在此不再詳細描述本實施例的具體制作方法。
[0289]同實施例一至三所述的橫向二極管類器件的銅金屬化結構類似，縱向IGBT或MOSFET器件的銅金屬化結構中的增強層也可以位于電極層的底部或上部。
[0290]詳細參見下述實施例五和實施例六。
[0291]實施例五
[0292]首先，結合圖14對增強層位于電極層底部的銅金屬化結構進行說明。需要說明的是，圖14所示的銅金屬化結構與圖10所示的銅金屬化結構相似，其不同之處僅在于增強層的位置。為了簡要起見，本實施例僅對其不同之處著重說明，其相同之處請參見實施例四的描述。
[0293]如圖14所示，第一增強層2041’位于第一阻擋層2021’和第一籽銅層2031’之間，第二增強層2042’位于第二阻擋層2022’和第二籽銅層2032’之間。
[0294]需要說明的是，當上述所述的第一增強層2041’的面積小于發射極/源極電極層的面積時，第一增強層2041’未完全覆蓋第一阻擋層2021’的表面，此時，第一籽銅層2031’覆蓋第一增強層2041’的表面以及未被第一增強層2041’覆蓋的第一阻擋層2021’的表面，這樣就形成了第一增強層2041’被第一籽銅層2031’和第一阻擋層2021’包圍的結構。也就是說，第一增強層2041’位于發射極/源極電極層的底部。
[0295]作為本發明的優選方案，第二增強層2042’的面積等于柵極電極層的面積，此時，第二增強層2042’完全覆蓋第二籽銅層2032’的表面。也就是說，第二增強層1042’位于柵極電極層的底部。
[0296]調整實施例四中的制作銅金屬化結構的工藝順序，即可完成實施例五所述的銅金屬化結構的制作。簡單地說，實施例四的工藝順序為:提供襯底-形成絕緣層和多晶硅層-形成阻擋層-形成籽銅層-形成增強層-形成銅金屬化層。將實施例四中的形成增強層的步驟放到形成阻擋層和形成籽銅層之間，即可完成實施例五所述的銅金屬化結構的制作。即，實施例五所述的銅金屬化結構的工藝順序為:提供襯底-形成絕緣層和多晶硅層-形成阻擋層-形成增強層-形成籽銅層-形成銅金屬化層。
[0297]實施例五的銅金屬化結構的制作方法與實施例四中的銅金屬化結構的制作方法僅是工藝順序的不同，其各對應步驟的工藝條件相同，為了簡要起見，本實施例不再贅述其制作方法。各個工藝條件請參見實施例四的描述。[0298]實施例六
[0299]實施例六所述的銅金屬化結構為增強層位于電極層頂部的情形。具體參見圖15所示的銅金屬化結構。需要說明的是，圖15所示的銅金屬化結構與圖10所示的銅金屬化結構相似，其不同之處僅在于增強層的位置。為了簡要起見，本實施例僅對其不同之處著重說明，其相同之處請參見實施例一的描述。
[0300]如圖15所示，第一增強層2041”位于第一銅金屬化層2051”的上方，第二增強層2042”位于第二銅金屬化層2052”的上方。
[0301]需要說明的是，當上述所述的第一增強層2041”的面積小于發射極/源極電極層的面積時，第一增強層2041”未完全覆蓋第一銅金屬化層2051”的表面。
[0302]調整實施例四中的制作銅金屬化結構的工藝順序，即可完成實施例六所述的銅金屬化結構的制作。如在實施例五所述，實施例四的工藝順序為:提供襯底-形成絕緣層和多晶硅層-形成阻擋層-形成籽銅層-形成增強層-形成銅金屬化層。將實施例四中的形成增強層的步驟放到形成銅金屬化層之后，即可完成實施例六所述的銅金屬化結構的制作。即，實施例六所述的銅金屬化結構的工藝順序為:提供襯底-形成絕緣層和多晶硅層-形成阻擋層-形成籽銅層-形成銅金屬化層-形成增強層。
[0303]實施例六的銅金屬化結構的制作方法與實施例四中的銅金屬化結構的制作方法僅是工藝順序的不同，其各對應步驟的工藝條件相同，為了簡要起見，本實施例不再贅述其制作方法。各個工藝條件請參見實施例四的描述。
[0304]以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。
[0305]雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
【權利要求】
1.一種功率半導體芯片的銅金屬化結構，所述功率半導體芯片包括:襯底，所述襯底包括第一區域和第二區域，所述第一區域和所述第二區域相隔離；所述第一區域為第一導電類型摻雜，所述第二區域為第二導電類型摻雜，所述第一導電類型與所述第二導電類型相反；其特征在于，所述銅金屬化結構包括: 依次位于所述第一區域上方的第一阻擋層、第一籽銅層和第一銅金屬化層，依次位于所述第二區域上方的第二阻擋層、第二籽銅層，第二銅金屬化層； 所述銅金屬化結構還包括:第一增強層和第二增強層； 其中，所述第一增強層位于所述第一籽銅層和所述第一銅金屬化層之間，或者，所述第一增強層位于所述第一阻擋層和所述第一籽銅層之間，或者，所述第一增強層位于所述第一銅金屬化層的上方； 所述第二增強層位于所述第二籽銅層和所述第二銅金屬化層之間，或者，所述第二增強層位于所述第二阻擋層和所述第二籽銅層之間，或者，所述第二增強層位于所述第二銅金屬化層的上方。
2.根據權利要求1所述的銅金屬化結構，其特征在于，所述第一增強層和/或所述第二增強層分別為一整體結構。
3.根據權利要求2所述的銅金屬化結構，其特征在于，所述整體結構為其內部設置有若干個開口的網狀結構。
4.根據權利要求1所述的銅金屬化結構，其特征在于，所述第一增強層包括至少兩個間斷的部分，和/或，所述第二增強層包括至少兩個間斷的部分。
5.根據權利要求1所述的銅金屬化結構，其特征在于，所述第一增強層和/或第二增強層的材質為N1、Pd或Pt。
6.根據權利要求1所述的銅金屬化結構，其特征在于，所述第一增強層和/或所述第二增強層的厚度范圍在I~5微米。
7.根據權利要求1所述的銅金屬化結構，其特征在于，所述第一銅金屬化層和/或所述第二銅金屬化層的厚度不超過15微米。
8.根據權利要求1-7任一項所述的銅金屬化結構，其特征在于，所述第一增強層的面積小于所述第一銅金屬化層的面積，和/或，所述第二增強層的面積小于所述第二銅金屬化層的面積。
9.根據權利要求1-7任一項所述的銅金屬化結構，其特征在于，所述銅金屬化結構還包括位于所述第一阻擋層下方的第一金半接觸層，和/或，位于所述第二阻擋層下方的第二金半接觸層。
10.根據權利要求1-7任一項所述的銅金屬化結構，其特征在于，所述銅金屬化結構包括設置在所述第一區域上的第一銅引線鍵合區和設置在所述第二區域上的第二銅引線鍵合區，所述第一增強層的外圍輪廓包圍所述第一銅引線鍵合區的外圍輪廓，和/或，所述第二增強層的外圍輪廓包圍所述第二銅引線鍵合區的外圍輪廓。
11.一種功率半導體芯片的銅金屬化結構，所述功率半導體芯片包括元胞區和柵極區； 在所述元胞區對應的襯底內部設置有兩個以上的元胞，所述元胞在電氣上并聯連接，在每個所述元胞結構內包括一個基區，每個所述基區內設置有兩個源極區；在所述元胞區包括位于兩個相鄰的所述基區內的相鄰源極區的之間的襯底上方的第一絕緣層和第一多晶硅層，所述第一多晶硅層埋在所述第一絕緣層內；在所述柵極區包括位于所述柵極區內的襯底上方的第二絕緣層和第二多晶硅層，所述第二多晶硅層通過所述第二絕緣層與所述元胞區和所述襯底實現電絕緣，且所述第二絕緣層覆蓋部分所述第二多晶硅層； 其特征在于，所述銅金屬化結構包括: 位于所述基區的兩個源極區之間的襯底上方、所述第一絕緣層上方以及所述第二絕緣層的第一部分上方的第一阻擋層；位于未被所述第二絕緣層覆蓋的第二多晶娃層上方以及所述第二絕緣層的第二部分上方的第二阻擋層；其中，所述第一阻擋層和所述第二阻擋層之間存在間隔； 依次位于所述第一阻擋層上方的第一籽銅層和第一銅金屬化層；依次位于所述第二阻擋層上方的第二籽銅層和第二銅金屬化層； 在所述元胞區還包括:第一增強層，所述第一增強層位于所述第一籽銅層和所述第一銅金屬化層之間，或者，所述第一增強層位于所述第一阻擋層和所述第一籽銅層之間，或者，所述第一增強層位于所述第一銅金屬化層的上方； 在所述柵極區還包括:第二增強層，所 述第二增強層位于所述第二籽銅層和所述第二銅金屬化層之間，或者，所述第二增強層位于所述第二阻擋層和所述第二籽銅層之間，或者，所述第二增強層位于所述第二銅金屬化層的上方。
12.根據權利要求11所述的銅金屬化結構，其特征在于，所述第一增強層和/或所述第二增強層為一整體結構。
13.根據權利要求12所述的銅金屬化結構，其特征在于，所述整體結構為其內部設置有若干個開口的網狀結構。
14.根據權利要求11所述的銅金屬化結構，其特征在于，所述第一增強層包括至少兩個間斷的部分，和/或，所述第二增強層包括至少兩個間斷的部分。
15.根據權利要求11所述的銅金屬化結構，其特征在于，所述第二增強層的形狀和大小與所述柵極區的形狀和大小相同。
16.根據權利要求11所述的銅金屬化結構，其特征在于，還包括若干條柵極母線，所述柵極母線位于所述第一阻擋層和所述第二阻擋層的間隔內，所述柵極母線的一端連接所述柵極區，另一端沿著所述柵極區向所述元胞區延伸的方向延伸。
17.根據權利要求11-16任一項所述的銅金屬化結構，其特征在于，所述第一增強層和/或所述第二增強層的材質為N1、Pd或Pt。
18.根據權利要求11-16任一項所述的銅金屬化結構，其特征在于，所述第一增強層和/或所述第二增強層的厚度范圍在I~5微米。
19.根據權利要求11-16任一項所述的銅金屬化結構，其特征在于，所述第一銅金屬化層和/或所述第二銅金屬化層的厚度不超過15微米。
20.一種功率半導體芯片的銅金屬化結構的制作方法，所述功率半導體芯片包括:襯底，所述襯底包括第一區域和第二區域，所述第一區域和所述第二區域相隔離；所述第一區域為第一導電類型摻雜，所述第二區域為第二導電類型摻雜，所述第一導電類型與所述第二導電類型相反； 其特征在于，所述銅金屬化結構的制作方法，包括:在所述襯底的第一區域上方依次形成第一阻擋層、第一籽銅層和第一銅金屬化層，在所述襯底的第二區域上方依次形成第二阻擋層、第二籽銅層和第二銅金屬化層； 其中，在形成所述第一阻擋層之后，并在形成所述第一籽銅層之前，還包括:在所述第一阻擋層上方形成第一增強層，或者，在形成所述第一籽銅層之后，在形成所述第一銅金屬化層之前，還包括:在所述第一籽銅層上方形成第一增強層，或者，在形成所述第一銅金屬化層之后，還包括:在所述第一銅金屬化層上方形成第一增強層； 在形成所述第二阻擋層之后，并在形成所述第二籽銅層之前，還包括:在所述第二阻擋層上方形成第二增強層，或者，在形成所述第二籽銅層之后，在形成所述第二銅金屬化層之前，還包括:在所述第二籽銅層上方形成第二增強層，或者，在形成所述第二銅金屬化層之后，還包括:在所述第二銅金屬化層上方形成第二增強層。
21.根據權利要求20所述的制作方法，其特征在于，形成所述第一增強層，具體包括: 在所述第一籽銅層上方形成第一初始增強層，或者，在所述第一阻擋層上方形成第一初始增強層，或者，在所述第一銅金屬化層上方形成第一初始增強層； 對所述初始增強層進行刻蝕，以形成預定圖案的第一增強層； 或者， 在所述第一籽銅層上方進行光刻膠造型，以在所述第一籽銅層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第一籽銅層和所述光刻膠上方形成第一增強層； 剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一籽銅層的上方形成預定圖案的第一增強層； 或者， 在所述第一阻擋層上方進行光刻膠造型，以在所述第一阻擋層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第一阻擋層和所述光刻膠上方形成第一增強層； 剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一阻擋層的上方形成預定圖案的第一增強層； 或者， 在所述第一銅金屬化層上方進行光刻膠造型，以在所述第一銅金屬化層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第一銅金屬化層和所述光刻膠上方形成第一增強層；剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一銅金屬化層的上方形成預定圖案的第一增強層。
22.根據權利要求20或21所述的制作方法，其特征在于，形成所述第二增強層，具體包括: 在所述第二籽銅層上方形成第二初始增強層，或者，在所述第二阻擋層上方形成第二初始增強層，或者，在所述第二銅金屬化層上方形成第二初始增強層； 對所述初始增強層進行刻蝕，以形成預定圖案的第二增強層； 或者， 在所述第二籽銅層上方進行光刻膠造型，以在所述第二籽銅層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第二籽銅層和所述光刻膠上方形成第二增強層； 剝離所述光刻膠以及位于所述光刻膠上方的第二增強層，以在所述第二籽銅層的上方形成預定圖案的第二增強層； 或者， 在所述第二阻擋層上方進行光刻膠造型，以在所述第二阻擋層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第二阻擋層和所述光刻膠上方形成第二增強層； 剝離所述光刻膠以及位于所述光刻膠上方的第二增強層，以在所述第二阻擋層的上方形成預定圖案的第二增強層； 或者， 在所述第二銅金屬化層上方進行光刻膠造型，以在所述第二銅金屬化層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第二銅金屬化層和所述光刻膠上方形成第二增強層；剝離所述光刻膠以及位于所述光刻膠上方的第二增強層，以在所述第二銅金屬化層的上方形成預定圖案的第二增強層。
23.一種功率半導體芯片的銅金屬化結構的制作方法，所述功率半導體芯片包括元胞區和柵極區；在所述元胞區對應的襯底內部設置有兩個以上的元胞，所述元胞在電氣上并聯連接，在每個所述元胞結構內包括一個基區，每個所述基區內設置有兩個源極區； 在所述元胞區包括位于兩個相鄰的所述基區內的相鄰源極區的之間的襯底上方的第一絕緣層和第一多晶硅層，所述第一多晶硅層埋在所述第一絕緣層內；在所述柵極區包括位于所述柵極區內的襯 底上方的第二絕緣層和第二多晶硅層，所述第二多晶硅層通過所述第二絕緣層與所述元胞區和所述襯底實現電絕緣，且所述第二絕緣層覆蓋部分所述第二多晶娃層； 其特征在于，所述銅金屬化結構的制作方法，包括: 分別在所述基區的兩個源極區之間的襯底上方、第一絕緣層上方以及所述第二絕緣層的第一部分上方形成第一阻擋層；分別在未被所述第二絕緣層包圍的第二多晶娃層上方以及所述第二絕緣層的第二部分上方形成第二阻擋層；其中，所述第一阻擋層和所述第二阻擋層相互隔離； 依次在所述第一阻擋層上方形成第一籽銅層和第一銅金屬化層；依次在所述第二阻擋層上方形成第二籽銅層和第二銅金屬化層； 其中，在形成所述第一阻擋層之后，并在形成所述第一籽銅層之前，還包括:在所述第一阻擋層上方形成第一增強層，或者，在形成所述第一籽銅層之后，在形成所述第一銅金屬化層之前，還包括:在所述第一籽銅層上方形成第一增強層，或者，在形成所述第一銅金屬化層之后，還包括:在所述第一銅金屬化層上方形成第一增強層； 在形成所述第二阻擋層之后，并在形成所述第二籽銅層之前，還包括:在所述第二阻擋層上方形成第二增強層，或者，在形成所述第二籽銅層之后，在形成所述第二銅金屬化層之前，還包括:在所述第二籽銅層上方形成第二增強層，或者，在形成所述第二銅金屬化層之后，還包括:在所述第二銅金屬化層上方形成第二增強層。
24.根據權利要求23所述的制作方法，其特征在于，形成所述第一增強層，具體包括: 在所述第一籽銅層上方形成第一初始增強層，或者在所述第一阻擋層上方形成第一初始增強層，或者，在所述第一銅金屬化層上方形成第一初始增強層； 對所述初始增強層進行刻蝕，以形成預定圖案的第一增強層；或者， 在所述第一籽銅層上方進行光刻膠造型，以在所述第一籽銅層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第一籽銅層和所述光刻膠上方形成第一增強層； 剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一籽銅層的上方形成預定圖案的第一增強層； 或者， 在所述第一阻擋層上方進行光刻膠造型，以在所述第一阻擋層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第一阻擋層和所述光刻膠上方形成第一增強層； 剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一阻擋層的上方形成預定圖案的第一增強層； 或者， 在所述第一銅金屬化層上方進行光刻膠造型，以在所述第一銅金屬化層上方形成光刻圖案； 在未被所述光刻膠覆蓋的所述第一銅金屬化層和所述光刻膠上方形成第一增強層；剝離所述光刻膠以及位于所述光刻膠上方的第一增強層，以在所述第一銅金屬化層的上方形成預定圖案的第一增強層。
【文檔編號】H01L23/485GK103956349SQ201410213313
【公開日】2014年7月30日 申請日期:2014年5月20日 優先權日:2014年5月20日
【發明者】劉國友, 覃榮震, 黃建偉 申請人:株洲南車時代電氣股份有限公司