用于tsv背面漏孔及介質層與tsv的自對準工藝的制作方法
【專利摘要】本發明提供一種用于TSV背面漏孔及介質層與TSV的自對準工藝，包括下述步驟：提供已經完成TSV盲孔結構制造的襯底；對襯底進行背面減薄，并利用刻蝕工藝使得TSV背面端頭突出于襯底背部表面；在襯底背面涂覆一層背面介質層，覆蓋襯底背面和突出襯底背部表面的TSV背面端頭；利用CMP工藝對背面介質層進行平坦化處理并使TSV露出；利用刻蝕工藝處理露出的TSV，形成TSV和背面介質層的臺階；在襯底背面淀積粘附層和種子層；利用TSV和介質層的臺階進行微凸點或RDL光刻對準，完成制作微凸點或RDL工藝。本發明可避免金屬對硅襯底的沾污，能夠保證制作微凸點或RDL時的光刻精度。
【專利說明】用于TSV背面漏孔及介質層與TSV的自對準工藝
【技術領域】
[0001]本發明涉及微電子封裝工藝，尤其是一種用于TSV背面漏孔及介質層與TSV的自對準工藝。
【背景技術】
[0002]在微電子封裝中，需要簡單、可靠的T S V背面連接工藝方法。而現有的TSV背面的連接技術通常采用下述方法:
1.對完成TSV盲孔結構的襯底背面進行研磨減薄。
[0003]2.在襯底背面進行CMP (化學機械拋光)工藝直至TSV漏孔，但此時襯底的Si和TSV的Cu (銅)同時露出，可能導致金屬對娃襯底的沾污。
[0004]3.在襯底背面制作介質層。
[0005]4.利用雙面對準工藝使背面介質層圖形化，即先利用襯底正面的對準標記進行對準，對襯底背面的介質層進行光刻，形成介質層圖形(光刻精度會影響背面介質層圖形的位置精度)；然后利用背面介質層圖形做為背面RDL的對準標記完成RDL工藝。
[0006]該方法中使用的雙面對準工藝對準精度較差，且要求晶圓背面有比較好的平整度，僅適用于利用CMP進行TSV漏孔的工藝，可能導致金屬對硅襯底的沾污。
【發明內容】
[0007]本發明的目的是克服現有技術中存在的不足，提供一種用于TSV背面漏孔及介質層與TSV的自對準工藝，可實現RDL及凸點的光刻單面對準工藝；一方面可以避免金屬對硅襯底的沾污，另外一方面背面RDL采用單面對準工藝，可以保證制作微凸點或RDL時的光刻精度。本發明采用的技術方案是:
步驟一，提供已經完成TSV盲孔結構制造的襯底；
步驟二，對含有TSV盲孔結構的襯底進行背面減薄；
步驟三，利用高選擇比刻蝕工藝刻蝕襯底背面，使得TSV背面端頭突出于襯底背部表
面；
步驟四，在襯底背面涂覆一層背面介質層，覆蓋襯底背面和突出襯底背部表面的TSV背面端頭；
步驟五，利用CMP工藝對背面介質層進行平坦化處理并使TSV露出；
步驟六，利用刻蝕工藝處理露出的TSV，形成TSV和背面介質層的臺階；
步驟七，在襯底背面淀積粘附層和種子層；
步驟八，利用TSV和介質層的臺階進行微凸點或RDL光刻對準，完成制作微凸點或RDL工藝。
[0008]進一步地，步驟一中，TSV盲孔周圍設有TSV絕緣層。
[0009]進一步地，步驟三中，刻蝕的方法采用濕法刻蝕工藝。
[0010]進一步地，背面介質層的材料包括聚合物材料、二氧化硅、氮化硅中的一種或多種。
[0011]進一步地，步驟七中，利用PVD物理氣相沉積工藝淀積粘附層和種子層。
[0012]進一步地，粘附層的材料為鈦。種子層的材料為銅。
[0013]本發明的優點在于:背面介質層采用采用自對準工藝，沒有光刻精度不足導致的誤差；可以實現無金屬沾污的TSV背面漏孔工藝；可減少一步光刻工藝，工藝成本較低；背面RDL采用單面對準工藝，可以保證制作微凸點或RDL時光刻精度。
【專利附圖】
【附圖說明】
[0014]圖1為本發明的襯底示意圖。
[0015]圖2為本發明的襯底減薄示意圖。
[0016]圖3為本發明的刻蝕晶圓背面的硅露出TSV背面端頭示意圖。
[0017]圖4為本發明的制作背面介質層示意圖。
[0018]圖5為本發明的背面平坦化處理示意圖。
[0019]圖6為本發明的形成臺階示意圖。
[0020]圖7為本發明的淀積粘附層和種子層示意圖。
[0021]圖8為本發明的背面進行對準并完成微凸點或RDL工藝示意圖。
[0022]圖9為本發明的流程圖。
【具體實施方式】
[0023]下面結合具體附圖和實施例對本發明作進一步說明。
[0024]本發明所提出的用于TSV背面漏孔及介質層與TSV的自對準工藝，包括下述步驟:
步驟一，提供已經完成TSV盲孔結構制造的襯底I，如圖1所示，襯底I中TSV盲孔周圍設有TSV絕緣層2，TSV盲孔中填充有TSV填充導體3 ；TSV填充導體3的材料通常是銅。
[0025]步驟二，如圖2所示，對含有TSV盲孔結構的襯底I進行背面減薄；
步驟三，如圖3所示，利用高選擇比刻蝕工藝刻蝕襯底I背面，使得TSV背面端頭突出于襯底I背部表面；
具體可采用刻蝕的方法進行襯底I背面硅刻蝕，比如濕法刻蝕工藝；由于TSV被TSV絕緣層2所保護，因此刻蝕過程中TSV結構不會受到損壞，也不會出現金屬沾污硅襯底的情況。
[0026]步驟四，如圖4所示，在襯底I背面涂覆一層背面介質層4，覆蓋襯底I背面和突出襯底I背部表面的TSV背面端頭；背面介質層4的材料包括以下材料中的一種或多種:聚合物材料、二氧化硅、氮化硅；
步驟五，如圖5所示，利用CMP工藝(化學機械拋光)對背面介質層4進行平坦化處理并使TSV露出；此步驟中，由于介質層4事先覆蓋住了襯底I的背面，因此在CMP工藝時，襯底I背面不會產生金屬沾污的情況。此步驟中TSV漏孔，完成了介質層和TSV的自對準工藝。
[0027]步驟六，如圖6所示，利用刻蝕工藝處理露出的TSV，形成TSV和背面介質層4的臺階5 ;此處的臺階5在后續的背面RDL (RDL:再布線層)工藝中可以起到對準標記的作用。
[0028]步驟七，如圖7所示，利用PVD物理氣相沉積工藝在襯底I背面淀積粘附層和種子層；為方便起見，圖6中粘附層和種子層畫在了一起，用附圖標記6表示該兩層，其中，粘附層的材料為鈦，種子層的材料為銅。
[0029]步驟八，如圖8所示，利用TSV和介質層的臺階5進行微凸點7或RDL光刻對準，完成制作微凸點或RDL工藝。
[0030]圖8中所不是微凸點7, RDL雖未畫出，但一般技術人員可以理解RDL的結構。制作微凸點或RDL時需要進行光刻、電鍍等工藝，采用現有的常規工藝即可，本申請不再詳細展開敘述。而在本步驟中，襯底背面RDL采用單面對準工藝，可以保證光刻精度。
[0031]本實施方式涉及的技術術語:TSV:即Through Silicon Vias,中文意思為“通過硅片通道”，或稱為硅通孔。
【權利要求】
1.一種用于TSV背面漏孔及介質層與TSV的自對準工藝，其特征在于，包括下述步驟: 步驟一，提供已經完成TSV盲孔結構制造的襯底(I)； 步驟二，對含有TSV盲孔結構的襯底(I)進行背面減薄； 步驟三，利用高選擇比刻蝕工藝刻蝕襯底(I)背面，使得TSV背面端頭突出于襯底(I)背部表面； 步驟四，在襯底(I)背面涂覆一層背面介質層(4)，覆蓋襯底(I)背面和突出襯底(I)背部表面的TSV背面端頭； 步驟五，利用CMP工藝對背面介質層(4)進行平坦化處理并使TSV露出； 步驟六，利用刻蝕工藝處理露出的TSV，形成TSV和背面介質層(4)的臺階(5)； 步驟七，在襯底(I)背面淀積粘附層和種子層； 步驟八，利用TSV和介質層的臺階(5)進行微凸點(7)或RDL光刻對準，完成制作微凸點或RDL工藝。
2.如權利要求1所述的用于TSV背面漏孔及介質層與TSV的自對準工藝，其特征在于:步驟一中，TSV盲孔周圍設有TSV絕緣層(2)。
3.如權利要求1所述的用于TSV背面漏孔及介質層與TSV的自對準工藝，其特征在于:步驟三中，刻蝕的方法采用濕法刻蝕工藝。
4.如權利要求1所述的用于TSV背面漏孔及介質層與TSV的自對準工藝，其特征在于:背面介質層(4)的材料包括聚合物材料、二氧化硅、氮化硅中的一種或多種。
5.如權利要求1所述的用于TSV背面漏孔及介質層與TSV的自對準工藝，其特征在于:步驟七中，利用PVD物理氣相沉積工藝淀積粘附層和種子層。
6.如權利要求1所述的用于TSV背面漏孔及介質層與TSV的自對準工藝，其特征在于:粘附層的材料為鈦。
7.如權利要求1所述的用于TSV背面漏孔及介質層與TSV的自對準工藝，其特征在于:種子層的材料為銅。
【文檔編號】H01L21/768GK103887231SQ201410131113
【公開日】2014年6月25日 申請日期:2014年4月2日 優先權日:2014年4月2日
【發明者】薛愷, 張文奇 申請人:華進半導體封裝先導技術研發中心有限公司