半導體器件及布局設計系統的制作方法

半導體器件及布局設計系統的制作方法
【專利摘要】本公開涉及半導體器件及布局設計系統。在包括含有多個密封環的密封環區的半導體器件中，該多個密封環經由橋接圖形按相等的間距彼此耦接，橋接圖形的不當局部重定位會降低半導體器件的可靠性。半導體器件具有含有按第一間距間隔開的預定數量的橋接圖形的第一分組以及含有按第一間距間隔開的預定數量的橋接圖形的第二分組，第二分組位于與第一分組相距第二間距之處。第二間距大于第一間距。
【專利說明】半導體器件及布局設計系統
[0001]相關申請的交叉引用
[0002]在2013年3月12日提交的日本專利申請N0.2013-049046的公開內容，包括說明書、附圖和摘要，通過引用的方式全文并入本文。

【技術領域】
[0003]本發明涉及具有保護區的半導體器件以及布局設計系統。

【背景技術】
[0004]水分在半導體器件(以下，可以稱為半導體芯片)的劃片表面進入等會不利地影響在半導體芯片上的電路元件和布線層。這樣的水分進入常常發生于包括由低介電常數的絕緣材料制成的層間絕緣層的半導體芯片上。而且，在半導體芯片上的電路元件和布線會因在半導體芯片上的劃片或樹脂成型期間出現于層間絕緣層上的裂紋而斷裂。
[0005]日本未經審查的專利公開N0.2006-210648公開了包括覆蓋于半導體基板之上的元件形成區以及形成于元件形成區周圍的密封環區的半導體器件。密封環區包括具有布線的布線層以及具有數行狹縫通孔(slit via)的通孔層。
[0006]如日本未經審查的專利公開N0.2006-210648所公開的，形成于元件形成區周圍的作為元件形成區的保護區的典型的密封環區包括:包含狹縫通孔和布線層的多個密封環。該多個密封環能夠以較高的可靠性抑制水分進入元件形成區內以及裂紋出現于層間絕緣層上。
[0007]該多個密封環每個都具有垂直于狹縫通孔和布線層的延伸方向而形成的多個橋接圖形(bridge pattern)。像密封環一樣,橋接圖形通過狹縫通孔和布線層來配置。橋接圖形的狹縫通孔和布線層與密封環的狹縫通孔和布線層耦接。狹縫通孔和布線層在密封環的內部和外部是彼此相對的。由橋接圖形耦接的密封環提高了密封環區的機械強度。


【發明內容】

[0008]密封環區的布局設計通過根據設計規則結合某些基本單元數據塊而獲得。包括橋接圖形的預定數量的基本單元按預定的間距來布置，從而形成在半導體芯片上的密封環之間的橋接圖形。即使是在按照相同的設計規則做出的設計中，元件形成區和密封環區的尺寸也會在半導體芯片之間不同。如果橋接圖形在半導體芯片的尺寸改變時無法按相等的間距均勻地間隔開，則需要局部改變橋接圖形之間的距離。這種改變通過局部地改變在含有橋接圖形的基本單元之間的間距來調整。
[0009]如果含有橋接圖形的基本單元按照不適合的方式進行局部重定位，則密封環區的機械強度降低。這會降低半導體芯片的可靠性。其他問題和新特征將參考本說明書的描述和附圖來闡明。
[0010]根據一種實施例，半導體器件包括形成于半導體基板之上的電路設計區以及布置于電路設計區周圍的密封環區。密封環區具有第一密封環角部單元和第二密封環角部單元、與各自的第一及第二密封環角部單元耦接的第一密封環和第二密封環，以及與第一及第二密封環耦接的多個第一橋接圖形。第一橋接圖形具有第一分組和第二分組，第一分組鄰接于第一密封環角部單元并且包括按第一間距間隔開的預定數量的第一橋接圖形，而第二分組位于與第一分組相距第二間距之處并且包括按第一間距間隔開的預定數量的第一橋接圖形。第二間距大于第一間距。
[0011]根據該實施例，與密封環耦接的橋接圖形的位置被調整于芯片周圍且于芯片的中心附近，從而在保持密封環區的機械強度的同時完成半導體器件。

【專利附圖】

【附圖說明】
[0012]圖1是根據第一實施例的半導體器件的示意圖；
[0013]圖2是設置于根據第一實施例的半導體器件中的密封環區的平面圖；
[0014]圖3A至3C是示出設置于根據第一實施例的半導體器件中的密封環邊緣單元的平面圖和截面圖；
[0015]圖4A和4B是設置于根據第一實施例的半導體器件中的橋間距調整單元的平面圖和截面圖；
[0016]圖5A和5B是設置于根據第一實施例的半導體器件中的密封環角部單元的平面圖；
[0017]圖6是設置于根據第一實施例的半導體器件中的密封環區的平面圖；
[0018]圖7A和7B是設置于根據第一實施例的半導體器件中的密封環區的截面圖；
[0019]圖8是根據該實施例的密封環/裂紋擴展防止布局生成系統的示意圖；
[0020]圖9是由根據該實施例的密封環/裂紋擴展防止布局生成系統生成的芯片單元數據的示意圖；
[0021]圖10是示出由根據該實施例的密封環/裂紋擴展防止布局生成系統生成密封環區的步驟的流程圖；
[0022]圖11示出了在為圖10中的生成密封環區的步驟所必需的主要區域的矩形坐標與主要區域之間的距離之間的關系；
[0023]圖12是在密封環角部單元之間的間距的說明圖，該間距在圖10的步驟S6中計算出；
[0024]圖13示出了基于在圖10的步驟S8中的處理而布置于密封環角部單元之間的預定數量的密封環邊緣單元的布局；
[0025]圖14示出了基于在圖10的步驟S9中的處理而布置于密封環角部單元之間的第一密封環邊緣單元分組和第二密封環邊緣單元分組的布局；
[0026]圖15示出了基于在圖10的步驟S9中的處理而布置的密封間距調整單元分組的布局;
[0027]圖16是示出在根據該實施例的密封環/裂紋擴展防止布局生成系統中生成密封環區的步驟S9的修改的流程圖；
[0028]圖17是根據第二實施例的半導體器件的示意圖；
[0029]圖18是示出在圖8的密封環/裂紋擴展防止布局生成系統中生成設置于圖17的半導體器件內的密封環區的步驟的流程圖；
[0030]圖19示出了設置于圖17的半導體器件內的主要區域的矩形坐標以及在主要區域之間的距離與表文件描述之間的關系；
[0031]圖20是根據第三實施例的半導體器件的示意圖；
[0032]圖21A至21C是設置于圖20的半導體器件內的裂紋擴展防止區的平面圖和截面圖；
[0033]圖22是示出在根據該實施例的密封環/裂紋擴展防止布局生成系統中生成裂紋擴展防止區的步驟的流程圖；
[0034]圖23是根據第四實施例的半導體器件的示意圖；
[0035]圖24是設置于圖23的半導體器件內的密封環區和裂紋擴展防止區的平面圖；以及
[0036]圖25是根據第五實施例的半導體器件的示意圖。

【具體實施方式】
[0037]實施例將在下文參照附圖來描述。本發明并非總是限定于在實施例中所描述的數字和數量，除非另有規定。在實施例的附圖中，相同的引用符號和引用數字指示相同的部分或等同部分。在實施例的描述中，由相同的引用符號指示的部分可以不重復解釋。
[0038]<根據第一實施例的半導體器件>
[0039]參照圖1，以下將描述根據第一實施例的半導體器件I的配置。
[0040]在下面的解釋中，在橋接圖形br之間的間距指示在橋接圖形br之間的中心距離，除非另有規定。
[0041]半導體器件I包括電路設計區1D、密封環區SR以及芯片外圍部分11、12、13和14(以下將稱為芯片外圍部分11至14，在其他配置要求中同樣如此)。電路設計區ID包括各種功能塊、輸入/輸出部分和鍵合焊盤。密封環區SR包括密封環角部單元SCl至SC4以及密封環邊緣Sel至Se4。芯片外圍部分11至14指示通過劃片切割的半導體器件I的切割側面。
[0042]密封環角部單元SCl至SC4在結構上是相同的并且沿不同的方向取向，取決于密封環角部單元的位置。例如，如果密封環角部單元SCl布置于半導體器件I的左下角，則密封環角部單元SC2至SC4從密封環角部單元SCl的取向起順時針依次旋轉90°。在圖1中，在矩形的中心部分的代表密封環角部單元SCl至SC4的箭頭指示密封環角部單元SCl至SC4的取向。在本說明書中，在用作基本單元的密封環角部單元SCl上的布局數據表示為密封環角部單元SC。
[0043]在密封環區SR內的密封環邊緣Sel包括布置于密封環角部單元SCl與密封環角部單元SC4之間的多個密封環邊緣單元SE以及至少一個橋間距調整單元SF。
[0044]在密封環區SR內的密封環邊緣Se2包括布置于密封環角部單元SCl與密封環角部單元SC2之間的多個密封環邊緣單元SE。
[0045]在密封環區SR內的密封環邊緣Se3包括布置于密封環角部單元SC2與密封環角部單元SC3之間的多個密封環邊緣單元SE以及至少一個橋間距調整單元SF。
[0046]在密封環區SR內的密封環邊緣Se4包括布置于密封環角部單元SC3與密封環角部單元SC4之間的多個密封環邊緣單元SE。在密封環邊緣Sel至Se4內的密封環邊緣單元SE的數量以及橋間距調整單元SF的數量可任選地設置，取決于半導體器件I的尺寸及設計規則。
[0047]在密封環邊緣Sel至Se4上的密封環邊緣單元SE和橋間距調整單元SF針對各自的密封環邊緣Sel至Se4而沿不同的方向取向。例如，密封環邊緣單元SE在密封環邊緣Se2上的取向相對密封環邊緣單元SE在密封環邊緣Sel上的取向順時鐘旋轉90°。密封環邊緣單元SE或橋間距調整單元SF在密封環邊緣Se3和Se4上的旋轉角如同在密封環邊緣Se2上那樣來設定。
[0048]參照圖2，以下將討論設置于根據第一實施例的半導體器件I內的密封環區SR的平面圖。
[0049]如上所述，密封環區SR包括密封環角部單元SCl至SC4以及密封環邊緣Sel至Se4。如圖2所示，密封環邊緣Sel包括第一密封環邊緣單元分組Gsel、第二密封環邊緣單元分組Gse2及橋間距調整單元分組Gsf。如同后面將描述的，密封環區SR包括多個布線層以及用于耦接不同的布線層的通孔。圖2示出了布線層之一以及與該布線層耦接的通孔的平面圖形。
[0050]第一密封環邊緣單元分組Gsel鄰接于密封環角部單元SCl而布置。第一密封環邊緣單元分組Gsel包括沿著芯片外圍部分11而彼此鄰接布置的密封環邊緣單元SE。布置于第一密封環邊緣單元分組Gsel的左端的密封環邊緣單元SE鄰接于密封環角部單元SCl而布置。
[0051]第二密封環邊緣單元分組Gse2鄰接于密封環角部單元SC4而布置。第二密封環邊緣單元分組Gse2包括沿著芯片外圍部分11而彼此鄰接布置的密封環邊緣單元SE。布置于第二密封環邊緣單元分組Gse2的右端的密封環邊緣單元SE鄰接于密封環角部單元SC4而布置。
[0052]橋間距調整單元分組Gsf被布置于布置于第一密封環邊緣單元分組Gsel的右端的密封環邊緣單元SE與布置于第二密封環邊緣單元分組Gse2的左端的密封環邊緣單元SE之間。橋間距調整單元分組Gsf包括至少一個橋間距調整單元SF。
[0053]橋間距調整單元SF按預定的間距布置于第一密封環邊緣單元分組Gsel與第二密封環邊緣單元分組Gse2之間。在這種情況下，橋間距調整單元SF之一可以部分地上覆于密封環邊緣單元SE之上。“上覆(overlie)”意指在布局數據之上的布置。在半導體器件I內的布線圖形等通過對相應的布局數據執行或運算(OR)來形成。
[0054]密封環區SR包括在電路設計區ID周圍的八個密封環srl至sr8。密封環srl至sr8經由橋接圖形br彼此稱接。因此,在密封環區SR中，介于密封環srl至sr8之間的區域由橋接圖形br劃分成小的區域。這種結構有助于機械強度更高的且防潮性更高的密封環區SR。
[0055]以下將描述橋接圖形br的局部重定位的必要性。
[0056]橋間距調整單元分組Gsf被布置于第一密封環邊緣單元分組Gsel與第二密封環邊緣單元分組Gse2之間。如果密封環邊緣Sel的長度是密封環邊緣單元SE的寬度wse的整數倍，則密封環邊緣Sel僅包括密封環邊緣單元SE。在這種情況下，在密封環邊緣Sel內的橋接圖形br按照滿足設計規則的預定間距均勻間隔開。
[0057]如果密封環邊緣Sel的長度不是密封環邊緣單元SE的寬度wse的整數倍，則橋接圖形br無法進行局部布置。橋間距調整單元分組Gsf對應于橋接圖形br無法布置的區域。
[0058]橋接圖形br無法被布置，因為橋接圖形br的布置違反了半導體器件I的設計規貝U。特別地，相鄰的橋接圖形br的布線層和通孔按照比由設計規則指定的最小值小的間距間隔開。因而，布置于橋間距調整單元分組Gsf內的橋間距調整單元SF不具有橋接圖形br,而是僅具有密封環srl至sr8的某些部分的圖形。
[0059]在橋間距調整單元SF的區域附近，橋接圖形br按照比其他部分的間距更大的間距來間隔開。這降低了密封環區SR的機械強度。
[0060]在半導體器件I的角部附近的密封環srl至sr8易受由劃片或樹脂成型引起的應力影響。因而，為在角部及其附近的密封環srl至sr8添加的橋接圖形br在設計規則下合意地按最小間距均等地間隔開。在例如半導體器件I的芯片外圍部分11的中心周圍的密封環srl至sr8與在半導體器件I的角部附近的密封環相比較不容易受由劃片或樹脂成型引起的應力影響。因而，橋間距調整單元SF合意地布置于例如芯片外圍部分11的中心附近。
[0061]以下將討論在局部重定位的橋接圖形br之間的間距。
[0062]在包含于密封環區SR內的橋接圖形br當中，布置于與第一密封環邊緣單元分組Gsel對應的區域內的橋接圖形br的間距等于密封環邊緣單元SE的寬度wse，即，所布置的密封環邊緣單元SE的間距。類似地，布置于與第二密封環邊緣單元分組Gse2對應的區域內的橋接圖形br的間距按寬度wse來設定。
[0063]橋間距調整單元分組Gsf具有沒有橋接圖形br的橋間距調整單元SF。因此，在密封環區SR中，與橋間距調整單元分組Gsf對應的區域不具有橋接圖形br。因而，如果局部區域由于密封環邊緣Sel的長度與密封環邊緣單元的寬度wse之間的關系而無法含有橋接圖形br，則不含有橋接圖形br的區域被設置于芯片外圍部分11的中心附近。
[0064]涉及橋接圖形br的局部重定位的密封環區SR的特征被認為是橋接圖形br之間的間距。如圖2所示，在第一密封環邊緣單元分組Gsel中，橋接圖形br按照與密封環邊緣單元SE的寬度wse相等的間距間隔開。換言之，在鄰接于密封環角部單元SCl而布置的第一密封環邊緣單元分組Gsel中，預定數量的橋接圖形br按第一間距dsl (=wse)間隔開。
[0065]布置于橋間距調整單元分組Gsf的相對兩側的橋接圖形br按第二間距ds2間隔開。第二間距ds2基本上等于按間距dsl布置于橋間距調整單元分組Gsf之上的橋間距調整單元SF的寬度之和。
[0066]換言之，間距dsl和間距ds2具有下列關系:
[0067]dsl〈ds2
[0068]因而，橋接圖形br被局部重定位，即，在橋接圖形br之間的間距在芯片外圍部分11的中心附近增大。
[0069]在密封環區SR內的橋接圖形br優選地是考慮到在包含于密封環角部單元SCl內的橋接圖形br與布置于第一密封環邊緣單元分組Gsel的左端的橋接圖形br之間的間距ds3而布置的。換言之，間距ds3優選地被設定為小于在設置于芯片外圍部分11的中心附近的橋接圖形br之間的間距ds2 (ds3〈ds2)。更優選地，間距ds3等于間距dsl (ds3=dsl)。
[0070]參照圖3A至3C，以下將討論設置于根據第一實施例的半導體器件I中的密封環邊緣單元SE的平面圖和截面圖。
[0071]密封環邊緣單元SE包括形成于半導體基板(未示出)之上的布線層Ml至M6以及與布線層耦接的通孔V12至V56。通孔V12至V56被嵌入于層間絕緣層(未示出)內。
[0072]圖3A是設置于密封環邊緣單元SE內的布線層Ml至M4和通孔V12至V45的平面圖。布線層Ml至M4和通孔V12至V45在平面圖中是形狀相同的。八個水平圖形配置了密封環srl至sr8的某些部分。七個垂直圖形配置了橋接圖形br。wse表示密封環邊緣單元SE的寬度，而hse表示密封環邊緣單元SE的高度。
[0073]圖3B是設置于密封環邊緣單元SE內的布線層M5和M6及通孔V56的平面圖。三個寬布線圖形指示在平面圖中形狀相同的布線層M5和M6。兩個窄布線圖形指示布線層M5的形狀。寬布線圖形形成于各自由布線層Ml至M4配置的且被直接布置于布線圖形之下的兩個密封環之上。窄布線圖形在平面圖中與密封環重疊。密封環包括布線層Ml至M4并且被直接布置于布線圖形之下。寬布線圖形和窄布線圖形總體配置了密封環srl至sr8的某些部分。
[0074]圖3C是沿密封環邊緣單元SE的Υ11-Υ1截取的截面圖。
[0075]布線層Ml和M2、布線層M2和M3、布線層M3和M4、布線層M4和M5以及布線層M5和M6分別經由通孔V12、通孔V23、通孔V34、通孔V45和通孔V56來耦接。布線層M6和通孔V56的形狀具有被設定為比下方的布線層Ml至M5和通孔V12至V45的尺寸大的最小尺寸。
[0076]參照圖4A和4B，以下將討論設置于根據第一實施例的半導體器件I內的橋間距調整單元SF的平面圖和截面圖。
[0077]圖4A是設置于橋間距調整單元SF內的布線層Ml至M4和通孔V12至V45的平面圖。布線層Ml至M4和通孔V12至V45在平面圖中是形狀相同的。八個水平圖形配置了密封環srl至sr8的某些部分。橋間距調整單元SF具有寬度wsf，并且橋間距調整單元SF的高度如同密封環邊緣單元SE那樣設定為hse。
[0078]與密封環邊緣單元SE不一樣，橋間距調整單元SF不具有橋接圖形br。如上所述，橋間距調整單元分組Gsf包括鄰接于彼此而布置的橋間距調整單元SF。如果第一密封環邊緣單元分組Gsel和第二密封環邊緣單元分組Gse2按照不是橋間距調整單元SF的寬度wsf的整數倍的間距間隔開，則與小數部分的值對應的間距促使橋間距調整單元SF部分地“上覆于”布置于第二密封環邊緣單元分組Gse2的左端的密封環邊緣單元SE之上。
[0079]參照圖5A和5B，以下將討論設置于根據第一實施例的半導體器件I內的密封環角部單元SC的平面圖。
[0080]圖5A是設置于密封環角部單元SC內的布線層Ml至M4和通孔V12至V45的平面圖。布線層Ml至M4和通孔V12至V45在平面圖中是形狀相同的。具有角部的八個圖形配置了密封環srl至sr8的某些部分。橋接圖形br垂直于密封環的方向而布置于密封環srl和sr8當中。
[0081]圖5B是設置于密封環角部單元SC內的布線層M5和M6及通孔V56的平面圖。三個寬布線圖形指示在平面圖中是形狀相同的布線層M5和M6。兩個窄布線圖形指示布線層M5的形狀。寬布線圖形形成于各自由布線層Ml至M4配置的且被直接布置于布線圖形之下的兩個密封環之上。窄布線圖形被形成以便在平面圖中上覆于由布線層Ml至M4配置的且直接布置于布線圖形之下的密封環之上。寬布線圖形和窄布線圖形總體配置了密封環srl至sr8的某些部分。密封環角部單元SC具有寬度wse和高度hsc。
[0082]圖5A和5B示出了密封環角部單元SC的實例。在半導體器件I的角部的密封環的形狀在考慮到例如施加于角部的應力或層間絕緣層的特性的情況下被正確地設置。
[0083]參照圖6，以下將討論設置于根據第一實施例的半導體器件I內的密封環區SR的平面圖。
[0084]圖6是圖2所示的半導體器件I的左下部分的放大平面圖。第一密封環邊緣單元分組Gsel鄰接于密封環角部單元SCl而布置。橋間距調整單元分組Gsf被布置于第一密封環邊緣單元分組Gsel與第二密封環邊緣單元分組Gse2之間。兩個橋間距調整單元SF布置于圖6所示的橋間距調整單元分組Gsf中。橋間距調整單元SF鄰接于彼此而布置。右側的橋間距調整單元SF部分覆蓋于布置于第二密封環邊緣單元分組Gse2的左端的密封環邊緣單元SE之上。
[0085]參照圖7A和7B，以下將討論設置于根據第一實施例的半導體器件I內的密封環區SR的截面圖。
[0086]圖7A是沿圖6所示的密封環區SR的直線Xl1-XlI’截取的截面圖。換言之，圖7A示出了布置于圖6所示的密封環srl和sr2之間的橋接圖形br的截面圖。橋接圖形br包括布線層Ml至M4以及形狀相同的通孔V12至V34。為了避免附圖的復雜性，省略了布線層M5和M6及通孔V45和V46 (參見圖3A至3C)。
[0087]在第一密封環邊緣單元分組Gsel中，橋接圖形br按照間距dsl，即，按照與密封環邊緣單元SE的寬度wse相等的間距間隔開。在圖7A中，在布線層M4之間的中心距離被定義為橋接圖形br的間距。
[0088]橋接圖形br按照具有比間距dsl更大的值的間距ds2間隔開，橋間距調整單元分組Gsf介于橋接圖形br之間。在間距ds2與間距dsl之間的差異基本上等于橋間距調整單元SF的寬度wsf之和。
[0089]關于在密封環角部單元SCl與第一密封環邊緣單元分組Gsel之間的邊界區而彼此相對的橋接圖形br按照間距ds3間隔開。間距ds3優選地小于間距ds2。間距ds3和間距dsl更優選為彼此相等。
[0090]圖7B是沿圖6所示的密封環區SR直線Χ21-Χ21‘截取的截面圖。換言之，圖7B示出了圖6所示的密封環srl的截面。可從截面圖了解到，密封環srl被配置為由布線層Ml至M4和通孔V12至V34的導電材料制成的“墻壁(wall )”。橋接圖形(未示出)像密封環srl 一樣被配置。
[0091]局部定位于半導體器件I內的橋接圖形br具有下列作用:
[0092]機械應力由施加于半導體器件I的芯片角部的應力施加于密封環區SR。密封環區SR包括像多個層和橋接圖形br —樣包圍著電路設計區ID的密封環srl至sr8。為了增加密封環區的機械強度，橋接圖形br在設計規則下合意地按照預定的相等間距間隔開。但是，密封環區SR的數據結構可能需要橋接圖形br的局部定位(間距的增大)。
[0093]在根據第一實施例的半導體器件I中，局部定位的橋接圖形br位于芯片外圍部分n至14的中心周圍，除了芯片角部。這給半導體器件I提供了高可靠性，同時保持在芯片角部的密封環區SR的機械強度，并且促進密封環區SR的布局設計。
[0094]<密封環/裂紋擴展防止布局生成系統>
[0095]參照圖8，以下將描述根據該實施例的密封環/裂紋擴展防止布局生成系統8的配置。
[0096]密封環/裂紋擴展防止布局生成系統8生成包圍著設置于半導體器件I內的電路設計區ID的密封環區SR。
[0097]密封環/裂紋擴展防止布局生成系統8基于執行參數8a、表文件Sb及構件數據文件8c來輸出芯片單元數據9和執行結果列表10。
[0098]執行參數8a包括為生成密封環區SR所需的設計數據的文件名、電路設計區ID的文件名以及半導體器件I的芯片尺寸。表文件8b是用于指定關于配置密封環區SR的單元以及單元的布局規范的信息的文件。這些文件是為半導體器件I的各自的制造工藝規范準備的。構件數據文件8c含有關于配置密封環區SR的單元的布局數據。
[0099]芯片單元數據9是通過例如將密封環區SR添加至電路設計區ID而獲得的數據。執行結果列表10包括密封環/裂紋擴展防止布局生成系統8的執行日志和執行參數描述文件。
[0100]參照圖9，以下將描述由密封環/裂紋擴展防止布局生成系統8生成的芯片單元數據9的配置。
[0101]芯片單元數據9包括電路設計區ID的布局數據9a、密封環區SR的布局數據9b以及其他數據9c。電路設計區ID的布局數據9a具有層次結構。例如，用于電路單元A的數據9al包括用于電路單元B的數據9all以及用于電路單元C的數據9al2。
[0102]參照圖10和圖11至15，以下將描述密封環/裂紋擴展防止布局生成系統8的處理步驟。
[0103]圖10示出了用于通過密封環/裂紋擴展防止布局生成系統8來生成密封環區SR的步驟SI至S9。
[0104]圖11示出了為圖10中的生成步驟所需的主要區域的矩形坐標與在主要區域之間的距離之間的關系。
[0105]圖12示出了在密封環角部單元SC之間的間距Si。間距Si在圖10的步驟S6中進行計算。
[0106]圖13示出了基于在圖10的步驟S8中的處理而布置于密封環角部單元SC之間的預定數量的密封環邊緣單元SE的布局。
[0107]圖14示出了基于在圖10的步驟S9中的處理而布置于密封環角部單元SC之間的第一密封環邊緣單元分組Gsel和第二密封環邊緣單元分組Gse2的布局。
[0108]圖15示出了基于在圖10的步驟S9中的處理而布置的橋間距調整單元分組Gsf的布局。
[0109]在圖8中的密封環/裂紋擴展防止布局生成系統8執行圖10的處理步驟SI至S9。
[0110](步驟SI)
[0111]用于所使用的工藝規范的表文件被根據為半導體器件I的每個制造工藝規范準備的表文件8b來指定。
[0112](步驟S2)
[0113]關于所使用的密封環角部單元SC、所使用的密封環邊緣單元SE及所使用的橋間距調整單元SF的單元名稱/單元尺寸/布設間距的信息基于有關包含于步驟SI所指定的表文件中的密封環數據設計規則塊的描述而被輸入到密封環/裂紋擴展防止布局生成系統8。
[0114]而且，距離Ws和距離St基于有關密封環數據設計規則塊的描述而被輸入到密封環/裂紋擴展防止布局生成系統8 (參見圖11)。距離Ws是從半導體器件I的劃片線中心(由矩形坐標PscO和Pscl定義的四個邊)到密封環區SR的外圍(由矩形坐標PseO和Psel定義的四個邊)的距離(未示出)。距離St是從電路設計區ID (由矩形坐標PdO和Pdl定義的四個邊)到密封環區SR的外圍的距離。
[0115](步驟S3)
[0116]電路設計區ID的文件名及尺寸借助于圖形用戶界面(⑶I)作為執行參數8a輸入到密封環/裂紋擴展防止布局生成系統8。電路設計區ID的左下角坐標PdO (XbO，YbO)和右上角坐標Pdl (Xbl，Ybl)作為電路設計區ID的尺寸來輸入(參見圖11)。
[0117](步驟S4)
[0118]密封環區SR的矩形坐標PseO (XsbO, YsbO)和Psel (Xsbl, Ysbl)通過下列等式基于距離St及電路設計區ID的矩形坐標來確定(參見圖11):
[0119]XsbO=XbO-St
[0120]YsbO=YbO-St
[0121]XsbI=Xb1+St
[0122]Ysb I=Yb I+St
[0123]而且，在劃片線中心之間的沿X方向的距離Wsx以及沿Y方向的距離Wsy通過下列等式來確定(參見圖11):
[0124]Wsx= (Xsbl-XsbO) + (Ws*2)
[0125]Wsy= (Ysbl-YsbO) + (Ws*2)
[0126]其中意指乘法。
[0127](步驟S5)
[0128]密封環角部單元SC被布置于密封環區SR的每個角上。在密封環區SR的四個角上的坐標基于坐標PseO和Psel來確定(參見圖11)。
[0129](步驟S6)
[0130]在密封環角部單元SC之間的間距Si通過下列等式來確定(參見圖11和12)，并且然后值nse通過將間距Si除以密封環邊緣單元SE的寬度wse來算出。圖12示出了在密封環區SR的左下方的和右下方的密封環角部單元SC之間的間距Si的計算。
[0131]WO=Xsbl-XsbO
[0132]sl=w0- (wsc+hsc)
[0133]nse=sl/wse
[0134]其中“/”意指除法。
[0135](步驟S7)
[0136]確定所除得的值nse是僅為商(sl/wse可整除)還是具有商和余數(sl/wse不可整除)。
[0137](步驟S8)
[0138]如果所除得的值nse僅為商,如圖13所示,則Ne (商)組(array)密封環邊緣單元SE鄰接于彼此而布置于密封環角部單元SC之間。布設間距按照密封環邊緣單元SE的寬度wse來設定。
[0139](步驟S9)
[0140]如果所除得的值nse具有商和余數，如圖14所示，則第一密封環邊緣單元分組Gsel和第二密封環邊緣單元分組Gse2布置于密封環角部單元SC之間。第一密封環邊緣單元分組Gsel包括以與寬度wse相等的間距布置的Nel組密封環邊緣單元SE，而第二密封環邊緣單元分組Gse2包括以與寬度wse相等的間距布置的Ne2組密封環邊緣單元SE。
[0141]Nel和Ne2被設定如下:
[0142]Nel=f10r (floor (Ne) /2)…等式 I
[0143]Ne2=ceil (floor (Ne/2))…等式 2
[0144]其中“floor”和“ceil”分別代表下取整函數(floor funct1n)和上取整函數(ceiling funct1n)。如等式I和2所示,第一密封環邊緣單元分組Gsel和第二密封環邊緣單元分組Gse2含有數量幾乎相等的密封環邊緣單元SE。
[0145]第一密封環邊緣單元分組Gsel和第二密封環邊緣單元分組Gse2鄰接于各自的密封環角部單元SC而布置。在第一密封環邊緣單元分組Gsel與第二密封環邊緣單元分組Gse2之間的區域(距離s2)按照橋接圖形br的局部定位區域來設定。
[0146]如圖15所示， 具有距離s2的橋接圖形br的局部定位區域含有橋間距調整單元分組Gsf。橋間距調整單元分組Gsf包括按照與寬度wsf相等的間距布置的Nfl組橋間距調整單元SF。寬度wsf是橋間距調整單元SF的寬度。Nfl被設定如下:
[0147]Nfl=ceil (s2/wsf)
[0148]由于在等式I和2中所含有的值幾乎彼此相等(Ne2_Nel=l)，因而橋間距調整單元分組Gsf基本上布置于密封環角部單元SC之間的中心。
[0149]有關布置于橋間距調整單元分組Gsf的右端的橋間距調整單元SF的數據可以與有關布置于第二密封環邊緣單元分組Gse2的左端的密封環邊緣單元SE的數據部分重疊。數據的重疊允許半導體器件I具有各種電路設計區和芯片尺寸，以促進橋接圖形br在形狀相同的橋間距調整單元SF中的局部定位。
[0150]密封環/裂紋擴展防止布局生成系統8具有下列作用:
[0151]密封環/裂紋擴展防止布局生成系統8基于電路設計區ID在表文件Sb中的數據范圍及距離St來確定密封環區SR的形成區。而且，劃片線中心基于相對于密封環區SR的形成區的距離Ws來確定。因此，密封環區SR的布局得以容易地確定。而且，密封環區SR的形成區不取決于劃片線的結構。
[0152]密封環/裂紋擴展防止布局生成系統8首先將密封環角部單元SC布置于密封環區SR的每個角部。然后，第一密封環邊緣單元分組Gsel和第二密封環邊緣單元分組Gse2被布置為鄰接布置于密封環區SR的外圍的兩端的密封環角部單元SC。橋間距調整單元分組Gsf然后被布置于第一密封環邊緣單元分組Gsel與第二密封環邊緣單元分組Gse2之間。因而，橋接圖形br被局部定位于芯片外圍部分11至14的中心附近，保持密封環區SR的機械強度。
[0153]參照圖16，以下將描述在密封環/裂紋擴展防止布局生成系統8中生成密封環區SR的步驟S9的修改。
[0154]步驟S91在下列方面不同于圖10中的步驟S9:在圖16的步驟S7中，如果sl/wse(=nse)不可整除，則包括密封環邊緣單元SE組的密封環邊緣單元分組Gsel和Gse2被布置為鄰接密封環角部單元SCI。組數在考慮到最小間距ad的情況下于步驟S91中確定。
[0155]特別地，在步驟S91中，間距Si被設定為“間距S1- ad”，并且然后通過將間距si的值除以密封環邊緣單元SE的寬度wse所獲得的值的商被確定。在步驟S9中，在等式I和2中的商Ne以(sl-acO/wse的商來代替，并且然后Nel和Ne2被再次計算。包括重新算得的Nel及Ne2組密封環邊緣單元SE的第一及第二密封環邊緣單元分組Gsel和Gse2被布置于密封環角部單元SC之間(參見圖14和15)。
[0156]Nel和Ne2是在考慮到于設計規則下設定的最小間距ad的情況下計算出的，由此避免由密封環邊緣單元SE在橋接圖形br的局部定位區(在圖14中的具有距離s2的區域)內的布局引起的設計規則違反。
[0157]用于執行步驟S91的密封環/裂紋擴展防止布局生成系統8具有下列作用:
[0158]在密封環/裂紋擴展防止布局生成系統8的步驟S9中，所布置的密封環邊緣單元SE的數量按照通過將在密封環角部單元之間的距離Si (用作被除數)除以密封環邊緣單元SE的寬度(wse)而獲得的商來設定。如果除法結果具有余數，則在橋接圖形br之間的間距在與余數對應的密封環區SR中會違反設計規則。在這種情況下，密封環區SR需要被重新設計。
[0159]在步驟S91 (B卩，步驟S9的修改)中，考慮到最小間距ad而在密封環角部單元之間設定的距離(sl-ad)被設定為被除數。因此，即使通過被除數的除數獲得的除法結果具有余數，在橋接圖形br之間的間距在與余數對應的密封環區SR中也滿足設計規則。因而，密封環區SR不需要被重新設計。
[0160]〈根據第二實施例的半導體器件〉
[0161]參照圖17，以下將描述根據第二實施例的半導體器件2的配置。
[0162]半導體器件2包括電路設計區2D、密封環區SRa、密封環區SRb及芯片外圍部分21至24。電路設計區2D和芯片外圍部分21至24與在圖1中的根據第一實施例的半導體器件I的那些是相同的，并且因而關于它們的解釋被省略。
[0163]電路設計區2D由密封環區SRa和密封環區SRb包圍著。密封環區SRa包括沿相差90°的不同方向取向的四個密封環角部單元SCa以及布置于密封環角部單元SCa當中的密封環邊緣Sela至Se4a。密封環邊緣Sela至Se4a包括可任選設置的密封環邊緣單元SEa和橋間距調整單元SFa。
[0164]密封環邊緣Sela包括第一密封環邊緣單元Gsela、第二密封環邊緣單元Gse2a及橋間距調整單元Gsfa。密封環邊緣Se2a至Se4a在配置上與密封環邊緣Sela相同。
[0165]密封環區SRb包括沿相差90°的不同方向取向的四個密封環角部單元SCb以及布置于密封環角部單元SCb當中的密封環邊緣Selb至Se4b。密封環邊緣Selb至Se4b包括可任選設置的密封環邊緣單元SEb和橋間距調整單元SFb。
[0166]密封環邊緣Selb包括第一密封環邊緣單元分組Gselb、第二密封環邊緣單元分組Gse2b及橋間距調整單元分組Gsfb。密封環邊緣Se2b至Se4b在配置上與密封環邊緣Selb相同。
[0167]參照圖18和19，以下將描述在密封環/裂紋擴展防止布局生成系統8中生成密封環區SRa和密封環區SRb的步驟。
[0168]圖18是示出在根據圖8的實施例的密封環/裂紋擴展防止布局生成系統8中生成密封環區SRa和密封環區SRb的步驟的流程圖。
[0169]圖19是設置于根據第二實施例的半導體器件2中的主要區域的矩形坐標以及在主要區域之間的距離與包含于表文件8b內的密封環數據設計規則塊之間的關系的說明圖。
[0170]在圖8中的密封環/裂紋擴展防止布局生成系統8執行圖18所示的下列步驟S21至 S30。
[0171](步驟S21)
[0172]所使用的工藝規范的表文件被根據為半導體器件2的每個制造工藝規范準備的表文件8b來指定。
[0173](步驟S22)
[0174]基于關于包含于步驟S21所指定的表文件中的密封環數據設計規則塊的集合的描述，密封環/裂紋擴展防止布局生成系統8接收有關在密封環數據設計規則塊的集合中使用的密封環角部單元SCa/SCb、密封環邊緣單元SEa/SEb及橋間距調整單元SFa/SFb的單元名稱/單元尺寸/布設間距的信息。如圖19所示，關于密封環數據設計規則塊的描述包括有關內密封環區SRa (內密封環)和外密封環區SRb (外密封環)的位置的信息。
[0175]而且，基于關于密封環數據設計規則塊的集合的描述，距離Ws、距離Sta及距離Stb被輸入到密封環/裂紋擴展防止布局生成系統8。如圖19所示，距離Ws是從半導體器件I的劃片線中心(由矩形坐標PscO和Pscl定義的四個邊)到最外面的密封環區SRb的外圍(由矩形坐標PseOb和Pselb定義的四個邊)的距離。距離Sta是從電路設計區2D到密封環區Sra的外圍(由矩形坐標PseOa和Psela定義的四個邊)的距離。距離Stb是從電路設計區2D到密封環區SRb的外圍(由矩形坐標PseOb和Pselb定義的四個邊)的距離。
[0176](步驟S23)
[0177]電路設計區2D的文件名稱和尺寸借助于圖形用戶界面(GUI)而作為執行參數8a輸入到密封環/裂紋擴展防止布局生成系統8。電路設計區2D的左下角坐標PdO (XbO,YbO)和右上角坐標Pdl (Xbl，Ybl)被作為電路設計區2D的尺寸來輸入(參見圖19)。
[0178](步驟S24)
[0179]密封環區SRa的矩形坐標、密封環區SRb的矩形坐標、在劃片中心之間沿X方向的距離Wsx以及沿Y方向的距離Wsy基于在包含于步驟S22所讀出的表文件Sb中的密封環數據設計規則塊來計算(參見圖19)。
[0180]密封環區SRa 的矩形坐標 PseOa (XsbOa, YsbOa)和 Psela (Xsbla, Ysbla)通過下列等式來確定(參見圖19):
[0181]XsbOa=XbO-Sta
[0182]YsbOa=YbO-Sta
[0183]Xsb Ia=Xb 1+Sta
[0184]Ysbla=Ybl+Sta
[0185]密封環區SRb 的矩形坐標 PseOb (XsbOb, YsbOb)和 Pselb (Xsblb, Ysblb)通過下列等式來確定(參見圖19):
[0186]XsbOb=XbO-Stb
[0187]YsbOb=YbO-Stb
[0188]XsbIb=Xb1+Stb
[0189]Ysblb=Ybl+Stb
[0190]在圖19的表文件8b中，距離Sta的值由描述“category2 “INNER”33.0…”設定為33.0 μ m。基于該描述，密封環區SRa在密封環區SRa的外圍與電路設計區2D之間為距離Sta的情況下定位。同樣地，距離Stb的值基于描述“category〗 “OUTER” 76.0…”而設定為76.0 μ m。基于該描述，密封環區SRb在密封環區SRb的外圍與電路設計區2D之間為距離Stb的情況下定位。
[0191]在劃片線中心之間的沿X方向的距離Wsx以及沿Y方向的距離Wsy通過下列等式來確定(參見圖19):
[0192]Wsx= (Xsblb-XsbOb) + (Ws*2)
[0193]Wsy= (Ysblb-YsbOb) + (Ws*2)
[0194]其中意指乘法。
[0195]圖19示出了由密封環區SRa和密封環區SRb包圍的電路設計區2D的結構實例以及用于描述該配置的表文件8b的實例。根據表文件Sb，電路設計區2D能夠容易地由多個密封環所包圍。在其中電路設計區2D由η個密封環區包圍的配置中，假定從電路設計區2D到密封環區的外圍的距離被設定為St_l，St_2,…，及St_n。
[0196]電路設計區2D的以及在電路設計區2D的最外面的外圍上的密封環區的矩形坐標Pse0_max (Xsb0_max, Ysb0_max)和 Psel_max (Xsbl_max, Ysbl_max)由下列等式來確定:
[0197]XsbO_max=XbO-St_max
[0198]Y sbO_max=YbO-St_max
[0199]Xsbl_max=Xb1+St_max
[0200]Y sbl_max=Yb1+St_max
[0201]其中距離St_max是距離St_l至St_n中的最大值。
[0202]在劃片線中心之間的沿X方向的距離Wsx以及沿Y方向的距離Wsy通過下列等式來確定(參見圖19):
[0203]Wsx= (Xsbl_max_XsbO_max)+ (Ws*2)
[0204]Wsy= (Ysbl_max_YsbO_max)+ (Ws*2)
[0205]該處理能夠容易地確定在具有多個密封環區的半導體器件的劃片中心之間的距離。
[0206](步驟S25)
[0207] 密封環角部單元SCa被布置于密封環區SR的每個角上。在密封環區SRa的四個角上的坐標基于坐標PseOa和Psela來確定。密封環角部單元SCb被布置于密封環區SRb的每個角上。密封環區SRb的四個角的坐標基于坐標PseOb和PseIb來確定(圖19)。
[0208](步驟S26)
[0209]在設置于密封環區SRa內的密封環角部單元SCa之間的間距sla被除以密封環邊緣單元SEa的寬度wsea，以計算出所除得的值nsea。同樣地，在設置于密封環區SRb內的密封環角部單元SCb之間的距離sib被除以密封環邊緣單元SEb的寬度wseb，以計算出所除得的值nseb。
[0210](步驟S27)
[0211]確定所除得的值nsea是僅具有商(sla/wsea可整除)還是具有商和余數(sla/wsea不可整除)。類似地，確定所除得的值nseb是僅具有商(slb/wseb可整除)還是具有商和余數(slb/wseb不可整除)。
[0212](步驟S28)
[0213]如果所除得的值nsea僅具有商，則Nea (商)組密封環邊緣單元SEa鄰接于彼此而布置于密封環角部單元SCa之間。布設間距被設定為密封環邊緣單元SEa的寬度wsea。類似地，如果所除得的值nse僅具有商，則Neb (商)組密封環邊緣單元SEb鄰接于彼此而布置于密封環角部單元SCb之間。布設間距被設定為密封環邊緣單元SEb的寬度wseb。
[0214](步驟S29)
[0215]如果所除得的值nsea具有商和余數，則所布置的密封環邊緣單元SEa的組數在考慮到最小間距ad的情況下來確定。包括預定數量的密封環邊緣單元SEa的密封環邊緣單元分組Gsela和Gse2a鄰接于密封環角部單元SCa而布置。類似地，如果所除得的值nseb具有商和余數，則包括若干組密封環邊緣單元SEb的密封環邊緣單元分組Gselb和Gse2b鄰接于角部單元SCb而布置(圖17)。組數在考慮到最小間距ad的情況下來確定。布置于密封環邊緣單元分組Gsela內的密封環邊緣單元SEa的組數等于在根據該實施例的密封環/裂紋擴展防止布局生成系統8中生成密封環區SR的步驟S91中的組數，并且因而關于它們的解釋被省略。
[0216]在圖17中的密封環區SRa和密封環區SRb包括布置于芯片外圍部分21至24的中心附近的橋間距調整單元分組Gsfa和橋間距調整單元分組Gsfb。因此，橋間距調整單元分組Gsfa和橋間距調整單元分組Gsfb相互緊靠著。橋間距調整單元分組Gsfa和Gsfb可以沿著芯片外圍部分21至24在相反的方向上移位。
[0217]在生成多層密封環區時，密封環/裂紋擴展防止布局生成系統8具有下列作用:
[0218]根據該實施例的密封環/裂紋擴展防止布局生成系統8基于電路設計區2D在表文件8b中的數據范圍、距離Sta及距離Stb來確定密封環區SRa和密封環區SRb的形成區。而且，劃片線中心基于相對于密封環區SRb的形成區的距離Ws來確定。
[0219]用于配置密封環區SRa/SRb的各種各樣的單元數據(包括SCa/SCb、SEa/SEb/及SFa/SFb)的布設坐標基于距離Sta和距離Stb的設定值來確定。在表文件8b中，有關布置于密封環區SRa和密封環區SRb內的各種各樣的單元數據的信息被描述為密封環數據設計規則塊。
[0220]密封環/裂紋擴展防止布局生成系統8基于表文件Sb來生成多層密封環區SRa/SRb。在所生成的密封環區SRa/SRb中，橋接圖形br被局部定位于芯片外圍部分21至24的中心附近。因此，能夠容易地設計多個密封環區，為半導體器件提供更高的防潮性。
[0221]<根據第三實施例的半導體器件>
[0222]參照圖20，以下將描述根據第三實施例的半導體器件3的配置。
[0223]在下面的解釋中，在虛擬圖形DMYl之間的間距指示在虛擬圖形DMYl之間的中心距離，除非另有規定。
[0224]半導體器件3包括電路設計區3D、裂紋擴展防止區CR以及芯片外圍部分31至34。電路設計區3D的尺寸由矩形坐標PdO和Pdl設定。裂紋擴展防止區CR的外圍由矩形坐標PceO和Pcel設定。在電路設計區3D與裂紋擴展防止區CR的外圍之間的距離被設定為距離Ct。電路設計區3D和芯片外圍部分31至34與設置于根據前述實施例的半導體器件中的電路設計區及芯片外圍部分相同，并且因而關于它們的解釋被省略。
[0225]裂紋擴展防止區CR包括布置于半導體器件3的角部附近的四個裂紋擴展防止角部單元CC，以及裂紋擴展防止邊緣Cel至Ce4。裂紋擴展防止區CR被布置用于防止出現于半導體器件3的芯片外圍部分31至34的層間絕緣層或布線層上的裂紋擴展到電路設計區3D。
[0226]裂紋擴展防止邊緣Cel包括第一裂紋擴展防止邊緣單元分組Gcel、第二裂紋擴展防止邊緣單元分組Gce2以及虛擬間距調整單元分組Gcf。
[0227]第一裂紋擴展防止邊緣單元分組Gcel鄰接于位于半導體器件3的左下角的裂紋擴展防止角部單元CC而布置。第一裂紋擴展防止邊緣單元分組Gcel包括彼此相鄰地沿著芯片外圍部分31而布置的多個裂紋擴展防止邊緣單元CE。在第一裂紋擴展防止邊緣單元分組Gcel的左端的裂紋擴展防止邊緣單元CE鄰接于裂紋擴展防止角部單元CC而布置。
[0228]第二裂紋擴展防止邊緣單元分組Gce2鄰接于位于半導體器件3的右下角的裂紋擴展防止角部單元CC而布置。第二裂紋擴展防止邊緣單元分組Gce2包括彼此相鄰地沿著芯片外圍部分31而布置的多個裂紋擴展防止邊緣單元CE。在第二裂紋擴展防止邊緣單元分組Gce2的右端的裂紋擴展防止邊緣單元CE鄰接于裂紋擴展防止角部單元CC而布置。
[0229]虛擬間距調整單元分組Gcf被布置在布置于第一裂紋擴展防止邊緣單元分組Gcel的右端的裂紋擴展防止邊緣單元CE與布置于第二裂紋擴展防止邊緣單元分組Gce2的左端的裂紋擴展防止邊緣單元CE之間。虛擬間距調整單元分組Gcf包括至少一個虛擬間距調整單元CF。
[0230]虛擬間距調整單元CF按預定的間距布置于第一裂紋擴展防止邊緣單元分組Gcel與第二裂紋擴展防止邊緣單元分組Gce2之間。在這種情況下，虛擬間距調整單元CF之一可以部分覆蓋于裂紋擴展防止邊緣單元CE之上。在圖20中，虛擬間距調整單元分組Gcf包括兩個虛擬間距調整單元CF。右側的虛擬間距調整單元CF部分覆蓋于右側的裂紋擴展防止邊緣單元CE之上。
[0231]參照圖21A至21C，以下將描述設置于根據第三實施例的半導體器件3中的裂紋擴展防止區CR的配置。
[0232]圖21A是半導體器件3的裂紋擴展防止邊緣Cel的平面圖。如上所述，裂紋擴展防止邊緣Cel包括第一裂紋擴展防止邊緣單元分組Gcel、第二裂紋擴展防止邊緣單元分組Gce2及虛擬間距調整單元分組Gcf。
[0233]第一裂紋擴展防止邊緣單元分組Gcel包括裂紋擴展防止邊緣單元CE，每個都具有寬度wee和高度hce。裂紋擴展防止邊緣單元CE包括四個虛擬圖形DMYl和虛擬圖形DMY2。在圖21A至21C中，圖形的寬度和高度是水平長度和垂直長度。
[0234]在裂紋擴展防止邊緣單元CE中，在虛擬圖形DMYl之間的中心距離被設定為沿水平方向(陣列的取向)的以及沿垂直方向的第一間距del。而且，在鄰接的裂紋擴展防止邊緣單元CE的虛擬圖形DMYl之間的中心距離同樣被設定為第一間距del。例如，使虛擬圖形DMYl成形為像具有在設計規則下的邊長的方形一樣。虛擬圖形DMY2具有寬度wee和高度hce。典型地，虛擬圖形DMY2的高度以及在虛擬圖形DMY2與虛擬圖形DMYl之間的間距兩者都等于虛擬圖形DMYl的邊長。
[0235]因而，虛擬圖形DMYl在第一裂紋擴展防止邊緣單元分組Gcel中按第一間距del均等地間隔開。虛擬圖形DMY2被沿著芯片外圍部分31連續地設置。虛擬圖形DMYl在第二裂紋擴展防止邊緣單元分組Gce2中的布局與在第一裂紋擴展防止邊緣單元分組Gcel中的布局相同。
[0236]虛擬間距調整單元分組Gcf被布置于第一裂紋擴展防止邊緣單元分組Gcel與第二裂紋擴展防止邊緣單元分組Gce2之間。如果裂紋擴展防止邊緣Cel的長度是裂紋擴展防止邊緣單元CE的寬度wee的整數倍，則虛擬間距調整單元分組Gcf不被布置于裂紋擴展防止邊緣Cel上，并且因而裂紋擴展防止邊緣Cel僅包括裂紋擴展防止邊緣單元CE。在這種情況下，裂紋擴展防止邊緣單元分組Gcel包括按照第一間距del沿垂直及水平方向布置的一組虛擬圖形DMY1，以及沿水平方向連續形成的虛擬圖形DMY2。
[0237]如果裂紋擴展防止邊緣Cel的長度是裂紋擴展防止邊緣單元CE的寬度wee的整數倍，則裂紋擴展防止邊緣單元CE無法進行局部布置。這是因為:如果裂紋擴展防止邊緣單元CE被布置于這樣的區域內，則在虛擬圖形DMYl之間的間距小于在設計規則下指定的最小間距。
[0238]虛擬間距調整單元分組Gcf被布置于無法含有裂紋擴展防止邊緣單元CE的區域內。在圖21A至21C的實例中，虛擬間距調整單元分組Gcf包括兩個虛擬間距調整單元CF。虛擬間距調整單元CF被設定為具有寬度wef和高度hcf的數據區。虛擬間距調整單元CF具有虛擬圖形DMY3，但不具有虛擬圖形DMY1。具有寬度wef的虛擬圖形DMY3與虛擬圖形DMY2 —樣高。寬度wef被設定為小于裂紋擴展防止邊緣單元CE的寬度wee (wcf〈wce)。
[0239]在虛擬間距調整單元分組Gcf的左端的虛擬間距調整單元CF被布置為鄰接于在第一裂紋擴展防止邊緣單元分組Gcel的右端的裂紋擴展防止邊緣單元CE。有關布置于虛擬間距調整單元分組Gcf的右端的虛擬間距調整單元CF的數據與有關布置于第二裂紋擴展防止邊緣單元分組Gce2的左端的裂紋擴展防止邊緣單元CE的數據部分重疊。數據區的重疊允許具有單個寬度的虛擬間距調整單元CF以形成裂紋擴展防止區CR，即使該區域無法含有裂紋擴展防止邊緣單元CE并且寬度可變。
[0240]如圖21A所示，第一裂紋擴展防止邊緣單元分組Gcel和第二裂紋擴展防止邊緣單元分組Gce2包括按照第一間距del均等地間隔開的虛擬圖形DMY1，然而在虛擬間距調整單元分組Gcf的相對兩側的虛擬圖形DMYl按照第二間距dc2間隔開。第二間距dc2等于通過將取決于所布置的具有寬度wef的虛擬間距調整單元CF的數量的寬度加上第一間距del而獲得的值。換言之，第一間距del和第二間距ds2具有下列關系:
[0241]dcl〈dc2
[0242]因而，在虛擬圖形DMYl之間的間距在芯片外圍部分31的中心附近局部增加。
[0243]虛擬圖形DMYl在考慮到包含于裂紋擴展防止角部單元CC內的虛擬圖形DMYl與包含于第一裂紋擴展防止邊緣單元分組Gcel內的虛擬圖形DMYl之間的第三間距dc3的情況下被合意地布置于裂紋擴展防止區CR內。換言之，第三間距dc3被優選地設定為小于在芯片外圍部分31的中心附近的虛擬圖形DMYl之間的第二間距dc2 (dc3〈dc2)。第三間距dc3更優選地等于第一間距del (dc3=dcl)。
[0244]參照圖21B和21C，以下將描述半導體器件3的裂紋擴展防止邊緣Cel的截面圖。
[0245]圖21B是包含于裂紋擴展防止邊緣單元CE和虛擬間距調整單元CF內的虛擬圖形DMY2和虛擬圖形DMY3的沿直線X22-X22’截取的截面圖。虛擬圖形DMY2包括沿垂直方向形成的布線層Ml至M4以及與布線層耦接的通孔V12至V34。虛擬圖形DMY2和虛擬圖形DMY3形成于裂紋擴展防止邊緣Cel之上。
[0246]圖21C是裂紋擴展防止邊緣單元CE的沿直線Y22-Y22’截取的截面圖。兩個虛擬圖形DMYl和虛擬圖形DMY2每個都包括沿垂直方向形成的布線層Ml至M4和通孔V12至V34。在圖21C中，虛擬間距調整單元CF在沿著與Y22-Y22’相同的方向截取的截面中于中心處以及于單元的右側不具有布線層Ml至M4和通孔V12至V34 (未示出)。
[0247]局部定位于半導體器件3內的虛擬圖形DMYl具有下列作用:
[0248]機械應力由施加于半導體器件3的芯片角部的應力施加于裂紋擴展防止區SR。裂紋擴展防止區CR在設計規則下合意地按照預定的相等間距間隔開。但是，裂紋擴展防止區CR的數據結構可能需要虛擬圖形DMYl的局部定位(間距的增大)。
[0249]在根據第三實施例的半導體器件3中，局部定位的虛擬圖形DMYl位于芯片外圍部分31至44的中心周圍，而不是芯片角部。這抑制了裂紋從裂紋擴展防止角部單元CC擴展到電路設計區3D，這些裂紋出現于例如芯片角部附近的層間絕緣層。因而，半導體器件3具有較高的可靠性。
[0250]參照圖8及20至22，以下將描述在密封環/裂紋擴展防止布局生成系統8中生成裂紋擴展防止區CR的步驟。
[0251]圖8示出了密封環/裂紋擴展防止布局生成系統8的配置。
[0252]密封環/裂紋擴展防止布局生成系統8基于執行參數8a、表文件Sb及構件數據文件8c來輸出芯片單元數據9和執行結果列表10。
[0253]執行參數8a包括為生成裂紋擴展防止區CR所需的設計數據的文件名、電路設計區3D的文件名以及半導體器件3的芯片尺寸。表文件Sb是用于指定有關配置裂紋擴展防止區CR的單元以及單元的布局規范的信息的文件。這些文件是為半導體器件3的各自的制造工藝規范準備的。構件數據文件8c含有有關配置裂紋擴展防止區CR的單元的布局數據。
[0254]圖22示出了借助于密封環/裂紋擴展防止布局生成系統8來生成裂紋擴展防止區CR的步驟S31至S39。
[0255]芯片單元數據9是通過將例如裂紋擴展防止區CR添加至電路設計區3D而獲得的數據。執行結果列表10包括密封環/裂紋擴展防止布局生成系統8的執行日志和執行參數描述文件(參見圖8)。
[0256]在圖8中的密封環/裂紋擴展防止布局生成系統8執行在圖22中的處理步驟S31至 S39。
[0257](步驟S31)
[0258]所使用的工藝規范的表文件根據為半導體器件3的每個制造工藝規范準備的表文件8b來指定。
[0259](步驟S32)
[0260]有關所使用的裂紋擴展防止角部單元CC、所使用的裂紋擴展防止邊緣單元CE及所使用的虛擬間距調整單元CF的單元名稱/單元尺寸/布設間距信息基于關于包含于步驟S31所指定的表文件中的裂紋擴展防止數據設計規則塊的描述而被輸入到密封環/裂紋擴展防止布局生成系統8。
[0261]而且，距離Wc和距離Ct基于關于裂紋擴展防止數據設計規則塊的描述而被輸入到密封環/裂紋擴展防止布局生成系統8 (參見圖20)。距離Wc是從半導體器件3的劃片線中心(由矩形坐標PscO和Pscl定義的四個邊)到裂紋擴展防止區CR的外圍(由矩形坐標PseO和Psel定義的四個邊)的距離(未示出)。距離Ct是從電路設計區3D (由矩形坐標PdO和Pdl定義的四個邊)到裂紋擴展防止區CR的外圍的距離(參見圖20)。
[0262](步驟S33)
[0263]電路設計區3D的文件名稱和尺寸借助于圖形用戶界面(GUI)作為執行參數8a輸入到密封環/裂紋擴展防止布局生成系統8。電路設計區3D的左下角坐標PdO (XbO7YbO)和右上角坐標Pdl (Xbl，Ybl)作為電路設計區3D的尺寸來輸入(參見圖20)。
[0264](步驟S34)
[0265]裂紋擴展防止區CR的矩形坐標PceO和Pcel基于距離Ct和電路設計區3D的矩形坐標來確定(參見圖20)。而且，在劃片線中心之間的沿X方向的距離Wcx以及沿Y方向的距離Wcy被確定(未示出)。
[0266](步驟S35)
[0267]裂紋擴展防止角部單元CC被布置于裂紋擴展防止區CR的每個角上。在裂紋擴展防止區CR的四個角上的坐標基于坐標PceO和Pcel來確定(參見圖20)。
[0268](步驟S36)
[0269]在裂紋擴展防止角部單元CC之間的間距Cl被確定(參見圖21)，并且然后值nce通過將間距Cl除以裂紋擴展防止邊緣單元CE的寬度wee來計算出(未示出)。
[0270](步驟S37)
[0271]確定所除得的值nce是僅具有商(cl/wce可整除)還是具有商和余數(cl/wce不可整除)。
[0272](步驟S38)
[0273]如果所除得的值nce僅具有商，則Ne (商)組裂紋擴展防止邊緣單元CE鄰接于彼此而布置于裂紋擴展防止角部單元CC之間。布設間距被設定為裂紋擴展防止邊緣單元CE的寬度wee。
[0274](步驟S39)
[0275]如果所除得的值nce具有商和余數，如圖21所示，則第一裂紋擴展防止邊緣單元分組Gcel和第二裂紋擴展防止邊緣單元分組Gce2被布置于裂紋擴展防止角部單元CC之間。第一裂紋擴展防止邊緣單元分組Gcel包括按照與寬度wee相等的間距布置的Ncl組裂紋擴展防止邊緣單元CE，而第二裂紋擴展防止邊緣單元分組Gce2包括按照與寬度wee相等的間距布置的Nc2組裂紋擴展防止邊緣單元CE。
[0276]Ncl和Nc2被設定如下:
[0277]Ncl=f10r (floor (Ne) /2)…等式 31
[0278]Nc2=ceil (floor (Nc/2))…等式 32
[0279]其中“floor”和“ceil”分別代表下取整函數和上取整函數。
[0280]第一裂紋擴展防止邊緣單元分組Gcel和第二裂紋擴展防止邊緣單元分組Gce2鄰接于各自的裂紋擴展防止角部單元CC而布置。在第一裂紋擴展防止邊緣單元分組Gcel與第二裂紋擴展防止邊緣單元分組Gce2之間的區域(間距c2)被設定為虛擬圖形DMYl的局部定位區(參見圖21A至21C)。
[0281]按照間距c2間隔開的虛擬圖形DMYl的局部定位區含有虛擬間距調整單元分組Gcf0虛擬間距調整單元分組Gcf包括按照與寬度wcf相等的間距布置的Ncfl組虛擬間距調整單元CF。寬度wcf是虛擬間距調整單元CF的寬度。Ncfl被設定如下:
[0282]Ncfl=ceil (c2/wcf)
[0283]其中符號“/”指示除法。
[0284]在布置于虛擬間距調整單元分組Gcf的右端的虛擬間距調整單元CF上的數據可以與在布置于第二裂紋擴展防止邊緣單元分組Gce2的左端的裂紋擴展防止邊緣單元CE上的數據部分重疊。數據的重疊使得具有各種電路設計區和芯片尺寸的半導體器件3能夠促進虛擬圖形DMYl在形狀相同的虛擬間距調整單元CF中的局部定位。
[0285]密封環/裂紋擴展防止布局生成系統8具有下列作用:
[0286]密封環/裂紋擴展防止布局生成系統8基于電路設計區3D在表文件Sb中的數據范圍和距離Ct來確定裂紋擴展防止區CR的形成區。而且，劃片線中心基于相對于裂紋擴展防止區CR的形成區的距離Wc來確定。因此，裂紋擴展防止區CR的布局容易確定。而且，裂紋擴展防止區CR的形成區不取決于劃片線的結構。
[0287]密封環/裂紋擴展防止布局生成系統8首先將裂紋擴展防止角部單元CC布置于裂紋擴展防止區CR的每個角上。然后，第一裂紋擴展防止邊緣單元分組Gcel和第二裂紋擴展防止邊緣單元分組Gce2被布置為鄰接布置于裂紋擴展防止區CR的外圍的兩端的裂紋擴展防止角部單元CC。虛擬間距調整單元分組Gcf然后被布置于第一裂紋擴展防止邊緣單元分組Gcel與第二裂紋擴展防止邊緣單元分組Gce2之間。因而，虛擬圖形DMYl被局部定位于芯片外圍部分31等的中心附近，從而允許半導體器件3的角部附近的應力抑制裂紋擴展防止區CR的機械性斷裂。
[0288]<根據第四實施例的半導體器件>
[0289]參照圖23，下面將描述根據第四實施例的半導體器件4的配置。
[0290]根據第四實施例的半導體器件4包括形成于電路設計區4D和裂紋擴展防止區CR周圍的密封環區SR。密封環區SR包括布置于電路設計區4D的角部附近的四個密封環角部單元SC，以及密封環邊緣Sel至Se4。裂紋擴展防止區CR包括布置于密封環區SR之外的四個裂紋擴展防止角部單元CC，以及裂紋擴展防止邊緣Cel至Ce4。密封環區SR和裂紋擴展防止區CR在配置上與根據第一實施例的半導體器件I以及根據第三實施例的半導體器件3的那些密封環區SR和裂紋擴展防止區CR相同，并且因而關于它們的解釋被省略。
[0291]參照圖24，下面將討論設置于根據第四實施例的半導體器件4內的密封環區SR和裂紋擴展防止區CR的平面圖。
[0292]圖24是在圖23所示的半導體器件4的芯片外圍部分41和芯片外圍部分42附近的平面圖。密封環區SR形成于電路設計區4D周圍，而裂紋擴展防止區CR形成于密封環區SR周圍。在圖24中的密封環區SR在配置上與在圖2中的密封環區SR相同。在圖24中的裂紋擴展防止區CR在配置上與在圖24中的裂紋擴展防止區CR相同。
[0293]在圖23中的密封環區SR和裂紋擴展防止區CR由圖8所示的密封環/裂紋擴展防止布局生成系統8生成。
[0294]密封環/裂紋擴展防止布局生成系統8基于關于包含于所讀出的表文件中的表文件8b的描述來設定在電路設計區4D與密封環區SR之間的距離St以及在電路設計區4D與裂紋擴展防止區CR之間的距離Ct。用于配置密封環區SR和裂紋擴展防止區CR的單元(SC/SE/SR和CC/CE/CF)位于由距離St和距離Ct指定的位置。
[0295]橋間距調整單元SF和虛擬間距調整單元CF分別布置于橋間距調整單元分組Gsf和虛擬間距調整單元分組Gcf內。因而，橋接圖形br和虛擬圖形DMYl被局部重定位于半導體器件4的芯片外圍部分41和42及芯片外圍部分43和44的中心附近(參見圖24)。
[0296]在圖23中的密封環區SR和裂紋擴展防止區CR包括布置于芯片外圍部分41至44的中心附近的橋間距調整單元分組Gsf和虛擬間距調整單元分組Gcf。因此，橋間距調整單元分組Gsf和虛擬間距調整單元分組Gcf相互緊靠著。橋間距調整單元分組Gsf和虛擬間距調整單元分組Gcf可以任選地沿著芯片外圍部分41至44在相反的方向上移位。
[0297]在生成多層密封環區和多層裂紋擴展防止區時，密封環/裂紋擴展防止布局生成系統8具有下列作用:
[0298]根據該實施例的密封環/裂紋擴展防止布局生成系統8基于電路設計區4D在表文件8b中的數據范圍、距離St及距離Ct來確定密封環區SR的形成區和裂紋擴展防止區CR。
[0299]用于配置密封環區SR和裂紋擴展防止區CR的各種各樣的單元數據(包括SC/SE/SF和CC/CE/CF)的布設坐標基于距離St和距離Ct的設定值來確定。在表文件8b中，有關布置于密封環區SR和裂紋擴展防止區CR內的各種各樣的單元數據的信息被描述為密封環數據設計規則塊。
[0300]密封環/裂紋擴展防止布局生成系統8基于表文件8b的描述來生成包圍著電路設計區4D的密封環區SR和裂紋擴展防止區CR。在所生成的密封環區SR和所生成的裂紋擴展防止區CR中，橋接圖形br和虛擬圖形DMYl被局部定位于芯片外圍部分21至24的中心附近。因此，能夠容易地設計多個密封環區/裂紋擴展防止區，從而給半導體器件提供更高的防潮性。
[0301]<根據第五實施例的半導體器件>
[0302]參照圖25，以下將描述根據第五實施例的半導體器件5的配置。
[0303]在根據第一實施例的半導體器件I中，例如，單個橋間距調整單元分組Gsf被布置于密封環邊緣Sel的中心附近(圖1)。類似地，在第三實施例中，例如，單個虛擬間距調整單元分組Gcf被布置于裂紋擴展防止邊緣Cel的中心附近(圖20)。換言之，在該實例中，橋接圖形br和虛擬圖形DMYl被局部定位于單個密封環邊緣和單個裂紋擴展防止邊緣各自上的點。但是，橋接圖形br和虛擬圖形DMYl可以局部定位于在單個密封環邊緣和單個裂紋擴展防止邊緣上的多個點。
[0304]圖25是包括在電路設計區周圍的密封環區SR或裂紋擴展防止區CR的半導體器件5的平面圖。在其中密封環區SR被形成的情形中，密封環邊緣Sel至Se4和四個密封環角部單元SC被布置于電路設計區周圍。在其中裂紋擴展防止區CR被形成的情形中，裂紋擴展防止邊緣Cel至Ce4和四個裂紋擴展防止角部單元CC形成于電路設計區周圍。
[0305]密封環邊緣Se2/裂紋擴展防止邊緣Ce2包括密封環邊緣單元分組Gse21至Gse23/裂紋擴展防止邊緣單元分組Gce21至Gce23以及橋間距調整單元分組Gsf21和Gsf22/虛擬間距調整單元分組Gcf21和Gcf22。密封環邊緣Se4/裂紋擴展防止邊緣Ce4在配置上與密封環邊緣Se2/裂紋擴展防止邊緣Ce2相同。
[0306]密封環邊緣Sel和裂紋擴展防止邊緣Cel在配置上與在圖1中的半導體器件I以及在圖20中的半導體器件3的那些相同。
[0307]在半導體器件5中，密封環邊緣Se2包括鄰接于密封環角部單元SC布置于左下角的密封環邊緣單元分組Gse21，以及鄰接于密封環角部單元SC布置于左上角的密封環邊緣單元分組Gse23。密封環邊緣單元分組Gse22被布置于密封環邊緣單元分組Gse21與密封環邊緣單元分組Gse23之間。
[0308]橋間距調整單元分組Gsf21被布置于密封環邊緣單元分組Gse21與密封環邊緣單元分組Gse22之間，而橋間距調整單元分組Gsf22被布置于密封環邊緣單元分組Gse22與密封環邊緣單元分組Gse23之間。換言之，橋接圖形按照分散的方式局部重定位于多個點。這相比于單個重定位區而抑制了在多個重定位區內的的橋接圖形之間的間距的增加，從而提高密封環區SR的可靠性。
[0309]類似地，在裂紋擴展防止邊緣Ce2上，虛擬圖形按照分散的方式局部重定位于多個點。這相比于單個重定位區而抑制了在多個重定位區內的橋接圖形之間的間距的增加，從而提高半導體器件5的可靠性。換言之，裂紋擴展防止區CR防止在芯片外圍部分51至54上的裂紋擴展到半導體器件5之內。
[0310]〈實施例的修改〉
[0311]設置于根據第一實施例的半導體器件I中的橋接圖形br與多個密封環srl至sr8耦接，從而有助于提高密封環區SR的機械強度。因而，按照預定的間距間隔開的橋接圖形br優選地成形為具有對抗從沿著芯片外圍部分擴展的密封環施加于半導體器件芯片的應力的更高的機械強度。
[0312]在例如根據第三實施例的半導體器件3中的虛擬圖形DMYl被布置用于防止出現于層間絕緣層或布線層內的裂紋延伸到半導體器件的內區域。裂紋由施加于半導體器件的芯片外圍部分的應力造成。以該配置，在平面圖中的虛擬圖形DMYl的形狀并不限定于方形，并且因而可以是具有裂紋擴展防止功能的任何形狀。
[0313]例如，在根據第一實施例的半導體器件I中，橋接圖形br通過布置不含有橋接圖形br的橋間距調整單元SF進行局部定位(圖2)。換言之，在橋接圖形br之間的間距被局部增大，以便避免產生違反設計規則的橋接圖形br。局部增大的間距可以根據含有橋接圖形br的密封環邊緣單元SE的設計來隨便設定。
[0314]在這種情況下，另加的橋接圖形br可以按照比不含有密封環邊緣單元SE的區域(即，局部定位區)的那些間距(在圖2中的間距dsl)大的間距來布置。附加布置的橋接圖形br抑制了密封環區SR的機械強度的降低。同樣地，在其中虛擬圖形DMYl局部定位于例如根據第三實施例的半導體器件3內的情形中，另加的虛擬圖形DMYl可以按照比虛擬圖形DMYl的間距(第一間距del)大的間距來布置。
[0315]應當注意，根據所有方面的所公開的實施例只是示例性的，且并不限定本發明。本發明的范圍并非意指由上述解釋所界定，而是由權利要求的范圍所界定，并且所有改變均意指落入權利要求的范圍及等同物的意義和范圍。
【權利要求】
1.一種半導體器件，包括: 形成于半導體基板之上的電路設計區；以及 布置于所述電路設計區周圍的密封環區， 所述密封環區包括: 第一密封環角部單元和第二密封環角部單元； 與所述第一及第二密封環角部單元耦接的第一密封環和第二密封環；以及 與所述第一及第二密封環耦接的多個第一橋接圖形， 所述第一橋接圖形具有鄰接于所述第一密封環角部單元且包括按第一間距間隔開的預定數量的所述第一橋接圖形的第一分組以及位于與所述第一分組相距第二間距之處且包括按所述第一間距間隔開的預定數量的所述第一橋接圖形的第二分組，并且所述第二間距大于所述第一間距。
2.根據權利要求1所述的半導體器件， 其中所述第一密封環角部單元包括與所述第一密封環及所述第二密封環耦接的第二橋接圖形， 其中所述第二橋接圖形位于與鄰接于所述第二橋接圖形而布置的所述第一分組的所述第一橋接圖形相距第三間距之處，并且其中所述第三間距小 于所述第二間距。
3.根據權利要求2所述的半導體器件，其中所述第三間距等于所述第一間距。
4.根據權利要求1所述的半導體器件， 其中所述第一橋接圖形還包括布置于所述第二分組與所述第二密封環角部單元之間的第三分組， 其中所述第三分組包括按照所述第一間距間隔開的且位于與所述第二分組相距第四間距之處的預定數量的所述第一橋接圖形，并且其中所述第四間距大于所述第一間距。
5.根據權利要求1所述的半導體器件，其中在所述第一密封環角部單元與所述第二密封環角部單元之間的所述第一密封環和所述第二密封環平行于所述半導體基板的一邊。
6.根據權利要求5所述的半導體器件，其中所述第一密封環、所述第二密封環、所述第一橋接圖形及所述第二橋接圖形由布線層和通孔來形成。
7.根據權利要求1所述的半導體器件，其中所述第二間距、所述第三間距及所述第四間距是鄰接的第一橋接圖形的中心距離。
8.一種半導體器件，包括: 形成于半導體基板之上的電路設計區；以及 布置于所述電路設計區周圍的裂紋擴展防止區， 所述裂紋擴展防止區包括: 第一裂紋擴展防止角部單元和第二裂紋擴展防止角部單元；以及布置于所述第一裂紋擴展防止角部單元與所述第二裂紋擴展防止角部單元之間的多個第一虛擬圖形， 所述第一虛擬圖形具有鄰接于所述第一裂紋擴展防止角部單元且包括按第一間距間隔開的預定數量的所述第一虛擬圖形的第一分組以及位于與所述第一分組相距第二間距之處且包括按所述第一間距間隔開的預定數量的所述第一虛擬圖形的第二分組，并且 所述第二間距大于所述第一間距。
9.根據權利要求8所述的半導體器件， 其中所述第一裂紋擴展防止角部單元包括鄰接于所述第一分組的所述虛擬圖形而布置的第二虛擬圖形， 其中所述第二虛擬圖形位于與鄰接于所述第二虛擬圖形而布置的所述第一分組的所述第一虛擬圖形相距第三間距之處，并且 其中所述第三間距小于所述第二間距。
10.根據權利要求9所述的半導體器件，其中所述第三間距等于所述第一間距。
11.根據權利要求8所述的半導體器件， 其中所述第一虛擬圖形還包括布置于所述第二分組與所述第二裂紋擴展防止角部單元之間的第三分組， 其中所述第三分組包括按照所述第一間距間隔開的且位于與所述第二分組相距第四間距之處的所述預定數量的所述第一虛擬圖形，并且 其中所述第四間距大于所述第一間距。
12.根據權利要求8所述的半導體器件，其中所述第一虛擬圖形和所述第二虛擬圖形平行于所述半導體基板的一邊。
13.根據權利要求12所述的半導體器件，其中所述第一虛擬圖形和所述第二虛擬圖形通過布線層和通孔來形成。
14.根據權利要求8所述的半導體器件，其中所述第二間距、所述第三間距及所述第四間距是所述鄰接的第一虛擬圖形或第二虛擬圖形的中心距離。
15.一種用于半導體器件的布局設計系統，所述半導體器件具有在電路設計區周圍的第一保護區，所述布局設計系統基于執行參數、表文件及構件數據文件， 其中在所述第一保護區內的第一角部單元、第一邊緣單元、第一間距調整單元、第一間距以及第一保護區的間距基于在所述表文件所描述的保護區數據設計塊中的描述來讀出， 其中所述第一保護區的矩形坐標基于設定為所述執行參數和所述第一保護區的所述間距的所述電路設計區的矩形坐標來設定， 其中所述第一角部單元布置于所述第一保護區的每個角上， 其中含有按所述第一間距間隔開的預定數量的所述第一邊緣單元的第一邊緣單元分組以及含有按所述第一間距間隔開的預定數量的所述第一邊緣單元的第二邊緣單元分組基于通過以所述第一角部單元之間的距離作為被除數以及以所述第一間距作為除數所獲得的除法結果的商而布置于所述第一角部單元之間，并且 其中具有比所述第一間距小的寬度的所述第一間距調整單元基于所述除法結果的余數而布置于所述第一邊緣單元分組與所述第二邊緣單元分組之間。
16.根據權利要求15所述的布局設計系統，其中所述被除數通過從在所述第一角部單元之間的所述距離中減去最小間距來確定。
17.根據權利要求15所述的布局設計系統， 其中在第二保護區內的第二角部單元、第二邊緣單元、第二間距調整單元、第二間距以及第二保護區的間距基于在所述表文件所描述的所述保護區數據設計塊中的描述而進一步讀出， 其中包圍著所述第一保護區的所述第二保護區的矩形坐標基于設定為所述執行參數和所述第二保護區的所述間距的所述電路設計區的矩形坐標來設定， 其中所述第二角部單元被布置于所述第二保護區的每個角上， 其中含有按所述第二間距間隔開的預定數量的所述第二邊緣單元的第三邊緣單元分組以及含有按所述第二間距間隔開的預定數量的所述第二邊緣單元的第四邊緣單元分組基于通過以所述第二角部單元之間的距離作為被除數以及以所述第二間距作為除數所獲得的除法結果的商而布置于所述第二角部單元之間，并且 其中具有比所述第二間距小的寬度的所述第二間距調整單元基于所述除法結果的余數而布置于所述第三邊緣單元分組與所述第四邊緣單元分組之間。
18.根據權利要求17所述的布局設計系統，其中所述被除數通過從所述第二角部單元之間的所述距離中減去最小間距來確定。
19.根據權利要求15所述的布局設計系統，其中所述第一間距調整單元布置于所述半導體器件的外圍的中心附近。
20.根據權利要求17所述的布局設計系統，其中所述第二間距調整單元布置于所述半導體器件的外圍的中 心附近。
【文檔編號】H01L27/00GK104051360SQ201410086664
【公開日】2014年9月17日 申請日期:2014年3月11日 優先權日:2013年3月12日
【發明者】齋藤琢巳, 廣井政幸 申請人:瑞薩電子株式會社