一種高可靠性的銅柱凸塊封裝方法及其封裝結構的制作方法
【專利摘要】本發明涉及一種高可靠性的銅柱凸塊封裝方法及其封裝結構，屬于半導體封裝【技術領域】。其封裝工藝如下：提供一帶有芯片電極陣列及鈍化層的芯片基體；在芯片基體表面沉積一介電層，并形成貫穿介電層的介電層通孔；在芯片電極的上方形成帶有錫焊料帽的銅柱凸塊，銅柱凸塊的底部向下延伸并通過介電層通孔與芯片電極固連。本發明提供了一種降低局部應力、分散電流分布、提高可靠性的銅柱凸塊封裝方法及其封裝結構。
【專利說明】一種高可靠性的銅柱凸塊封裝方法及其封裝結構【技術領域】
[0001]本發明涉及一種高可靠性的銅柱凸塊封裝方法及其封裝結構，屬于半導體封裝【技術領域】。
【背景技術】
[0002]隨著無線手持設備、掌上電腦以及其他移動電子設備的增加，微電子封裝技術面臨著電子產品“高性價比、高可靠性、多功能、小型化及低成本”發展趨勢帶來的挑戰和機遇。
[0003]銅柱凸塊技術，為新一代倒裝芯片互聯技術，其得益于銅材料的優越的導熱性能和導電性能,在逐漸取代了錫鉛凸塊（solder bump),成為IC封裝主流技術。
[0004]在實際使用過程中，銅柱凸塊技術仍存在如下問題，
1、銅柱凸塊30由銅柱和焊料帽組成，通過焊料帽與基板互聯，如圖I所示，銅柱凸塊30的直徑在30~50um，在電流的加載下，由于焦耳熱效應，銅柱凸塊30連接處的金屬原子同時承受電場和熱場的影響，在高密度電流作用下，由于銅柱底部區域電流集中，造成銅柱凸塊30最大電流過高和局部溫度過熱，互聯界面的電遷移和熱遷移會因異常活躍而使銅柱凸塊30的壽命顯著降低，造成潛在的失效隱患，并且隨著封裝尺寸的不斷減小，焊料點中的原子遷移失效問題越來越突出，成為亟待解決的可靠性物理難題；
2、現有的銅柱凸塊結構采用了大量硬度較高的銅，會引入較大的應力，如果芯片表面尤其是芯片電極12表 面完全覆蓋應力緩沖層，如圖I所示，作用在芯片表面的應力將無法釋放，降低了封裝結構的力學性能，進而降低了芯片在使用中的可靠性。
【發明內容】
[0005]本發明的目的在于克服當前銅柱凸塊封裝方法的不足，提供一種降低局部應力、分散電流分布、提高可靠性的銅柱凸塊封裝方法及其封裝結構。
[0006]本發明的目的是這樣實現的：
本發明一種高可靠性的銅柱凸塊封裝方法，其工藝過程如下：
步驟一、提供一帶有芯片電極陣列及鈍化層的芯片基體；
步驟二、采用旋轉涂膠或化學氣相沉積法在芯片基體表面沉積一介電層；
步驟三、通過濺射、電鍍或化學鍍的方式在介電層表面形成金屬層；
步驟四、采用旋轉涂光刻膠的方式在上述金屬層上覆蓋一光刻膠層，再通過曝光、顯影的方式形成貫穿光刻膠層的光刻膠層開口，光刻膠層開口的橫截面尺寸較小；
步驟五、通過濕法腐蝕的方式去除上述光刻膠層開口下方對應的金屬，形成貫穿金屬層的金屬層開口；
步驟六、去除剩余的光刻膠，露出形成金屬層開口的金屬層；
步驟七、利用干法刻蝕工藝通過金屬層開口形成貫穿介電層的介電層通孔；
步驟八、去除金屬層； 步驟九、依次利用濺射、光刻、電鍍、回流的方式在芯片電極的上方形成帶有錫焊料帽的銅柱凸塊，銅柱凸塊的底部向下延伸并通過介電層通孔與芯片電極固連，實現電氣連通。
[0007]本發明所述光刻膠層的厚度小于5um。
[0008]本發明所述金屬層的厚度小于lum。
[0009]本發明所述金屬層開口與光刻膠層開口的橫截面尺寸相同，且所述金屬層開口和光刻膠層開口不小于介電層通孔的橫截面尺寸。
[0010]本發明在銅柱凸塊區域內，所述介電層通孔呈有序分布。
[0011 ] 進一步地，所述介電層通孔呈環形分布或陣列分布。
[0012]本發明在銅柱凸塊區域內，所述介電層通孔呈無序分布。
[0013]本發明所述介電層通孔的橫截面尺寸遠小于銅柱凸塊的橫截面尺寸。
[0014]可選地，所述介電層通孔的橫截面尺寸范圍為3?10um。
[0015]可選地，所述介電層通孔的橫截面呈圓形、矩形或多邊形。
[0016]因介電層通孔的存在，尤其是形成于芯片電極表面的介電層通孔，使在銅柱凸塊下方及邊緣的介電層還起到應力緩沖層的作用，分散了芯片電極表面的應力分布，從而降低了整個芯片應力；
所述銅柱凸塊不是底部整體與芯片電極形成電氣連通，而是嵌在介電層中，通過介電層通孔與芯片電極形成電氣連通，一方面增加了銅柱凸塊的連接強度，另一方面使銅柱凸塊底部電流分散開，降低了金屬凸塊帶來的電遷移和熱遷移風險。
[0017]本發明的有益效果是：
1、本發明在介電層上借助薄薄的金屬層和光刻膠層形成的橫截面尺寸遠小于銅柱凸塊的橫截面尺寸的介電層通孔，尤其是形成于芯片電極表面的多個介電層通孔，使該部分的介電層還起到應力緩沖層的作用，分散了芯片電極表面的應力分布，從而降低了整個芯片應力；
2、由于銅柱凸塊下部與芯片電極接觸的大面積金屬面被分成若干個小面積金屬面與芯片電極形成電氣連通，使電流通過芯片時，流經銅柱的電流能夠分散開，不會造成銅柱凸塊的局部區域最大電流過高和局部溫度過熱產生的電遷移和熱遷移現象，有利于芯片散熱，并且提聞了銅柱凸塊的壽命，從而提聞了銅柱凸塊封裝的可罪性；
3、由于銅柱凸塊底部不是整體與芯片電極形成連通，而是嵌在介電層中，部分與芯片電極形成連通，增加了銅柱凸塊的連接強度，提高了可靠性；
4、本發明的高可靠性的銅柱凸塊封裝結構適用于高端芯片封裝，是收發器、嵌入式處理器、電源管理、基帶芯片、專用集成電路（ASIC)以及一些符合細間距、高I/O數、綠色要求、低成本和良好電性能的產品很好的互連方式選擇，也為進一步實現IC封裝的微型化和多功能化提供了空間。
【專利附圖】
【附圖說明】
[0018]圖I為現有銅柱凸塊封裝結構的示意圖；
圖2為本發明一種高可靠性的銅柱凸塊封裝方法的流程圖；
圖3為本發明一種高可靠性的銅柱凸塊封裝方法的封裝結構的實施例的剖面示意圖； 圖4至圖8為銅柱凸塊與介電層通孔的位置關系的實施例的示意圖； 圖9至圖18為圖3中實施例的封裝方法的工藝流程示意圖；
圖中：
芯片基體100 鈍化層110 芯片電極120 介電層200 介電層通孔210 銅柱凸塊300 錫焊料帽310 金屬層400 金屬層開口 410 光刻膠層500 光刻膠層開口 510。
【具體實施方式】
[0019]現在將在下文中參照附圖更加充分地描述本發明，在附圖中示出了本發明的示例性實施例，從而本公開將本發明的范圍充分地傳達給本領域的技術人員。然而，本發明可以以許多不同的形式實現，并且不應被解釋為限制于這里闡述的實施例。
[0020]參見圖2，本發明一種高可靠性的銅柱凸塊封裝方法的工藝流程如下：
執行步驟SlOl :提供一帶有芯片電極陣列及鈍化層的芯片基體；
執行步驟S102 :在芯片基體表面沉積一介電層，并形成貫穿介電層的介電層通孔；
執行步驟S103:在芯片電極的上方形成帶有錫焊料帽的銅柱凸塊，銅柱凸塊的底部向下延伸并通過介電層通孔與芯片電極固連。
[0021]本發明一種高可靠性的銅柱凸塊封裝方法形成的銅柱凸塊封裝結構的實施例，如圖3所示，其芯片基體100帶有芯片電極120、并且表面覆蓋鈍化層110，芯片電極120復合于鈍化層110內、且其表面露出鈍化層110。鈍化層110和芯片電極120的表面設置介電層200，并開設貫穿介電層200的介電層通孔210，每一所述芯片電極120對應若干個介電層通孔210。介電層通孔210的橫截面呈圓形、矩形或多邊形，如圖4至8所示，其橫截面尺寸范圍為3?10um。
[0022]在芯片電極120上方的介電層200上設置銅柱凸塊300，銅柱凸塊300的橫截面尺寸遠大于介電層通孔210的橫截面尺寸，銅柱凸塊300的區域內占據多個介電層通孔210。在銅柱凸塊300區域內，介電層通孔210可以呈環形分布或陣列分布等有序分布，如圖4至8所示；也可以呈無序分布。銅柱凸塊300的頂端設置錫焊料帽310、其底部不是整體與芯片電極120形成連接，而是只通過若干個介電層通孔210與芯片電極120形成固連，實現電氣連通。
[0023]介電層200為一種絕緣膠，能夠絕緣以保護芯片，在銅柱凸塊300下方及邊緣的介電層200還起到應力緩沖作用，以利于銅柱凸塊300的應力分散，電流分布的更均勻。
[0024]上述實施例的銅柱凸塊封裝方法，其具體工藝過程如下：
如圖9所示，提供一帶有芯片電極陣列及鈍化層110的芯片基體100 ； 如圖10所示，采用旋轉涂膠或化學氣相沉積法在芯片基體100表面沉積一介電層200，形成電路保護層。
[0025]如圖11所示，通過濺射、電鍍或化學鍍的方式在介電層200表面形成一金屬層400，金屬層400可以是Ti、Cu、Tiff等，其厚度小于lum，以利于后續開口的形成。
[0026]如圖12所示，采用旋轉涂光刻膠的方式在上述金屬層400上覆蓋一光刻膠層500，光刻膠層500可以是正膠或負膠，厚度小于5um，以利于后續小開口的形成；
如圖13所示，再通過曝光、顯影的方式形成貫穿光刻膠層500的光刻膠層開口 510，光刻膠層開口 510的橫截面尺寸較小。
[0027]如圖14所示，通過濕法腐蝕的方式去除上述光刻膠層開口 510下方對應的金屬，形成貫穿金屬層400的金屬層開口 410，金屬層開口 410內無金屬殘留。
[0028]如圖15所示，去除剩余的光刻膠，露出形成金屬層開口 410的金屬層401。
[0029]如圖16所示，利用干法刻蝕工藝通過金屬層開口 410形成貫穿介電層200的介電層通孔210，介電層通孔210的橫截面尺寸范圍為3?10um，位于芯片電極12的介電層通孔210露出芯片電極120。
[0030]如圖17所示，去除金屬層401。
[0031]如圖18所示，依次利用濺射、光刻、電鍍、回流的方式在芯片電極120的上方形成帶有錫焊料帽的銅柱凸塊300，銅柱凸塊300的底部向下延伸并通過介電層通孔210與芯片電極120固連，實現電氣連通。
[0032]本發明一種高可靠性的銅柱凸塊封裝方法及其封裝結構不限于上述優選實施例，因此任何本領域技術人員在不脫離本發明的精神和范圍內，依據本發明的技術實質對以上實施例所作的任何修改、等同變化及修飾，均落入本發明權利要求所界定的保護范圍內。
【權利要求】
1.一種高可靠性的銅柱凸塊封裝方法，其工藝過程如下: 步驟一、提供一帶有芯片電極陣列及鈍化層(110)的芯片基體(100)； 步驟二、采用旋轉涂膠或化學氣相沉積法在芯片基體(100)表面沉積一介電層(200); 步驟三、通過濺射、電鍍或化學鍍的方式在介電層(200)表面形成金屬層(400)； 步驟四、采用旋轉涂光刻膠的方式在上述金屬層(400)上覆蓋一光刻膠層(500)，再通過曝光、顯影的方式形成貫穿光刻膠層(500)的光刻膠層開口(510)，光刻膠層開口(510)的橫截面尺寸較小； 步驟五、通過濕法腐蝕的方式去除上述光刻膠層開口(510)下方對應的金屬，形成貫穿金屬層的金屬層開口(410)； 步驟六、去除剩余的光刻膠，露出形成金屬層開口(410)的金屬層； 步驟七、利用干法刻蝕工藝通過金屬層開口(410)形成貫穿介電層(200)的介電層通孔(210)； 步驟八、去除金屬層； 步驟九、依次利用濺射、光刻、電鍍、回流的方式在芯片電極(120)的上方形成帶有錫焊料帽的銅柱凸塊(300)，銅柱凸塊(300)的底部向下延伸并通過介電層通孔(210)與芯片電極(120)固連，實現電氣連通。
2.根據權利要求1所述的銅柱凸塊封裝方法，其特征在于:所述光刻膠層(500)的厚度小于5um。
3.根據權利要求1所述的銅柱凸塊封裝方法，其特征在于:所述金屬層(400)的厚度小于 Ium0
4.根據權利要求1所述的銅柱凸塊封裝方法，其特征在于:所述金屬層開口(410)與光刻膠層開口(510)的橫截面尺寸相同，且所述金屬層開口(410)和光刻膠層開口(510)不小于介電層通孔(210)的橫截面尺寸。
5.根據權利要求1所述的銅柱凸塊封裝方法，其特征在于:在銅柱凸塊(300)區域內，所述介電層通孔(210)呈有序分布。
6.根據權利要求5所述的銅柱凸塊封裝方法，其特征在于:所述介電層通孔(210)呈環形分布或陣列分布。
7.根據權利要求1所述的銅柱凸塊封裝方法，其特征在于:在銅柱凸塊(300)區域內，所述介電層通孔(210)呈無序分布。
8.根據權利要求1至7中任一項所述的銅柱凸塊封裝方法，其特征在于:所述介電層通孔(210)的橫截面尺寸遠小于銅柱凸塊(300)的橫截面尺寸。
9.根據權利要求8所述的銅柱凸塊封裝方法，其特征在于:所述介電層通孔(210)的橫截面尺寸范圍為3?10um。
10.根據權利要求1至7中任一項所述的銅柱凸塊封裝方法，其特征在于:所述介電層通孔(210)的橫截面呈圓形、矩形或多邊形。
【文檔編號】H01L23/485GK103779246SQ201410059269
【公開日】2014年5月7日 申請日期:2014年2月21日 優先權日:2014年2月21日
【發明者】徐虹, 張黎, 陳棟, 賴志明, 陳錦輝 申請人:江陰長電先進封裝有限公司