具有三個用于行選擇的器件驅動器的三維非易失性存儲器的制造方法
【專利摘要】本發明提供一種非易失性存儲系統,包括:以塊為單位布置的存儲器胞元的單片三維存儲器陣列,所述存儲器陣列包括塊之間的間隙;連接到所述存儲器胞元的多個字線;連接到所述存儲器胞元的多個垂直定向位線;多個全局位線;在基板上方并且不在基板中的多個垂直定向選擇器件,所述多個垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,并且選擇性地使所述垂直定向位線與所述全局位線通信;連接到所述垂直定向選擇器件并且用于控制所述垂直定向選擇器件的多個行選擇線;以及連接到所述行選擇線并且驅動所述行選擇線的行選擇線驅動器,每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件。
【專利說明】具有三個用于行選擇的器件驅動器的三維非易失性存儲器
[0001]本申請是申請日為2011年12月12日、申請號為201180060491.3 (PCT/US2011/064493)、發明名稱為“用于具有垂直位線的三維非易失性存儲器的架構”的專利申請的分案申請。
[0002]本申請要求2011年8月24日提交的美國臨時申請61/526,764 “OptimizingArchitecture for Three Dimensional Non-Volatile Storage Device With VerticalBit Lines”和 2010 年 12 月 14 日提交的美國臨時申請 61/423,007“Non_Volatile MemoryHaving3D Array of Read/Write Elements With Vertical Bit Lines and LaterallyAligned Active Elements and Methods Thereof” 的權益。
【技術領域】
[0003]本發明涉及用于非易失性存儲的技術。
【背景技術】
[0004]非易失性存儲器的一個示例使用可以被設置為低或高電阻狀態,并且在后來被復位為初始狀況之前可以保持在該狀態的可變電阻存儲器元件。可變電阻存儲器元件分別連接在兩個正交延伸的導體(一般是位線和字線)之間,其中,它們以二維陣列相互交叉。這種存儲器元件的狀態一般由對相交叉的導體所施加的適當電壓來改變。由于因為沿著與正在被編程或者讀取的所選擇的存儲器元件相同的導體連接了大量其它未選擇的存儲器元件,所以這些電壓也一定被施加到這些未選擇的存儲器元件,因此二極管與可變電阻元件共同串聯連接,以減小可能流過它們的漏電流。希望通過大量存儲器元件并行進行數據讀取和編程操作,導致對非常大量的其它存儲器元件施加讀取或編程電壓。在美國專利申請公布第US2009/0001344號中給出了可變電阻元件和相關聯的二極管的陣列的示例。
【發明內容】
[0005]本發明提供一種非易失性存儲系統,包括:以塊為單位布置的存儲器胞元的單片三維存儲器陣列,所述存儲器陣列包括塊之間的間隙;連接到所述存儲器胞元的多個字線;連接到所述存儲器胞元的多個垂直定向位線;多個全局位線;在基板上方并且不在基板中的多個垂直定向選擇器件,所述多個垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,并且選擇性地使所述垂直定向位線與所述全局位線通信;連接到所述垂直定向選擇器件并且用于控制所述垂直定向選擇器件的多個行選擇線;以及連接到所述行選擇線并且驅動所述行選擇線的行選擇線驅動器,每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件。
【專利附圖】
【附圖說明】
[0006]圖1是可變電阻存儲器元件的示例三維陣列的一部分的等效電路,其中,該陣列具有垂直位線。[0007]圖2是利用圖1的存儲器陣列并且指示存儲器系統與主機系統的連接的可再編程非易失性存儲器系統的示意性框圖。
[0008]圖3提供了具有一些結構添加的圖1的三維陣列的兩個平面和基板的平面圖。
[0009]圖4是進行了注釋以示出在其中對數據進行編程的效果的圖3的平面之一的一部分的放大視圖。
[0010]圖5是進行了注釋以示出從其讀取數據的效果的圖3的平面之一的一部分的放大視圖。
[0011]圖6是根據其實施方式的第一具體示例的圖1所示的三維陣列的一部分的等角視圖。
[0012]圖7是可變電阻存儲器元件的示例三維陣列的一部分的等效電路,其中,該陣列具有垂直位線和柱式選擇層,垂直位線和柱式選擇層兩者都在基板上方(不在基板中)。
[0013]圖8A是描繪垂直位線、垂直定向選擇器件和全局位線的示意圖。
[0014]圖SB是描繪垂直位線、垂直定向選擇器件和全局位線的平面圖。
[0015]圖9是描繪在基板上方的垂直位線、在基板上方的垂直定向選擇器件和在基板中的行選擇線驅動器的存儲器系統的一部分的示意圖。
[0016]圖10示出了具有在基板上方的垂直局部位線和將位線連接到全局位線的在基板上方的垂直定向選擇器件的存儲器結構的一個實施例。
[0017]圖11是描繪在基板上方的垂直位線和垂直定向選擇器件的存儲器系統的一部分的示意圖。
[0018]圖12是描繪垂直位線、在基板上方的垂直定向選擇器件和在基板中的行選擇線驅動器的存儲器系統的一部分的示意圖。
[0019]圖13是描述用于建造圖10的結構的處理的一個實施例的流程圖。
[0020]圖14A-F描繪了圖13的處理期間的圖10的結構。
[0021]圖15是描述用于操作圖10的結構的處理的一個實施例的流程圖。
[0022]圖16示出了具有垂直局部位線和將位線連接到全局位線的垂直定向選擇器件的存儲器結構的一個實施例。
[0023]圖17示出了具有垂直局部位線和將位線連接到全局位線的垂直定向選擇器件的存儲器結構的一個實施例。
[0024]圖18A-1描繪了建造處理期間的圖17的結構。
[0025]圖19是描繪垂直位線、在基板上方的垂直定向選擇器件和字線梳(連接的字線)的存儲器系統的一部分的示意圖。
[0026]圖20是兩個字線梳和多個垂直位線的頂視圖。
[0027]圖21A和B是存儲器系統的一部分的示意圖,其示出了字線梳。
[0028]圖22A和B是描述對存儲器系統進行編程的實施例的流程圖。
[0029]圖23是描繪編程操作的存儲器系統的一部分的示意圖。
[0030]圖24是描述對存儲器系統進行讀取的一個實施例的流程圖。
[0031]圖25是描繪編程操作的存儲器系統的一部分的示意圖。
[0032]圖26是描繪存儲器系統架構的框圖。
[0033]圖27是示出行選擇線驅動器和相關聯的行選擇線的框圖。[0034]圖28A-C是描繪定位行選擇線驅動器的多個布置的框圖。
[0035]圖29是描繪垂直位線、在基板上方的垂直定向選擇器件、字線梳和跨存儲器元件的多個塊運行的行選擇線的存儲器系統的一部分的示意圖。
[0036]圖30是描繪垂直位線、字線梳、字線和存儲器元件的存儲器系統的一部分的示意圖。
[0037]圖31A和B是描繪行選擇線驅動器的示意圖。
[0038]圖32是描繪行選擇線驅動器的部件的分布式放置的框圖。
[0039]圖33描繪了通過選擇兩個行選擇線而操作的圖10的結構。
[0040]圖34是描繪當通過選擇兩個行選擇線來操作圖33的結構時,行選擇線驅動器的部件的分布式放置的框圖。
[0041]圖35是描繪垂直位線、在基板上方的垂直定向選擇器件、字線梳、跨存儲器元件的多個塊運行的行選擇線以及通過選擇兩個行選擇線來操作圖33的結構的存儲器系統的一部分的不意圖。
[0042]圖36是描述操作圖33-35的結構的處理的一個實施例的流程圖。
[0043]圖37描繪了具有不對稱垂直定向選擇器件的圖10的結構。
[0044]圖38A和B示出了在建造不對稱垂直定向選擇器件期間使用的兩個處理步驟。
[0045]圖39-41是提供圖37的實施例的操作的示例的示意圖。
[0046]圖42描繪了用于實現包括兩個層次的行選擇線和垂直定向選擇器件的存儲器的另一實施例的結構的橫截面。
[0047]圖43是描繪如何連接各個行選擇線的一個示例實施方式的框圖。
[0048]圖44是描繪實現圖43的結構時的行選擇線驅動器的部件的分布式放置的框圖。
【具體實施方式】
[0049]這里描述的技術面向用于三維陣列的存儲器元件的架構,其中,陣列的位線垂直地定向。也就是說,代替僅僅在公用半導體基板上堆疊多個已有二維陣列(其中,每個二維陣列具有其自己的位線),多個二維陣列在分離的平面中堆疊在彼此頂部,但是然后共享向上延伸通過平面的公用位線。
[0050]在三維陣列中使用的存儲器元件優選可變電阻存儲器元件。也就是說,各個存儲器元件的電阻(以及因此作為倒數的電導),一般作為跨越與存儲器元件連接的正交相交叉的導體施加的電壓的結果而改變。依據可變電阻元件的類型,狀態可以響應于跨越可變電阻元件的電壓、通過可變電阻元件的電流水平、跨可變電阻元件的電場的量、對可變電阻元件施加的熱的水平等而改變。對于一些可變電阻元件材料,對元件施加的電壓、電流、電場、熱等的時間的量,確定其導通狀態何時改變以及改變發生的方向。在這些狀態改變操作之間,存儲器元件的電阻保持不變,因此是非易失性的。上面概述的三維陣列架構可以使用從各種各樣的具有不同性質和工作特性的這些材料中選擇的存儲器元件材料來實現。
[0051]可以將存儲器元件的電阻并且從而存儲器元件可檢測的存儲狀態重復地從初始水平設置為另一水平,然后復位返回初始水平。對于一些材料,為了沿一個方向改變其狀態而施加的電壓、電流、電場、熱等的量或者持續時間,與為了沿另一方向進行改變而施加的電壓、電流、電場、熱等的量或者持續時間不同(不對稱)。使用兩個可檢測狀態,每個存儲器元件存儲一位(bit)數據。通過使用一些材料,通過指定電阻的多于兩個的穩定水平作為存儲器元件的可檢測狀態,可以在每個存儲器元件中存儲多于一位的數據。這里的三維陣列架構在其可以工作的方式方面相當多變。
[0052]該三維架構還使得能夠限制在對其它尋址(選擇)的存儲器元件進行讀取和編程操作期間施加了不希望的水平的電壓的未尋址(未選擇)的電阻存儲器元件的范圍和數量。擾亂未尋址存儲器元件的狀態和通過未尋址元件的漏電流水平的風險與在使用相同存儲器元件材料的其它陣列中所經歷的相比可以顯著降低。不希望有漏電流,因為它們可能改變從尋址的存儲器元件讀取的視在電流,由此使得難以準確地讀取尋址(選擇)的存儲器元件的狀態。不希望有漏電流,還因為它們增加陣列汲取的總體電力,并且因此不希望使電力供給必須大于希望的電力供給。由于在尋址的存儲器元件的編程和讀取期間有電壓施加的未尋址存儲器元件的范圍相對小,因此可以使這里具有三維架構的陣列包括極大數量的已尋址存儲器元件,而不會在進行讀取時引入錯誤,并且不會超過合理的電力供給能力。
[0053]另外,這里的三維架構使得能夠以位線導體和字線導體的正交交叉連接可變電阻存儲器元件,而不需要與可變電阻元件串聯連接二極管或者其它非線性元件。在已有的可變電阻存儲器元件陣列中,通常與每個存儲器元件串聯連接二極管,以減小在未選擇該元件時通過該元件的漏電流,但是二極管仍然具有跨二極管施加的電壓差,例如,這可能在未選擇的存儲器元件連接到對于連接到相同位線或字線的所選擇的存儲器元件的電壓進行承載的位線或字線時發生。不需要二極管顯著降低了陣列的復雜度,由此減少了制造陣列所需的處理步驟的數量。術語連接是指直接和間接連接。
[0054]當然,這里的三維陣列的存儲器元件的制造,比使用相同類型的存儲器元件的其它三維陣列簡單得多。特別地,需要較少數量的掩模來形成陣列的每個平面的元件。形成具有三維陣列的集成電路所需的處理步驟的總數由此減少,產生的集成電路的成本也降低。
[0055]初始參考圖1,以這種存儲器的一部分的等效電路的形式,示意性并且概括地示出了三維存儲器10的一個示例實施例的架構。使用標準三維直角坐標系11作為基準,矢量X、y和z中的每個的方向與其它兩個正交。在另一實施例中,方向X和X基本上彼此距離60度。
[0056]優選使用選擇器件Qxy形成選擇性地將內部存儲器元件與外部數據電路連接的電路,其中,X給出了器件在X方向上的相對位置,y給出了其在y方向上的相對位置。作為示例,各個選擇器件Qxy可以是選擇門電路或者選擇晶體管。全局位線(GBLx)在y方向上延長,并且具有由下標指示的在X方向上的相對位置。雖然在讀取、并且一般也在編程期間,一次僅接通與特定全局位線連接的一個選擇器件,但是全局位線(GBLx)與在X方向上具有相同位置的選擇器件Qxy的源極或漏極分別可連接。各個選擇器件Qxy的源極或漏極中的另一個與局部位線(LBLxy)中的一個連接。局部位線在z方向上垂直地延長,并且在x(行)和y (列)方向上形成規則的二維陣列。
[0057]為了將局部位線的一個集合(在該示例中指定為一行)與相應的全局位線連接,行選擇線SGy在X方向上延長,并且與在y方向上具有共同位置的單行的選擇器件Qxy的控制端子(柵極)連接。因此,選擇器件Qxy依據行選擇線SGy中的哪個接收到了使與其連接的選擇器件接通的電壓,將跨X方向(在y方向上具有相同位置)的一行局部位線(LBLxy)一次連接到全局位線(GBLx)中的相應的全局位線。其余行選擇線接收到將其連接的選擇器件Qxy保持關斷的電壓。注意,由于對于局部位線(LBLxy)中的每個,僅使用一個選擇器件(Qxy),因此可以使在X和y方向二者上跨半導體基體的陣列的間距非常小,由此使存儲器存儲元件的密度大。
[0058]在基體13上方在z方向上以不同距離定位的多個平面中形成存儲器元件Mzxy。在圖1中示出了兩個平面I和2,但是一般存在更多,例如4、6、8、16、32或者甚至更多。在距離為z的每個平面中,字線豐^在乂方向上延長,并且在y方向上在局部位線(LBLxy)之間間隔開。每個平面的字線WLzy分別使相鄰的兩個局部位線LBLxy跨在字線的任一側。各個存儲器存儲元件Mzxy連接在與這些各個交點相鄰的一個局部位線LBLxy和一個字線WLzy之間。因此,通過對之間連接存儲器元件的局部位線LBLxy和字線WLzy施加適當的電壓,可尋址各個存儲器元件Mzxy。選擇電壓,以提供使存儲器元件的狀態從已有狀態改變為希望的新狀態所需的電激勵。這些電壓的水平、持續時間和其它特性取決于存儲器元件使用的材料。
[0059]該三維存儲器結構的每個“平面”一般由至少兩個層形成,在一個層中定位導電字線WLzy,并且另一個層是將平面彼此電隔離的介電材料。例如依據存儲器元件Mzxy的結構,還可以在每個平面中存在附加層。這些平面在半導體基板上方堆疊在彼此頂部,其中,局部位線LBLxy與局部位線延伸通過其的每個平面的存儲元件Mzxy連接。
[0060]這里描述的包括存儲器10的存儲器陣列是單片三維存儲器陣列。單片三維存儲器陣列是在沒有中間基板的情況下在諸如晶片等單個基板上方(而不在基板中)形成多個存儲器層次的存儲器陣列。形成一個存儲器層次的層直接在已有層次的層上方沉積或者生長。相對來說,如在 Leedy,美國專利第 5,915,167 號,“Three Dimensional StructureMemory”中,通過在分離的基板上形成存儲器層次,并且將存儲器層次粘附在彼此頂上,來構造堆疊存儲器。在接合之前使基 板變薄或者從存儲器層次中去除基板,但是因為存儲器層次最初形成在分離的基板上方,因此這些存儲器不是真正的單片三維存儲器陣列。
[0061]圖2是可以使用圖1的三維存儲器10的說明性存儲器系統的框圖。連接數據輸入-輸出電路21,以在圖1的全局位線GBLx上并行提供(在編程期間)并且接收(在讀取期間)表示存儲在尋址存儲器元件Mzxy中的數據的模擬電學量。數據輸入-輸出電路21 —般包含感測放大器,用于在讀取期間將這些電學量轉換為數字數據值,然后將這些數字值在線23上輸送到存儲器系統控制器25。相反地,控制器25將要編程到陣列10中的數據發送到輸入-輸出電路21,然后通過對全局位線GBLx施加適當的電壓,將該數據編程到尋址存儲器元件中。對于二進制運算,一般對全局位線施加一個電壓水平,以表示二進制“ I ”,并且施加另一個電壓水平,以表示二進制“O”。通過由各個字線選擇電路27和局部位線電路29對字線WLzy和行選擇線SGy施加的電壓,來對存儲器元件尋址,以進行讀取或編程。在圖1的特定三維陣列中,可以通過經由選擇電路27和29施加的適當電壓,對位于選擇的字線和在一個實例中通過選擇器件Qxy連接到全局位線GBLx的局部位線LBLxy中的任意一個之間的存儲器元件尋址,以進行編程或讀取。
[0062]控制器25 —般從主機系統31接收數據并且向主機系統31發送數據。控制器25通常包含用于臨時存儲這些數據和操作信息的許多隨機存取存儲器(RAM) 34。還在控制器25和主機31之間交換命令、狀態信號以及正在被讀取或編程的數據的地址。存儲器系統與各種各樣的主機系統一起工作。它們包括個人計算機(PC)、膝上型電腦和其它便攜式計算機、蜂窩電話、個人數字助理(PDA)、數字靜止照相機、數字電影照相機和便攜式音頻播放器。主機一般包括用于一種或更多種類型的存儲卡或閃速驅動的內置插座33,其接受存儲器系統的配對存儲器系統插頭35,但是一些主機需要使用插入存儲卡的適配器,并且另一些主機需要在其之間使用線纜。可選地,可以將存儲器系統作為主機系統的整體部分內置到主機系統中。
[0063]控制器25向解碼器/驅動器電路37輸送從主機31接收到的命令。類似地,從解碼器/驅動器電路37向控制器25傳送由存儲器系統生成的狀態信號。在控制器控制幾乎所有存儲器操作的情況下,電路37可以是簡單的邏輯電路,或者電路37可以包括狀態機,以控制執行給定命令所需的重復性存儲器操作中的至少一部分。從電路37向字線選擇電路27、局部位線選擇電路29和數據輸入-輸出電路21施加通過對命令進行解碼而獲得的控制信號。此外,承載在陣列10內要訪問的存儲器元件的物理地址的地址線39從控制器連接到電路27和29,以執行來自主機的命令。物理地址對應于從主機系統31接收到的邏輯地址,由控制器25和/或解碼器/驅動器37進行轉換。其結果是,局部位線選擇電路29通過對選擇器件Qxy的控制元件施加適當的電壓,部分地對陣列10內的指定存儲元件進行尋址,以將選擇的局部位線(LBLxy)與全局位線(GBLx)連接。通過電路27對陣列的字線WLzy施加適當的電壓來完成尋址。
[0064]雖然圖2的存儲器系統利用圖1的三維存儲器陣列10,但是系統不限于僅使用該陣列架構。可選地,給定存儲器系統可以將這種類型的存儲器與包括諸如具有NAND存儲器胞元(cell)陣列架構的閃存的閃存、磁盤驅動或者一些其它類型的存儲器的其它另一類型組合。特別是在操作層面在兩種類型的存儲器之間存在一些兼容性的情況下,其它類型的存儲器可以具有其自己的控制器,或者在一些情況下可以與三維存儲器胞元陣列10共享控制器25。
[0065]雖然可以對圖1的陣列中的存儲器元件Mzxy中的每個單獨進行尋址,以根據到來的數據改變其狀態,或者讀取其已有存儲狀態,但是當然優選以多個存儲器元件為單位并行對陣列進行編程和讀取。在圖1的三維陣列中,可以并行對一個平面上的一行存儲器元件進行編程和讀取。并行操作的存儲器元件的數量取決于連接到選擇的字線的存儲器元件的數量。在一些陣列中,可以將字線分段(在圖1中未示出),以使得對于并行操作,僅可以對沿著其長度連接的存儲器元件的總數中的一部分,即連接到區段中的所選擇的一個區段的存儲器元件進行尋址。在一些陣列中,為了使IR下降最小,為了使功率最小,或者為了其它原因,在一個操作中編程的存儲器元件的數量可以小于連接到選擇的字線的存儲器元件的總數。
[0066]可以從先前對數據已經變得陳舊的存儲器元件進行了編程的狀態開始,對先前編程的存儲器元件進行尋址和再編程。因此,并行進行再編程的存儲器元件的狀態極其經常在它們之間具有不同的開始狀態。這對于許多存儲器元件材料是可接受的,但是通常優選在對一組存儲器元件進行再編程之前,將它們復位到共同狀態。為此,可以將存儲器元件分組為塊,其中,在準備隨后對每個塊的存儲器元件進行編程時,將每個塊的存儲器元件同時復位到共同狀態(優選地編程狀態中的一個)。如果使用的存儲器元件材料的特征在于,與其從第二狀態改變返回第一狀態花費的時間相比,在明顯少的時間內從第一狀態改變為第二狀態,則優選選擇復位操作使得要進行花費更長時間的變遷。然后,比復位更快地進行編程。較長的復位時間通常不是問題,因為一般在高比例的情況下在后臺完成僅包含陳舊數據的存儲器元件的塊的復位,因此不對存儲器系統的編程性能產生負面影響。
[0067]通過使用存儲器元件的塊復位,可以以與目前的閃存陣列類似的方式,操作可變電阻存儲器元件的三維陣列。將存儲器元件的塊復位到共同狀態,對應于將閃存元件的塊擦除為擦除狀態。可以將這里的存儲器元件的各個塊進一步劃分為存儲器元件的多個頁,其中,一起對一頁的存儲器元件進行編程和讀取。這就像在閃存中使用頁。一起對各個頁的存儲器元件進行編程和讀取。當然,當進行編程時,要存儲由復位狀態表示的數據的那些存儲器元件不從復位狀態改變。需要改變為另一狀態以表示存儲在其中的數據的頁的那些存儲器元件,通過編程操作使其狀態改變。
[0068]在圖3中示出了這些塊和頁的使用的示例,圖3提供了圖1的陣列的平面I和2的示意性平面圖。以二維的方式示出了跨每個平面延伸的不同字線WLzy和延伸通過平面的局部位線LBLxy。在這些平面中的一個中,各個塊由連接到一個字線或者在將字線分段的情況下、一段字線兩側的存儲器元件構成。因此,在陣列的每個平面中存在非常大的數量的這種塊。在圖3所示的塊中,連接到一個字線WL12兩側的存儲器元件M114、M124, M134> M115, M125和M135中的每個形成塊。當然,存在沿著字線的長度連接的多得多的存儲器元件,但是為了簡單,僅示出了它們中的幾個。每個塊的存儲器元件連接在單個字線和局部位線中的不同的局部位線之間,即對于圖3所示的塊,在字線WL12和各個局部位線LBL12、LBL22、LBL32、LBL13、LBL23 和 LBL33 之間。
[0069]在圖3中還示出了頁。在描述的具體實施例中,每個塊有兩頁。一頁由沿著塊的字線一側的存儲器元件形成,另一頁由沿著字線相對側的存儲器元件形成。在圖3中標記的示例頁由存儲器元件M114、M124和M134形成。當然,頁一般具有非常大的數量的存儲器元件,以便能夠一次對大量數據進行編程和讀取。為了使說明簡單,僅包括了圖3的頁的幾個存儲器元件。
[0070]現在,描述當在圖2的存儲器系統中作為陣列10操作時,圖1和3的存儲器陣列的示例復位、編程和讀取操作。對于這些示例,取存儲器元件Mzxy中的每個包括非易失性存儲器材料,通過跨存儲器元件施加具有不同極性的電壓(或電流),或者具有相同極性、但是不同幅值和/或持續時間的電壓,該非易失性存儲器材料可以在不同電阻水平的兩個穩定狀態之間切換。例如,一種類別的材料通過使電流沿一個方向通過元件,可以被置于高電阻狀態,并且通過使電流沿另一方向通過元件,可以被置于低電阻狀態。或者,在使用相同電壓極性進行切換的情況下,一個元件可以需要較高的電壓和較短的時間,以切換到高電阻狀態,并且需要較低的電壓和較長的時間,以切換到低電阻狀態。這些是各個存儲器元件的兩個存儲器狀態,其依據存儲器元件狀態指示是“O”或者“ I ”的一位數據的存儲。
[0071]為了復位(例如擦除)存儲器元件的塊,將該塊中的存儲器元件置于高電阻狀態。遵照在目前的閃存陣列中使用的慣例,將該狀態指定為邏輯數據狀態“ I ”,但是可選地,可以將其指定為“O”。如圖3中的示例所示,塊包括電連接到一個字線WL或者其區段的所有存儲器元件。塊是在陣列中一起復位的存儲器元件的最小單位。其可以包括幾千個存儲器元件。如果例如字線一側的一行存儲器元件包括1000個存儲器元件,則塊具有來自字線的任一側的兩行的2000個存儲器元件。
[0072]使用圖3所示的塊作為示例,可以采取以下步驟,來復位塊的所有存儲器元件:
[0073]1.通過圖2的電路21將所有全局位線(圖1和3的陣列中的GBLpGBL2和GBL3)設置為O伏。
[0074]2.至少將塊的一個字線的任一側的兩行選擇線設置為H’伏,以使得字線的每一側的y方向上的局部位線通過其選擇器件連接到其各自的全局位線,因此使局部位線變為O伏。使電壓H’足夠高,以使選擇器件Qxy接通,例如在1-6伏范圍內的電壓(一般為3伏)。圖3所示的塊包括字線WL12,因此通過圖2的電路29將該字線的任一側的行選擇線SG2和SG3 (圖1)設置為H’伏,以使選擇器件Q12> Q22> Q32> Q13、Q23和Q33接通。這使得在x方向上延伸的兩個相鄰行中的局部位線LBL12、LBL22、LBL32、LBL13、LBL23和LBL33中的每個連接到全局位線GBL1、GBL2和GBL3中的各個。在y方向上彼此相鄰的局部位線中的兩個連接到單個全局位線。然后,這些局部位線被設置為由全局位線引起的O伏。其余局部位線優選保持不連接,并且使其電壓浮置。
[0075]3.將復位的塊的字線設置為H伏。該復位電壓值取決于存儲器元件中的開關材料,并且可以在幾分之一伏到幾伏之間。將陣列的所有其它字線,包括選擇的平面I的其它字線和另一未選擇的平面上的所有字線,設置為O伏。在圖1和3的陣列中,通過圖2的電路27,字線WL12被設置在H伏,而陣列中的所有其它字線被放置在O伏。
[0076]結果是,跨越塊的存儲器元件中的每個施加H伏。在圖3的示例塊中,這包括存儲器元件M114、M124、M134、M115、M125和M135。對于作為示例使用的存儲器材料的類型,通過這些存儲器元件的產生的電流將尚未處于高電阻狀態的它們中的任意一個置于復位狀態。
[0077]注意,因為僅一個字線具有非零電壓,因此沒有雜散電流流動。塊的一個字線上的電壓可以使電流僅通過塊的存儲器元件流到地。也沒有電壓或者電流可以將未選擇的電浮置局部位線中的任意一個驅動到H伏,因此不存在跨陣列的該塊外部的任意其它存儲器元件的電壓差。因此,跨其它塊中的未選擇存儲器元件不被施加可能使得無意間干擾它們或者將它們復位的電壓。
[0078]還注意,通過將字線和相鄰選擇柵極的任意組合分別設置為H或H’伏,可以將多個塊同時復位。在這種情況下,這樣做的唯一損失是同時復位數量增加的存儲器元件所需的電流量增加。這影響所需的電源的大小。在一些實施例中,將比塊的所有存儲器元件少的存儲器元件同時復位。
[0079]優選對頁的存儲器元件同時進行編程,以提高存儲器系統操作的并行性。在圖4中提供了在圖3中指示的頁的放大版本,并且增加了注釋以示出編程操作。因為先前對塊的所有存儲器元件進行了復位,因此頁的各個存儲器元件最初處于復位狀態。這里取復位狀態表示邏輯數據“I”。對于根據被編程到頁中的到來數據存儲邏輯數據“O”的這些存儲器元件中的任意一個,將那些存儲器元件切換到其低電阻狀態、其設置狀態,同時該頁的其余存儲器兀件保持在復位狀態。
[0080]為了對頁進行編程,僅接通一行選擇器件,使得僅一行局部位線連接到全局位線。可選地,該連接使得能夠在兩個連續編程周期中對塊的兩頁的存儲器元件進行編程,這然后使復位和編程單位中的存儲器元件的數量相等。
[0081]參考圖3和4,描述指示的一頁存儲器元件M114、M124和M134內的示例編程操作,如下:
[0082]1.對全局位線施加的電壓依照于進行編程的存儲器系統接收到的數據的模式。在圖4的示例中,GBLjlC載邏輯數據位“1”,GBL2承載邏輯位“0”,GBL3承載邏輯位“ I”。如圖所示,將位線分別設置為相應的電壓M、H和M,其中,M水平電壓高,但是不足以對存儲器元件進行編程,H水平足夠高,以強迫存儲器元件變為編程狀態。M水平電壓可以在O伏和H之間,大約為H水平電壓的一半。例如,M水平可以是0.7伏,H水平可以是1.5伏。編程使用的H水平不需要與復位或者讀取使用的H水平相同。在這種情況下,根據接收到的數據,存儲器兀件M114和M134將保持在其復位狀態,而存儲器兀件M124被編程。因此,僅對該頁的存儲器元件M124通過以下步驟施加編程電壓。
[0083]2.將要編程的頁的字線設置為O伏,在這種情況下選擇的字線WL12。這是該頁的存儲器元件連接到的唯一字線。將所有平面上的其它字線中的每個設置為M水平。由圖2的電路27施加這些字線電壓。
[0084]3.將選擇的字線任一側下面的行選擇線中的一個設置為H’電壓水平,以選擇要編程的頁。對在圖3和4中指示的頁,對行選擇線SG2施加H’電壓,以接通選擇器件Q12、Q22和Q32(圖1)。將所有其它行選擇線,即該示例中的線SG1和SG3,設置為O伏,以保持其選擇器件關斷。行選擇線電壓由圖2的電路29施加。這將局部位線中的一行連接到全局位線,并且保留所有其它局部位線浮置。在該示例中,局部位線LBL12、LBL22和LBL32的行通過接通的選擇器件連接到各個全局位線GBLp GBL2和GBL3,同時保留該陣列的所有其它局部位線(LBL)浮置。
[0085]對于上述示例存儲器元件材料,該操作的結果是發送編程電流Ipkk通過存儲器元件M124,由此使存儲器元件從復位狀態改變為設置(編程)狀態。對于連接在選擇的字線WL12和施加了編程電壓水平H的局部位線(LBL)之間的其它存儲器元件(未示出),這同樣會發生。
[0086]施加上面列出的編程電壓的相對定時的示例是,最初將一頁上的所有全局位線(GBL)、選擇的行選擇線(SG)、選擇的字線和選擇的字線任一側的兩個相鄰字線,全部設置為電壓水平M。這之后,根據要編程的數據使GBL中的選擇的GBL升高到電壓水平H,而同時在編程周期持續時間內,使選擇的字線的電壓跌落到O伏。可以將平面I中的選擇的字線WL12之外的字線和未選擇的其它平面中的所有字線弱驅動到M、一些較低的電壓或者允許其浮置,以減少作為圖2的電路27的一部分的字線驅動器必須輸送的電力。
[0087]通過將選擇的行之外的所有局部位線(在該示例中為LBL12、LBL22和LBL32之外的所有局部位線)浮置,通過連接在浮置局部位線和相鄰字線之間的處于其低電阻狀態(被編程)的存儲器元件,電壓可以松耦合到選擇的平面I的外部字線和允許浮置的其它平面的字線。雖然允許將選擇的平面的這些外部字線和未選擇的平面中的字線浮置,但是可以通過被編程的存儲器元件的組合,最終將其驅動直到電壓水平M。
[0088]一般存在在編程操作期間存在的寄生電流,這可能使必須通過選擇的字線和全局位線提供的電流增加。在編程期間,存在兩個寄生電流源,一個是不同塊中的相鄰頁,另一個是同一塊中的相鄰頁。第一個寄生電流源的示例是圖4所示的來自在編程期間被抬升到電壓水平H的局部位線LBL22的寄生電流IP1。存儲器元件M123在其字線WL11上連接在該電壓和電壓水平M之間。該電壓差可以使寄生電流-1pi流動。由于在局部位線LBL12或者LBL32和字線WL11之間不存在這種電壓差,因此沒有這種寄生電流流過存儲器元件M113或者M133中的任一個,結果是這些存儲器元件根據要編程的數據保持在復位狀態。
[0089]其它寄生電流可以類似地從同一局部位線LBL22流到其它平面中的相鄰字線。由于總電流可能隨著平面的數量而增大,因此這些電流的存在可能限制可以在存儲器系統中包括的平面的數量。對編程的限制是在存儲器電源的電流能力方面,因此平面的最大數量在電源的大小和平面的數量之間作出折衷。通常在大多數情況下,可以使用4-16個數量的平面,但是也可以使用不同的量。
[0090]編程期間的寄生電流的另一個來源是同一塊中的相鄰頁。保留浮置的局部位線(連接到被編程的存儲器元件的行的局部位線之外的所有局部位線)趨于通過任意平面上的任意編程的存儲器元件被驅動到未選擇的字線的電壓水平M。這繼而可以使寄生電流在選擇的平面中從處于M電壓水平的這些局部位線流到處于O伏的選擇的字線。由圖4所示的電流IP2、Ip3和Ip4給出了這的示例。通常,由于這些電流僅流過與選擇的平面中的選擇的字線相鄰的處于其導電狀態的那些存儲器元件,因此這些電流比上面討論的另一個寄生電流Ipi小得多。
[0091 ] 上述編程技術確保對選擇的頁進行編程(局部位線處于H,選擇的字線處于O),并且相鄰的未選擇字線處于M。如早前所提及的,可以將其它未選擇字線弱驅動到M,或者最初將其驅動到M,然后保留浮置。交替地,也可以保留任意平面中的遠離選擇的字線(例如距離多于5個的字線)的字線不變(處于地)或者浮置,因為流到它們的寄生電流如此低,以至于與標識的寄生電流相比可以忽略,這是由于它們必須流過五個或更多個接通的器件(處于其低電阻狀態的器件)的串聯組合。這可以減小由于對大量字線進行充電而導致的功率耗散。
[0092]雖然上面的描述假設要編程的頁的每個存儲器元件通過編程脈沖的一次施加而達到其希望的ON (接通)值,但是可以交替地使用在NOR或者NAND閃存技術中通常使用的編程驗證技術。在該處理中,對給定頁的完整編程操作包括在每個編程操作內出現ON電阻的較小改變的一系列單獨的編程操作。判斷各個存儲器元件是否達到其希望的與要在存儲器元件中編程的數據一致的電阻或者電導的編程水平的驗證(讀取)操作散置在每個編程操作之間。在驗證達到了希望的電阻或者電導值時,對每個存儲器元件的編程/驗證序列終止。在驗證要編程的所有存儲器元件達到了其希望的編程值之后,然后對該頁的存儲器元件的編程完成。在美國專利第5,172,338號中描述了這種技術的示例。
[0093]主要參考圖5,描述對諸如存儲器元件M114、M124和M134等一頁存儲器元件的狀態的并行讀取。示例讀取處理的步驟如下:
[0094]1.將所有全局位線GBL和所有字線WL設置為電壓VK。電壓Vk簡單地是方便的參考電壓,其可以是任意數值,但是一般在O和I伏之間。通常,對于進行重復讀取的工作模式,將陣列中的所有字線設置為以減小寄生讀取電流很方便,即使這需要改變所有字線。然而,作為可選項,僅需要將選擇的字線(圖5中的WL12)、其它平面中的每個中的處于與選擇的字線相同的位置的字線和所有平面中的緊接相鄰的字線抬升到VK。
[0095]2.通過對與選擇的字線相鄰的控制線施加電壓,接通一行選擇器件,以定義要讀取的頁。在圖1和5的示例中,對行選擇線562施加電壓,以接通選擇器件Q12、Q22和Q32。這使一行局部位線LBL12、LBL22和LBL32連接到其各自的全局位線GBLpGBL2和GBL3。然后,這些局部位線連接到存在于圖2的電路21中的各個感測放大器(SA),并且呈現它們連接到的全局位線的電位VK。允許所有其它局部位線LBL浮置。
[0096]3.將選擇的字線(WL12)設置為電壓VK±Vsense。基于感測放大器選擇Vsense的符號,并且Vsense具有大約0.5伏的幅值。所有其它字線上的電壓保持相同。
[0097]4.感測在時間T內流到每個感測放大器中的電流(VK+VSenSe)或者流出每個感測放大器的電流(VfVsense)。存在所示出的流過圖5的示例的尋址存儲器元件的電流IK1、Ie2和ΙΚ3,其與各個存儲器元件M114、M124和M134的編程狀態成比例。然后,由連接到各個全局位線GBU、GBL2和GBL3的電路21內的感測放大器的二進制輸出給出存儲器元件Μ114、Μ124和M134的狀態。然后,通過線23(圖21)將這些感測放大器輸出發送到控制器25,然后向主機31提供讀取的數據。
[0098]5.通過從行選擇線(SG2)移除電壓來關斷選擇器件(Q12、Q22和Q32),以將局部位線從全局位線斷開,并且使選擇的字線(WL12)返回電壓VK。
[0099]該讀取操作期間的寄生電流有兩個不希望的影響。與在進行編程時相同,寄生電流對存儲器系統電源設置了更高的要求。另外,可能存在錯誤地包含在通過正在讀取的尋址存儲器元件的電流中的寄生電流。因此,如果這些寄生電流足夠大,則這可能導致錯誤的讀取結果。
[0100]與在編程的情況下相同,除了選擇的行(圖5的示例中的LBL12、LBL22和LBL32)之外的所有局部位線是浮置的。但是通過任意平面中的連接在浮置的局部位線和處于Vk的字線之間的、處于其編程(低電阻)狀態的任意存儲器元件,可以將浮置的局部位線的電位驅動到VK。在數據讀取期間,因為選擇的局部位線和相鄰的未選擇字線兩者都處于VK,因此不存在與在編程情況(圖4)下的Ipi相當的寄生電流。然而,寄生電流可能流過連接在浮置的局部位線和選擇的字線之間的低電阻存儲器元件。在圖5中作為IP5、IPf^P Ip7指示的這些電流與編程(圖4)期間的電流IP2、Ip3和Ip4相當。這些電流中的每個的幅值可能與通過尋址的存儲器元件的最大讀取電流相等。然而,這些寄生電流從處于電壓Vk的字線流到處于電壓VK±VSenSe的選擇的字線,而不流過感測放大器。這些寄生電流將不流過連接了感測放大器的所選擇的局部位線(圖5中的LBL12、LBL22和LBL32)。雖然它們有助于功率耗散,但是這些寄生電流不因此而引入感測誤差。
[0101]雖然相鄰字線應當處于Vk,以使寄生電流最小,但是與在編程情況下相同,對這些字線進行弱驅動或者甚至允許它們浮置是理想的。在一個變化中,可以將選擇的字線和相鄰字線預充電到Vk,然后允許其浮置。當對感測放大器通電時,其可以將它們充電到Vk,從而由來自感測放大器的參考電壓(與來自字線驅動器的參考電壓相對)準確地設置這些線上的電位。這可以在將選擇的字線充電到VK±VSenSe之前進行,但是直到該充電暫態完成,才測量感測放大器電流。
[0102]也可以在存儲器陣列10內包括參考胞元,以方便共同數據操作(擦除、編程或者讀取)中的任意一個或者全部。參考胞元是在結構上盡可能與電阻被設置為特定值的數據胞元幾乎一致的胞元。它們對于抵消或者跟蹤在存儲器工作期間可能改變的與溫度、處理的不均勻性、重復編程、時間或者其它胞元屬性相關聯的數據胞元的電阻漂移是有用的。一般將它們設置為具有在一個數據狀態下的存儲器元件的最高可接受低電阻值(例如ON電阻)以上、并且在另一數據狀態下的存儲器元件的最低可接受高電阻值(例如OFF電阻)以下的電阻。參考胞元可以對于平面或者整個陣列是“全局”的,或者可以包含在每個塊或者頁內。
[0103]在一個實施例中,可以在每一頁內包含多個參考胞元。這些胞元的數量可以僅僅是幾個(少于10個),或者可以多達每一頁內的胞元總數的百分之幾。在這種情況下,一般在不依賴于頁內的數據的單獨操作中,對參考胞元進行復位和寫入。例如,可以在工廠中一次設置它們,或者可以在存儲器陣列的操作期間一次或多次設置它們。在上述復位操作期間,將所有全局位線設置為低,但是可以將這修正為僅將與要復位的存儲器元件相關聯的全局位線設置為低的值,同時將與參考胞元相關聯的全局位線設置為中間值,由此禁止將它們復位。交替地,為了將給定塊內的參考胞元復位,將與參考胞元相關聯的全局位線設置為低的值,同時將與數據胞元相關聯的全局位線設置為中間值。在編程期間,使該處理相反,將與參考胞元相關聯的全局位線抬升到高的值,以將參考胞元設置為希望的ON電阻,同時存儲器元件保持在復位狀態。一般將改變編程電壓或者時間,以將參考胞元編程到比在對存儲器元件進行編程時更高的ON電阻。
[0104]如果例如選擇每一頁中的參考胞元的數量是數據存儲存儲器元件的數量的1%,則可以沿著每個字線物理地布置它們,以使得每個參考胞元與其相鄰的參考胞元隔開100個數據胞元,并且與讀取參考胞元相關聯的感測放大器可以與讀取數據的中間感測放大器共享其參考信息。可以在編程期間使用參考胞元,以確保以足夠的裕量對數據進行編程。可以在美國專利第6,222,762,6, 538,922,6, 678,192和7,237,074號中找到關于頁內的參考胞元的使用的其它信息。
[0105]在特定實施例中,可以使用參考胞元來近似地抵消陣列中的寄生電流。在這種情況下,將參考胞元的電阻的值設置為復位狀態的值,而不是如早前所描述的復位狀態和數據狀態之間的值。每個參考胞元中的電流可以由其相關聯的感測放大器測量,并且從相鄰數據胞元中減去該電流。在這種情況下,參考胞元接近在存儲器陣列的區域中的流動的寄生電流,該寄生電流跟蹤在數據操作期間在陣列的該區域中流動的寄生電流并且與該寄生電流類似。可以在兩步操作(測量參考單元中的寄生電流,然后從在數據操作期間獲得的值中減去其值)中或者與數據操作同時應用該校正。可以進行同時操作的一種方式是使用參考胞元調整相鄰數據感測放大器的定時或者參考水平。在美國專利第7,324,393號中示出了這的示例。
[0106]在傳統的可變電阻存儲器元件的二維陣列中,通常在交叉位和字線之間與存儲器元件串聯地包括二極管。二極管的主要用途是減小復位(擦除)、編程和讀取存儲器元件期間的寄生電流的數量和幅值。這里的三維陣列的顯著優點是使寄生電流更少,因此與在其它類型的陣列中相比,對陣列的操作有更小的負面影響。
[0107]與目前在可變電阻存儲器元件的其它陣列中進行的相同,也可以與三維陣列的各個存儲器元件串聯地連接二極管,以進一步減少寄生電流的數量,但是這樣做存在不利之處。主要是,制造工藝變得更復雜。然后,需要增加的掩模和增加的制造步驟。此外,由于硅p-n 二極管的形成經常需要至少一個高溫步驟,因此無法由諸如通常在集成電路制造中使用的鋁等具有低熔點的金屬制成字線和局部位線,因為其可能在后續高溫步驟期間熔化。優選使用金屬或者包括金屬的復合材料,因為其導電率比位線和字線由于暴露到這種高溫一般使用的導電摻雜多晶硅材料高。在專利申請公布第US2009/0001344A1號中給出了具有作為各個存儲器元件的一部分形成的二極管的電阻開關存儲器元件的陣列的示例。
[0108]由于在這里的三維陣列中寄生電流的數量減少,因此可以在不使用這些二極管的情況下,對寄生電流的總幅值進行管理。除了更簡單的制造工藝之外,沒有二極管還使得能夠進行雙極操作;也就是說,用于將存儲器元件從其第一狀態切換為其第二存儲器狀態的電壓極性,與用于將存儲器元件從其第二存儲器狀態切換為其第一存儲器狀態的電壓極性相反的操作。雙極操作優于單極操作(使用與將存儲器元件從其第二存儲器狀態切換為第一存儲器狀態相同極性的電壓,來將存儲器元件從其第一存儲器狀態切換為第二存儲器狀態)的優點是,減少了用于切換存儲器元件的電力,并且改善了存儲器元件的可靠性。與在由金屬氧化物和固態電解質材料制成的存儲器元件中相同,在導電絲的形成和損壞是用于進行切換的物理機制的存儲器元件中看到了雙極操作的這些優點。由于這些原因,下面討論的實施例利用包括電阻開關材料、而不包括二極管或者其它獨立轉向器件的存儲器元件。還設想了具有非線性電流相對于電壓的關系的存儲器元件的使用。例如,隨著跨HfOx存儲器元件的電壓從編程電壓降低到編程電壓的一半,電流以因數5或者甚至更大的因數減小。在該實施例中,可以在陣列中不使用二極管的情況下,對寄生電流的總幅值進行管理。
[0109]寄生電流的水平隨著平面的數量并且隨著在每個平面內沿著各個字線連接的存儲器元件的數量而增加。因為選擇的字線僅在一個平面上,例如圖4中的WL12,因此寄生電流的增大僅稍微隨著附加平面而增大。寄生電流Ipl、Ip2、Ip3和Ip4全部在包含WL12的平面上。因為浮置線趨于使沒有直接連接到選擇的字線的元件上的電流最小,因此其它平面上的漏電流較不明顯。此外,由于每個平面上的未選擇字線的數量不顯著影響寄生電流的量,因此平面可以各自包括大量字線。可以進一步通過將字線劃分為較少數量的存儲器元件的區段,來對從沿著各個字線的長度連接的大量存儲器元件中產生的寄生電流進行管理。然后,對沿著每個字線的一個區段連接的存儲器元件,而不是沿著字線的整個長度連接的存儲器元件的總數,進行擦除、編程和讀取操作。
[0110]這里描述的可再編程非易失性存儲器陣列具有許多優點。每單位的半導體基平面積可以存儲的數字數據的量高。其可以以每存儲數據位更低的成本制造。平面的全部堆疊僅需要幾個掩模,而不需要用于每個平面的單獨的掩模集合。與不使用垂直局部位線的其它多平面結構相比,與基板的局部位線連接的數據顯著減少。這種架構消除了每個存儲器元件具有與電阻存儲器元件串聯的二極管的需要,由此進一步簡化了制造工藝,并且使得能夠使用金屬導線。此外,操作陣列所需的電壓比在目前市場上的閃存中使用的電壓低得多。
[0111]由于每個電流路徑的至少一半是垂直的,因此在大的交點陣列中存在的電壓跌落顯著減小。電流路徑的長度由于更短的垂直部件而減小,意味著在每個電流路徑上近似存在一半數量的存儲器元件,并且由于其與在數據編程或者讀取操作期間受到干擾的未選擇存儲器元件的數量相同,因此漏電流減小。例如,如果在傳統陣列中存在N個與字線相關聯的胞元和N個與相同長度的位線相關聯的胞元,則存在與每個數據操作相關聯或者“觸及”的2N個胞元。在本文描述的垂直局部位線架構中,存在η個與位線相關聯的胞元(η是平面的數量,其一般是諸如4至16等小的數量),或者Ν+η個胞元與數據操作相關聯。對于大的N,這意味著受數據操作影響的胞元的數量近似與傳統三維陣列中的一半一樣多。
[0112]對于存儲器存儲元件有用的材料
[0113]圖1的陣列中的非易失性存儲器元件Mzxy使用的材料可以是硫屬化物、金屬氧化物、CMO或者響應于對材料施加的外部電壓或者通過材料的電流而展示穩定的電阻可逆轉變的多種材料中的任意一種。
[0114]金屬氧化的特征在于在最初沉積時被絕緣。一種合適的金屬氧化物是氧化鈦(TiOx),其中,近化學計量TiO2塊體材料在退火工藝中改變,以靠近底部電極創建缺氧層(或者具有氧空穴(oxygen vacancy)的層)。包括TiOx的存儲器存儲元件的頂部鉬電極以其高工函數創建高電位的PVTiO2電子勢壘。其結果是,在中電壓(I伏以下)處,非常小的電流流過該結構。底部Pt/Ti02_x勢壘由于存在氧空穴(0+2)而降低,并且表現為低電阻接觸(歐姆接觸)。(已知TiO2中的氧空穴作為η型雜質起作用,從而轉化導電摻雜半導體中的絕緣氧化物。)獲得的復合結構處于不導電(高電阻)狀態。
[0115]但是當跨該結構施加大的負電壓(例如1.5伏)時,氧空穴向頂部電極漂移,其結果是,電位勢壘PVTiO2減小,并且相對大的電流可以流過該結構。然后,器件處于其低電阻(導電)狀態。其他人報告的實驗示出了在TiO2的絲狀區域中,可能沿著晶粒邊界發生導電。
[0116]通過跨該結構施加大的正電壓來破壞導電路徑。在該正偏壓下,氧空穴從頂部Pt/TiO2勢壘附近移開,并且“破壞”導電絲。器件返回到其高電阻狀態。導電和不導電狀態都是非易失性的。通過施加0.5伏左右的電壓來感測存儲器存儲元件的導電性,可以容易地確定存儲器元件的狀態。
[0117]雖然該特定導電機制可能不適用于所有金屬氧化物,但是作為組,它們具有類似的行為:當施加適當的電壓時,狀態發生從低導電性狀態到高導電性狀態的過渡,并且兩種狀態都是非易失性的。圖1的陣列中的非易失性存儲器元件Mzxy可以使用的其它材料的不例包括 HfOx、ZrOx> WOx> NiOx> CoOx> CoalOx> MnOx> ZnMn2O4^ ZnOx> TaOx> NbOx> HfSiOx>HfAlOx0合適的頂部電極包括能夠吸取與金屬氧化物接觸的氧以在接觸處產生氧空穴的具有高工函數(一般>4.5eV)的金屬。一些示例是了&0隊110隊1?11、1?110、?1富11氧化鈦、TiAlN、TaAlN、TiSiN、TaSiN、Ir02和摻雜多晶硅。合適的用于底部電極的材料是諸如Ti (O)N、Ta (O) N、TiN和TaN等任意導電的富氧材料。電極的厚度一般是Inm或者更大。金屬氧化物的厚度通常在2nm到20nm的范圍內。
[0118]一個示例非易失性存儲器元件使用氧化鉿(例如HfO2)作為可逆電阻開關材料,并且將該可逆電阻開關材料定位在兩個電極之間。第一電極被定位在可逆電阻開關材料和第一導體(例如位線或者字線)之間。在一個實施例中,第一電極由鉬制成。第二電極被定位在可逆電阻開關材料和第二導體(例如位線或者字線)之間。在一個實施例中,第二電極由氮化鈦制成,并且其用作勢壘層。在另一實施例中,第二電極是η+摻雜的多晶硅,第一電極是氮化鈦。還可以使用其它材料。下面描述的技術不局限于用于形成非易失性存儲器兀件的材料的任意一個集合。
[0119]在另一實施例中,存儲器存儲元件包作為可逆電阻開關材料的括氧化鉿(或者不同的金屬氧化物或者不同的材料),并且沒有任何電極被定位在可逆電阻開關材料和導體(例如位線和/或字線)之間。
[0120]適合于存儲器存儲元件的另一類別的材料是固體電解質,但是由于它們在沉積時導電,因此需要形成各個存儲器元件,并且將各個存儲器元件彼此隔離。固體電解質與金屬氧化物有些類似,并且假設導電機制是在頂部電極和底部電極之間形成金屬絲。在這種結構中,通過將來自一個電極(可氧化電極)的離子溶解到胞元的主體(固體電解質)中來形成金屬絲。在一個示例中,固體電解質包含銀離子或者銅離子,并且優選可氧化電極是諸如AX(MB2) h等在過渡金屬硫化物或者硒化物材料中插入的金屬,其中,A是Ag或者Cu,B是S或者Se,并且M是諸如Ta、V或者Ti等過渡金屬,X的范圍從大約0.1到大約0.7。這種組合物盡可能減少將不需要的材料氧化為固體電解質。這種組合物的一個示例是Agx(TaSZ)1Y可替代的組合物材料包括a-Agl。其它電極(不活躍或者中性電極)應當在保持在固體電解質材料中不溶解的同時是良好的導電體。示例包括諸如W、N1、Mo、Pt、金屬硅化物等的金屬和化合物。
[0121]固體電解質材料的示例是:TaO、GeSe或者GeS。適合作為固體電解質胞元使用的其它系統是:Cu/TaO/W、Ag/GeSe/W、Cu/GeSe/W、Cu/GeS/W 和 Ag/GeS/W,其中,第一材料是可氧化電極,中間材料是固體電解質,第三材料是不活躍(中性)電極。固體電解質的一般厚度在30nm和IOOnm之間。
[0122]近年來,碳作為非易失性存儲器材料得到了廣泛研究。作為非易失性存儲器材料,通常以導電(或石墨烯狀碳(grapheme like-carbon))和絕緣(或無定形碳)兩種形式使用碳。兩種類型的碳材料的差別是碳化學鍵的含量,所謂的Sp2和Sp3混雜。在Sp3構成中,碳價電子保持在強共價鍵中,其結果是,Sp3混雜不導電。通常將Sp3構成占主導地位的碳膜稱為四面體無定形碳或類金剛石。在Sp2構成中,不是所有碳價電子保持在共價鍵中。弱緊電子(weak tight electron) (phi鍵)有助于導電(使大多數sp2構成成為導電碳材料)。碳電阻開關非易失性存儲器的操作基于通過對碳結構施加合適的電流(或者電壓)脈沖,能夠將sp3構成變換為sp2構成的事實。例如,當跨材料施加非常短(l_5ns)的高幅值電壓脈沖時,隨著材料SP2改變為SP3形式,電導大大降低(“復位”狀態)。理論認為,由該脈沖產生的高局部溫度在材料中導致無序,并且如果脈沖非常短,則碳在無定形狀態下“淬滅”(sp3混雜)。另一方面,當處于復位狀態時,在較長時間內(?300納秒)施加較低的電壓使一部分材料改變為sp2形式(“置位”狀態)。碳電阻開關非易失性存儲器元件具有頂部電極和底部電極由像W、Pd、Pt和TaN的高溫熔點金屬制成的電容器狀構成。
[0123]近來存在對應用碳納米管(CNT)作為非易失性存儲器材料的顯著關注。(單壁)碳納米管是中空的碳圓柱體,一般是一個碳原子厚的卷式的自閉合薄片,其中,一般的直徑是大約l_2nm,并且長度大幾百倍。這些納米管可以表現出非常高的導電性,并且關于與集成電路制造的兼容性,提出了各種提議。提出了將“短”CNT封裝在惰性粘合劑基質中,以形成CNT纖維。可以使用旋涂或者噴涂將這些沉積在硅晶片上,并且如所應用的,CNT相對于彼此具有隨機朝向。當跨該纖維施加電場時,CNT趨于彎曲或者對齊它們,使得纖維的導電性改變。與在另一基于碳的電阻開關非易失性存儲器中相同,基于CNT的存儲器具有頂部電極和底部電極由諸如上面提及的金屬的高熔點金屬制成的電容器狀構成。
[0124]適合于存儲器存儲元件的又一類別的材料是相變材料。相變材料的優選組包括經常為組合物GexSbyTez的硫屬化物玻璃,其中,優選x=2,y=2并且z=5。還發現GeSb是有用的。其它材料包括AgInSbTe、GeTe、GaSb、BaSbTe、InSbTe以及這些基本元素的各種其它組合。厚度通常在Inm到500nm的范圍內。通常接受的對于開關機制的說明是,當在非常短的時間內施加高能量脈沖,以使材料的區域熔化時,材料在無定形狀態下“淬滅”,這是低導電狀態。當在較長時間內施加較低能量脈沖,使得溫度保持在結晶溫度以上、但是熔化溫度以下時,材料結晶,以形成具有高導電率的多晶相。經常與加熱器電極集成地使用子光刻支柱(sub-lithographic pillar)來制造這些器件。發生相變的局部區域經常可以被設計為對應于階梯邊緣(step edge)上的過渡,或者材料跨越在低導熱性材料中刻蝕的槽的區域。接觸電極可以是厚度從Inm到500nm的諸如TiN、W、WN和TaN等任意高熔點金屬。
[0125]注意,前述示例的大多數中的存儲器材料在其任一側使用特別選擇了組合物的電極。在這里的字線(WL)和/或局部位線(LBL)也通過與存儲器材料直接接觸來形成這些電極的三維存儲器陣列的實施例中,優選這些線由上述導電材料制成。在針對兩個存儲器元件電極中的至少一個使用附加導電區段的實施例中,這些區段因此由上述用于存儲器元件電極的材料制成。
[0126]通常將轉向(steering)元件包含到可控電阻類型的存儲器存儲元件中。轉向元件可以是晶體管或者二極管。雖然這里描述的三維架構的優點是不需要這些轉向元件,但是可能存在希望包括轉向元件的特定配置。二極管可以是P-n結(不一定是硅)、金屬/絕緣體/絕緣體/金屬(MIIM)或者肖特基型金屬/半導體接觸,但是替換地,可以是固體電解質元件。這種類型的二極管的特性是用于校正存儲器陣列中的操作,需要在每個尋蹤操作期間切換為“on (接通)”和“off (關斷)”。在對存儲器元件尋址之前,二極管處于高電阻狀態(“off”狀態),并且“防護”電阻存儲器元件免于干擾電壓。為了訪問電阻存儲器元件,需要進行三個不同的操作:a)將二極管從高電阻轉換為低電阻;b)通過跨二極管施加適當的電壓或者施加適當的電流通過二極管,對存儲器元件進行編程、讀取或者復位(擦除);以及c)將二極管復位(擦除)。在一些實施例中,可以將這些操作中的一個或更多個組合到同一步驟中。可以通過對包括二極管的存儲器元件施加反向電壓來完成對二極管的復位,該反向電壓使二極管絲崩潰,并且使二極管返回到高電阻狀態。
[0127]為了簡單,上面的描述考慮了在每個胞元內存儲一個數據值的最簡單的情況:復位或者設置每個胞元,并且每個胞元保持一位數據。然而,本申請的技術不限于這種簡單情況。通過使用ON電阻的各個值并且將感測放大器設計為能夠在幾個這種值之間進行區分,每個存儲器元件可以在多水平胞元(MLC)中保持多位數據。在早前引用的美國專利第5,172,338號中描述了這種操作的原理。應用于存儲器元件的三維陣列的MLC技術的示例包括 Kozicki 等人的標題為 “Mult1-bit Memory Using Programmable MetallizationCell Technology,, 的 文 章,Proceedings of the International Conference onElectronic Devices and Memory, Grenoble, France, Junel2-17, 2005, pp.48-53, 以及 Schrogmeier 等人的標題為“Time Discrete Voltage Sensing and IterativeProgramming Control for a4F2Multilevel CBRAM,,(2007Symposium on VLSI Circuits)。
[0128]三維陣列的結構示例
[0129]在圖6中示出了用于實現圖1的三維存儲器元件陣列的一個示例半導體結構,其使用在第一次沉積時不導電的非易失性存儲器元件(NVM)材料構成。上面討論的類型的金屬氧化物具有該特性。由于材料最初不導電,因此不需要將存儲器元件在字線和位線的交點彼此隔離。幾個存儲器元件可以由材料的單個連續層實現,在圖6的情況下,其是在y方向上沿著垂直位線的相對側垂直定向并且通過所有平面向上延伸的NVM材料帶。圖6的結構的顯著優點是,可以使用單個掩模同時限定一組平面中的所有字線和它們下面的絕緣帶,由此大大簡化了制造工藝。
[0130]參考圖6,示出了三維陣列的四個平面101、103、105和107的一小部分。用相同的附圖標記標識圖6的陣列的與圖1的等效電路的元素相對應的元素。注意,圖6示出了圖1的兩個平面I和2加上在其頂部的兩個附加平面。所有平面具有相同水平模式的導體、電介質和NVM材料。在每個平面中,金屬字線(WL)在X方向上延長,并在y方向上間隔開。每個平面包括將其字線與其下面的平面的字線,或者在平面101的情況下,與其下面的基板電路部件隔離的絕緣電介質層。在垂直z方向上延長并且在χ-y方向上形成規則陣列的金屬局部位線(LBL) “支柱”的集合延伸通過每個平面。
[0131]每個位線支柱連接到以與支柱相同的間隔沿y方向運行的硅基板中的一組全局位線(GBL)中的一個,支柱通過在基板中形成的柵極由也在基板中形成的在X方向上延長的行選擇線(SG)驅動的選擇器件(Qxy)間隔開。選擇器件Qxy可以是方便的CMOS晶體管(或者垂直MOSFET薄膜晶體管或者結型FET或者npn晶體管),其使用與用來形成其它傳統電路的相同工藝來制造。在代替MOS晶體管使用npn晶體管的情況下,用沿x方向延長的基區接觸電極線來替換行選擇線(SG)線。此外,在基板中制造了感測放大器、輸入-輸出(I/O)電路、控制電路和任意其它需要的外圍電路,但是在圖6中未示出。存在一個行選擇線(SG)用于X方向上的每一行局部位線支柱和一個選擇器件(Q)用于每個單獨的局部位線(LBL)。
[0132]NVM材料的每個垂直帶夾在垂直局部位線(LBL)和垂直地堆疊在所有平面中的多個字線(WL)之間。優選NVM材料存在于X方向上的局部位線(LBL)之間。存儲器存儲元件(M)被定位在字線(WL)和局部位線(LBL)的每個相交處。在上述金屬氧化物用于存儲器存儲元件材料的情況下,相交的局部位線(LBL)和字線(WL)之間的NVM材料的小區域,通過對相交線施加的適當的電壓,在導電(置位)和不導電(復位)狀態之間可控地交替。
[0133]在一個實施例中,NVM材料包括氧化鉿,字線包括TiN,并且位線包括N+硅。
[0134]還可能存在在LBL和平面之間的電介質之間形成的寄生NVM元件。通過與NVM材料層(即局部位線和字線之間的間隔)的厚度相比,將電介質帶的厚度選擇為大,可以使由于同一垂直字線堆棧中的字線之間的電壓差而產生的場足夠小,使得寄生元件從來不導通大量的電流。類似地,在其它實施例中,如果相鄰LBL之間的工作電壓保持低于編程閾值,則可以將不導電NVM材料留在相鄰局部位線之間的位置。
[0135]制造圖6的結構的處理的概要如下:
[0136]1.以傳統方式在硅基板中形成包括選擇器件Q、全局位線GBL、行選擇線SG和陣列外圍的其它電路的支持電路,并且例如通過使用放置在電路上方的刻蝕停止材料層進行刻蝕,使該電路的頂部表面平坦化。
[0137]2.在彼此頂部作為薄片并且至少在形成選擇器件Q的基板的區域上方,形成電介質(絕緣體)和金屬的交替層。在圖6的示例中,形成了四個這種薄片。
[0138]3.然后,使用在這些薄片的頂部上方形成的具有在X方向上延長并且在y方向上間隔開的切口的掩模對這些薄片進行刻蝕(隔離)。向下去除所有材料直到刻蝕停止層,以形成圖6所示的稍后形成局部位線(LBL)支柱和NVM材料的溝槽。還在溝槽的底部通過刻蝕停止材料層刻蝕接觸孔,以使得能夠接入處于隨后形成的支柱的位置的選擇器件Q的漏極。溝槽的形成還限定了字線(WL)在y方向上的寬度。
[0139]4.沿著這些溝槽的側壁并且在溝槽上方跨結構以薄層的形式沉積NVM材料。這留下NVM材料沿著每個溝槽的相對的側壁,并且與暴露到溝槽中的字線(WL)表面接觸。[0140]5.然后,在這些溝槽中沉積摻雜的多晶硅(或者合適的金屬電極材料),以使得與NVM材料接觸。在y方向上使用具有切口的掩模將沉積的材料圖案化。通過刻蝕通過該掩模去除沉積的材料,留下局部位線(LBL)支柱。也可以在支柱之間去除X方向上的NVM材料。然后,用電介質材料填充X方向上的在支柱之間的空間,并且返回平坦化到結構的頂部。
[0141]圖6的配置的顯著優點是,僅需要通過單個掩模的一次刻蝕操作,以一次形成通過平面的所有材料層的溝槽。然而,工藝限制可能限制能夠以這種方式一起刻蝕的平面的數量。如果所有層的總厚度太大,則可能需要以順序步驟形成溝槽。對第一數量的層進行刻蝕,并且在形成了溝槽的第一數量的層的頂部形成第二數量的層之后,對頂部層進行第二刻蝕步驟,以在它們中形成與底部層中的溝槽對齊的溝槽。針對具有非常大數量的層的實施方式,可以將該序列重復甚至更多次。
[0142]垂肓開關
[0143]為了使得存儲器能夠更密集(例如每個區域更多存儲器元件),與在過去相比,可以使存儲器元件的尺寸更小,并且可以將存儲器元件布置得更互相靠近。為了使得存儲器元件能夠更相互靠近,一個實施例使用垂直定向選擇器件(例如三個端子開關和/或選擇晶體管),以將各個局部位線支柱連接到各個全局位線。例如,可以作為垂直定向選擇器件來實現圖1的選擇器件Qn'Qu、...>Q21>Q22>...。在一個實施例中,每個垂直定向選擇器件是作為垂直結構形成的、在局部位線支柱和全局位線之間進行切換的支柱選擇器件。與在CMOS層內形成支柱選擇器件的先前的實施例不同,在本實施例中,在CMOS層/基板上方的分離層(支柱選擇層)中,在全局位線的陣列和局部位線的陣列之間沿著z方向形成支柱選擇器件。CMOS層是實現包括行選擇電路和字線驅動器的支持電路的基板。使用上面的垂直定向選擇器件,但是不在基板中,使得能夠以更緊湊的方式布置存儲器元件,由此提高密度。另外,將垂直定向選擇器件定位在基板上方,使得能夠將其它器件(例如字線驅動器)定位在存儲器陣列下面的基板中,而不是陣列外部,這使得集成電路能夠更小。
[0144]例如,可以使用支柱形狀的薄膜晶體管(TFT)FET或者JFET作為選擇器件。在一種示例實施方式中,選擇晶體管的控制節點具有領形孔(collar shaped hole),并在該孔中形成柵極和溝道區域,并且在溝道區域上方/下方形成源極/漏極區域。另一可選項是作為軌道刻蝕限定柵極,并且使溝道沉積在柵極之間的溝槽中并通過用交叉線掩模(而不是孔)進行刻蝕而單一化。
[0145]圖7示意性地示出了由在支柱選擇層頂部的存儲器層構成的三維存儲器(“3D存儲器”)。在CMOS基板(未明確示出)頂部形成3D存儲器10,其中,將CMOS中的結構稱為處于FE0L( “線前端”)。現在,在BE0L( “線后端”)中在FEOL層頂部形成將各個垂直位線(在基板上方而不在基板中)切換為各個全局位線的垂直定向選擇器件。因此,BEOL由存儲器層在其頂部的支柱選擇層構成。在支柱選擇層中形成垂直定向選擇器件(例如Qn、
Q12.....Q21、Q22、...等),作為垂直定向選擇器件。在基板上方(不在基板中)形成支柱選
擇層。存儲器層與上面描述的存儲器層類似,由多個層的字線和存儲器元件構成。為了簡單,圖7僅示出了一個層的字線,例如WL1(1、Wn、...等,而沒有示出存在于字線和位線的每個交點之間的存儲器元件。
[0146]圖8A示出了將局部位線切換為全局位線的給定垂直定向選擇器件的示意性電路圖。在該示例中,通過諸如Q11等垂直定向選擇晶體管500,可以將局部位線LBL440切換為全局位線GBL250。選擇晶體管Q11的柵極由對行選擇線SG1施加的信號可控。
[0147]圖SB示出了與局部位線和全局位線相關的垂直定向選擇器件的結構。在作為金屬層-1或者金屬層-2502的一部分的FEOL中,諸如GBL250等全局位線形成在垂直定向選擇器件下方。在GBL250頂部(在基板上方,而不在基板中)的BEOL層中,形成垂直有源TFT晶體管500 (例如垂直定向溝道MOS TFT或者垂直定向溝道JEFT)形式的垂直定向選擇器件。支柱形式的局部位線LBL440形成在垂直定向選擇器件500頂部。以這種方式,垂直定向選擇器件500可以將局部位線支柱LBL切換為全局位線GBL。
[0148]圖9示出了存儲器系統的一部分,其中,將存儲器元件描繪為電阻器(由于其可逆電阻開關性質)。圖9示出了在存儲器層下方并且在基板上方(而不在基板中)的支柱選
擇層。僅示出了存儲器層的一部分。例如,圖9示出了位線LBL1、LBL2.....LBL72。在該
實施例中,每個字線連接到72個存儲器元件。每個存儲器元件連接在字線和位線之間。因此,將存在72個存儲器元件連接到同一字線和不同的位線(行中的72個位線)。每個位線通過支柱選擇層的垂直定向選擇器件504中的一個連接到各個全局位線。由行選擇線驅動器控制驅動在圖9中描繪的垂直定向選擇器件504的集合的信號SGX。注意,行選擇線驅
動器在基板中實現。全局位線(GBL1、GBL2.....GBL72)在基板上方的金屬線中實現。圖9
示出了沿著字線方向截取,以使得在圖9中描繪的每個位線經由垂直定向選擇器件504連接到不同全局位線的一個區段。
[0149]在一個實施例中,相鄰字線對(例如WLa和WLb、WLp和WLq、WLr和WLs)將連接到存儲器元件,存儲器元件繼而連接到共同位線。圖9示出了三對字線(WLa和WLb、WLp和WLq、WLr和WLs),其中,每一對在存儲器結構的不同層上。在一個說明性實施例中,字線接收依賴于地址的信號,使得選擇字線WLb用于存儲器操作,而不選擇字線WLa、WLp、WLq、WLr和WLs。雖然對行選擇線SGx施加的使能信號使所有垂直定向選擇器件504將各個全局位線連接到圖9的各個局部位線,但是僅全局位線GLBLl包括用于編程的數據值(如由S所標注的)。全局位線GLBL2和GLBL72不包括用于編程的數據(如由U所標注的)。這可能是由于隨著全局位線接收依賴于數據的信號而要存儲的數據模式。注意,在SGx接收使能信號的同時,其它選擇線接收禁用信號,以關斷連接的選擇器件。
[0150]因為選擇了局部位線LBLl和字線WLb兩者用于編程,因此選擇局部位線LBLl和字線WLb之間的存儲器元件進行存儲器操作(如由S所標注的)。由于局部位線LBLl是唯一帶有編程數據的位線,因此連接到WLb的其它存儲器元件將被選擇一半(如由H所標注的)。進行一半選擇,意味著選擇了控制線中的一個(位線或者字線),但是未選擇另一個控制線。將不對一半選擇的存儲器元件進行存儲器操作。未選擇字線WLa;因此,一半選擇了 WLa和局部位線LBLl之間的存儲器胞元,并且未選擇WLa上的其它存儲器元件。由于未選擇字線WLp、WLq、WLr和WLs,因此一半選擇了其連接到LBLl的存儲器元件,并且未選擇連接到這些字線的其它存儲器元件。
[0151]圖10是使用上面討論的垂直定向選擇器件的存儲器結構和圖6的存儲器結構的截面圖。如下面所描述的,因為存在連接到位線兩側的存儲器元件和連接到字線兩側的存儲器元件,因此圖10的存儲器結構是存儲器元件的連續網格陣列。在圖10的底部,描繪了CMOS基板。在CMOS結構的頂部表面上實現包括ML-0、ML-1和ML-2的各種金屬線。ML-2的線526用作各自的全局位線(GBL)。支柱選擇層包括兩個氧化物層520,其中,柵極材料層522夾在其間。氧化物層520可以是Si02。作為全局位線的金屬線ML-2526可以由包括鎢、或者氮化鈦粘合層上的鎢或氮化鈦粘合層上的鎢上的η+多晶硅的夾層的任意合適的材料來實現。柵極材料522可以是多晶硅、氮化鈦、氮化鉭、鎳硅化物或者任意其它合適的材料。柵極材料522實現在圖10中標記為行選擇線580、582、584、586、588和590的行選擇線SGx (例如圖1的SG:、SG2,...)。
[0152]存儲器層包括垂直位線530 (包括η+多晶硅)的集合。交替的氧化物層534和字線層536散置在垂直位線530之間。在一個實施例中,字線由TiN制成。在垂直位線530與交替的氧化物層536和字線層536的堆棧之間,是可逆電阻開關材料532的垂直定向層。在一個實施例中,可逆電阻開關材料由氧化鉿HfO2制成。然而,還可以使用其它材料(如上面所描述的)。框540描繪了包括夾在字線536和垂直位線530之間的可逆電阻開關材料532的一個示例存儲器元件。存儲器元件被定位在基板上方,而不是在基板中。在每個垂直位線530正下方是垂直定向選擇器件504,每個垂直定向選擇器件504包括(在一個示例實施例中)n+/p-/n+TFT。每個垂直定向選擇器件504在每一側具有氧化物層505。圖10還示出了 η+多晶娃層524。如可以看到的,可以使用垂直定向選擇器件504的npn TFT將全局位線GBL(層526)連接到垂直位線530中的任意一個。
[0153]圖10示出了柵極材料層522中的六個行選擇線(SGx) 580、582、584、586、588和590,每個在多個字線的堆棧下面。如可以看到的,行選擇線580、582、584、586、588和590中的每個被定位在兩個垂直定向選擇器件504之間,在基板上方,而不在基板中。因此,每個行選擇線可以用作到兩個相鄰的垂直定向選擇器件504中的任意一個的柵極信號;因此,可以說垂直定向選擇器件504具有雙柵極。在該實施例中,可以由兩個不同的行選擇線來控制每個垂直定向選擇器件504。合并到每個位線支柱的基體部分的垂直定向選擇器件的一個方面是,兩個相鄰的垂直定向選擇器件共享同一柵極區域。這使得垂直定向選擇器件能夠更靠近到一起。
[0154]圖11是圖10的存儲器系統的部分示意圖,其描繪了垂直定向選擇器件504的上述雙柵極結構。圖11的平面I和2與在圖1中相同。如可以看到的,每個局部位線LBL可以通過兩個行選擇信號連接到各個全局位線GBL。圖11示出了連接到每個局部位線的兩個晶體管。例如,晶體管Q11可以響應于行選擇線SG1,將局部位線LBL11連接到全局位線GBL1,并且晶體管Qlla可以響應于行選擇線SG2,將局部位線LBL11連接到全局位線GBLp在圖11中描繪的其它局部位線使用相同的結構。
[0155]圖12示出了另一部分示意圖,其也描繪了使得每個局部位線(LBL1、LBL2、...、LBL72)通過被定位在CMOS基板上方的兩個各個垂直定向選擇器件中的任意一個,連接到其各自的全局位線(GBL1、GBL2、...、GBL72)的雙柵極結構。如可以看到的,在圖10的雙柵極結構包括將各個選擇器件504定位在基板上方時,提供行選擇線SGp SG2,...的行選擇線驅動器被定位在基板中。類似地,全局字線(例如GWL)被定位在基板上并且在垂直定向選擇器件下方的金屬層中。此外,如下面將說明的,在一個實施例中,行選擇線驅動器使用適當的全局字線GWL作為輸入。
[0156]圖13是描述用于制造在圖10中描繪的支柱選擇層的一個實施例的流程圖。可以在制造金屬層和基板層(例如驅動器和其它邏輯電路)之后,并且在制造存儲器層之前,進行該處理。可以使用已知的和/或在別處描述的其它處理,來制造基板層、金屬層和存儲器層。在步驟600中,在金屬層上方沉積下氧化物層520。例如,可以使用化學汽相淀積(CVD)來沉積Si02。在一個實施例中,在步驟600之前增加η+多晶硅層524。在步驟602中,在下氧化物層520頂部沉積柵極材料522。例如,可以使用CVD來沉積TiN。在步驟604中,在柵極材料522頂部沉積上氧化物層520。例如,可以使用CVD來沉積Si02。圖14A描繪了步驟604之后的結構。在一個實施例中,氧化物層520的高度近似為20至50納米,而柵極材料522的高度近似為50至150納米。
[0157]在步驟606中,刻蝕溝槽用于支柱器件溝道和場區域限定。圖14B描繪了步驟606之后的器件。在步驟608中,在該結構頂部沉積柵極氧化物層。在一個實施例中,可以使用ALD或者低溫熱氧化工藝。在一個示例實施方式中,沉積的氧化物層近似為3至10納米厚。在步驟610中,沉積側壁間隔物(例如硅)。在一個示例實施方式中,側壁間隔物近似為5納米厚。在步驟612中,進行刻蝕處理。例如,使用反應離子刻蝕(RIE)。圖14C描繪了 612的刻蝕步驟之后的結構。例如,圖14C示出了描繪的支柱中的每一個的兩側的柵極氧化物650和側壁硅間隔物652。
[0158]在步驟614中,使用P-多晶硅來填充溝槽。這以平坦化處理結束。例如,圖14D示出了在側壁間隔物層652之間在溝槽中填充的P-多晶硅材料656。在步驟616中,進行源極注入步驟,以在P-硅材料656上方創建η+源極區域。圖14Ε描繪了步驟616之后的結構,其示出了 P-多晶硅材料656上方的η+源極區域660。
[0159]在步驟618中,進行熱退火處理,其激活P-材料656和η+多晶硅524之間的結,使得由于來自η+多晶娃層524的η+注入的擴散,ρ_娃656使其底端以η+摻雜,從而形成漏極。由圖14F的箭頭664描繪了該擴散。注意,圖14F還示出了產生的η+漏極區域662。在其它實施例中,可以將P和η顛倒,只要溝道區域是第一類型的多晶硅(或者其它材料),并且源極/漏極是第二類型的多晶硅(或者其它材料)即可。
[0160]如上所述,圖10(和圖14A-F)的結構提供了可以由兩個相鄰的行選擇線SGx中的任意一個,控制用于將全局位線連接到垂直局部位線的每個垂直定向選擇器件。在一個實施例中,為了防止對未選擇的存儲器元件產生干擾,通過驅動從選擇的存儲器元件的相對側的相關聯的位線的選擇信號SGx,來選擇存儲器元件。例如,返回參看圖10,當希望對存儲器元件540進行存儲器操作時,即使選擇線580和582兩者都可以接通定位在信號580和582之間的選擇器件504,也將選擇行選擇線580,而不是行選擇線582。
[0161]圖15是描述操作實施例的存儲器器件的一個示例處理的流程圖,其中,通過驅動垂直位線的相對側的行選擇線,來選擇存儲器元件。在圖15的步驟700中,對未選擇的字線施加未選擇的字線電壓。在步驟702中,對所有全局位線施加未選擇的位線電壓。在一個實施例中,局部位線浮置,因此它們朝向(或者向)未選擇的字線電壓漂移。在步驟706中,對選擇的全局位線施加選擇的位線電壓。在步驟708中,對選擇的存儲器元件的相對側的垂直位線上的適當的行選擇線(SGx)施加選擇信號。對行選擇線施加的信號是為了將全局位線連接到局部位線而使垂直定向選擇器件504接通的適當的信號。與選擇的存儲器元件同一側的全局位線上的行選擇線將接收到不將垂直定向選擇器件中的任意一個接通的信號。在步驟712中,對選擇的字線施加選擇的字線電壓。因此,在步驟714中,進行適當的存儲器操作。注意,在圖15中描繪的步驟的順序可以改變。[0162]圖16是根據上述技術的存儲器系統的另一示例。在圖16的實施例中,支柱選擇層和金屬選擇層與上面針對圖10所描述的相同。然而,圖16的存儲器層與圖10的存儲器層不同。圖16的存儲器層不包括垂直位線660。另外,該存儲器層包括與字線層662交替的氧化物層534。然而,字線層622與圖10的字線層536不同。例如,每個字線包括被可逆電阻開關材料666包圍的字線材料664 (例如TiN)。
[0163]圖17示出了包括垂直位線的存儲器系統的另一實施例。然而,在圖17的實施例中,每個字線僅在字線的一側具有存儲器元件。因此,在垂直位線之間存在間隙/溝槽660。例如,在垂直位線680的每一側是字線682的集合。可以由鎢構成的每個字線682被氮化鈦層684包圍,以對電阻開關材料提供合適的電極。每個氮化鈦層684被可逆電阻開關材料686包圍。圖17示出了定位在氧化物區域670之間的行選擇線672。圖18A-18I描述了用于制造圖17的結構的支柱選擇層的一個處理。
[0164]圖18A-18I示出了各個處理階段的圖17所示的3D存儲器的BEOL (頂部)部分處的支柱選擇器件的形成。
[0165]圖18A示出了制造支柱選擇層的第一階段。在全局位線674的頂部形成N+多晶硅的層673。這之后形成包括氧化物層670、柵極材料層672和另一氧化物層670的夾層。柵極材料層672例如是金屬、氮化鈦或者摻雜的多晶硅。該柵極材料將形成諸如SG1等行選擇線。
[0166]圖18B示出了通過硬掩模和RIE工藝在支柱選擇層夾層中制造洞穴以形成支柱孔702的鑲嵌處理。
[0167]圖18C示出了由多晶硅層712跟隨的柵極氧化物層710的沉積。
[0168]圖18D示出了將支柱孔702的底部刻穿到達η+多晶硅層673的各向異性刻蝕。
[0169]圖18Ε示出了用作為合適的溝道材料的P-多晶硅填充的支柱孔。這以平坦化處
理結束。
[0170]圖18F示出了在填充的P-多晶硅中創建源極區域。這以通過填充的支柱孔702的η+毯式源極注入結束。
[0171]圖18G示出了切出溝槽之后的支柱選擇層的立體圖。切出溝槽730,以將支柱的各個行隔離,并構造支柱柵極。這以光刻和刻蝕處理完成。
[0172]圖18Η示出了用氧化物填充溝槽。用氧化物670填充隔離溝槽730,之后進行平坦化。
[0173]圖181示出了支柱選擇器件的漏極的形成。填充支柱孔的P-多晶硅使其底部端用η+摻雜,以形成漏極。這以從η+多晶硅層673的η+注入的向外擴散(參見箭頭732)完成。
[0174]由此,在每個局部位線支柱和金屬線之間,以由行選擇線672控制的npn MOS薄膜晶體管的形式,形成支柱選擇器件。
[0175]連接的子線
[0176]在現有的設計中,在基板中,但是在存儲器陣列外部(而不是在存儲器陣列下面),實現字線驅動器。為了使集成電路更小,優選在存儲器陣列下面實現字線驅動器。在一些情況下,字線驅動器的尺寸與總和16個字線一樣大。因此,字線驅動器太大,從而不能適配在存儲器陣列下面。一種提出的解決方案是將一個字線驅動器連接到連接在一起的一組多個字線,其中,存儲器系統將具有許多這樣的組。在一個示例實施方式中,將16個(或者另一數量的)字線連接在一起,并且將連接的字線組連接到單個字線驅動器。在一個示例中,將16個字線連接在一起,以形成梳形(comb shape)。然而,也可以使用其它形狀。使用一個字線驅動器來驅動單個梳(或者其它形狀的結構)中的16個(或者不同數量的)字線,減少了需要的字線驅動器的數量。因此,可以將字線驅動器適配在存儲器陣列下面。使用上述垂直定向選擇器件也在存儲器陣列下面(例如在基板中)提供了更多空間以實現該字線驅動器。附加地,使用一個或更多個字線驅動器來驅動多個字線,減少了需要的從字線驅動器到字線的配線的數量,由此節省了空間,簡化了路由,減少了功率,并且減少了故障的機會。附帶地,因為字線和位線現在更短,因此與在先前的設計中的相比,存在更小的時間常數。因為存在更小的時間常數,因此線將更快地設定,而沒有將對未選擇的存儲器元件產生干擾的明顯的過渡效應。
[0177]圖19是描繪使用上述梳結構的存儲器系統的一部分的部分示意圖。例如,圖19示出了梳800、802、804和806。存儲器系統可能具有比在圖19中所描繪的多得多的梳;然而,圖19將僅示出四個梳,以使其更容易讀取。每個梳包括16個字線,也將其稱為字線指。對于每個梳,諸如字線指中的8個(例如一半)的第一集合在梳的第一側,并且在第一塊中,而諸如字線指中的8個(例如一半)的另一集合在梳的第二側,并且在第一塊接下來的第二塊中。圖19示出了梳800和802 (以及所有附著的字線指)在存儲器陣列的第一平面或者水平中,并且梳804和806 (以及所有附著的字線指)在存儲器陣列的第二平面或者水平上。每個梳具有到一個字線驅動器的信號線。例如,字線梳800連接到字線驅動器820。當選擇了字線梳800時,選擇連接到字線梳800的所有字線指(例如字線指接收選擇字線信號)。字線梳802連接到字線驅動器822。字線梳804連接到字線驅動器824。字線梳806連接到字線驅動器826。在基板中在存儲器陣列下面實現字線驅動器820、822、824和826。在一個實施例中,字線驅動器位于其連接到的塊(或者塊之一)下面。
[0178]圖19示出了字線梳800包括字線WLl,字線WLl連接到存儲器元件,存儲器元件
繼而連接到局部位線LBl、LB2.....LB72 (72個局部位線)。字線梳802包括字線WL2,字
線WL2也連接到相同的72個局部位線LB1、LB2.....LB72的存儲器元件。在這種布置中,
字線梳800在存儲器陣列的一側,并且字線梳802在存儲器陣列的相對側,使得梳800中的字線指與字線梳802的字線指交織。為了使其更容易閱讀,創建圖19,以使得字線梳800、804和其字線指示為虛線,以示出它們來自存儲器陣列的右側,而梳802、806是實線,以示出它們來自存儲器陣列的左側。在這種布置中,描繪的塊的連接到字線梳802的字線的每個存儲器元件將具有相應的連接到與同一局部位線連接的字梳800的字線的存儲器元件。例如,存儲器元件810 (連接到WL2)和存儲器元件812 (連接到WLl)兩者都連接到LBLl。因此,需要操作系統,使得如果選擇了 LBL1,則應當僅選擇適當的存儲器元件810或者812。注意,局部位線通過在基板上方的垂直定向選擇器件504 (上面描述)連接到適當的全局位線。在其它實施例中,可以在不使用垂直定向選擇器件的情況下,使用字線梳結構。例如,可以在基板中實現選擇器件的情況下,使用字線梳結構。
[0179]圖20是描繪兩個字線梳840和842的一部分的存儲器陣列的一個層的頂視圖。如上所述,每個字線梳在其脊兩側具有字線指。圖20僅示出了每個脊一側的字線指(其中,對于脊另一側的字線指,描繪了根部)。例如,字線梳840包括字線指840a、840b、840c、840d、840e、840f、840g 和 840h。字線梳 842 包括字線指 842a、842b、842c、842d、842e、842f、842g和842h。垂直位線850(注意,為了使圖容易閱讀,僅用附圖標記850標記了垂直位線的子集)在字線梳840和842 (其如上所述交織)的相鄰字線指之間。在字線梳的邊緣,與相鄰字線梳共享該行垂直位線。存儲器元件在每個垂直位線和每個字線指之間。為了使圖容易閱讀,僅針對局部位線852描繪了存儲器元件。
[0180]因為兩個字線梳結構交織,并且共享局部位線,因此將連接到字線梳中的一個(而不是另一個)的存儲器元件偏置,將對另一個字線梳有影響。即使不偏置各個字線梳,偏置垂直位線也將對連接到那些位線的所有存儲器元件(針對任意字線梳)有影響。偏置字線梳,將對作為字線梳的一部分的所有16個(或者其它數量的)字線指進行偏置。然而,一般希望僅從連接到梳的一個字線指的存儲器元件進行編程或者讀取。圖21A和21B將說明用于防止干擾的各種偏置技術。
[0181]圖21A示出了來自圖19的字線梳800和802。這些字線梳交織。在一個示例中,作為選擇的字線偏置字線梳802,并且字線梳800接收未選擇的字線電壓。在該示例中,用選擇的位線電壓偏置局部位線LBl和局部位線LB2,同時不選擇所有其它局部位線。因此,在這種布置中,選擇從WL2連接到LBLl以及從WL2連接到LBL2的那些存儲器元件(S)。因為偏置了兩個控制線中的一個,因此部分選擇連接在WLl和LBLl以及WLl和LBL2之間的那些存儲器元件(H)。部分選擇連接到也連接到未選擇的局部位線的WL2的存儲器元件(H)。不選擇連接在WLl和未選擇的局部位線之間的存儲器元件(U)。全選擇的存儲器元件(S)將經受電壓差,以使得進行存儲器操作。部分選擇的存儲器元件將具有不夠大、以使得發生存儲器操作的小電壓差。未選擇的存儲器元件將不經受(或者經受最小)電壓差。
[0182]圖21B描繪了說明連接到選擇的字線梳的字線指如何不對應當不選擇的存儲器元件產生干擾的情況。例如,選擇了字線梳802,因此,字線WLq將接收編程信號。然而,不希望對連接到字線WLq的任何存儲器元件進行編程。未選擇的局部位線LBLX等將正在接收未選擇的位線電壓或者浮置(按照特定實施方式適當地)。注意,字線WLp接收來自字線梳800的未選擇的字線電壓。沿著字線WLp的未選擇的存儲器元件U和其它存儲器水平上的許多其它未選擇的胞元,提供從諸如WLp的未選擇的字線通過LBLX+2到未選擇的位線LBLX.LBLX+1等的漏路徑。即使許多存儲器元件處于高電阻狀態,在將未選擇的位線浮置的情況下,漏路徑也足以使未選擇的位線達到未選擇的字線電壓。未選擇的位線電壓和未選擇的字線電壓兩者都處于選擇的位線電壓和選擇的字線電壓中間,并且在許多實施例中近似相等。在任一種情況下,未選擇的位線處于未選擇的電壓偏置中間。連接到WLq的存儲器元件(H)在另一端子上連接到處于未選擇的電壓偏置附近的這些未選擇的位線。因此,將部分選擇連接到WLq的每個存儲器元件(H),并且這些存儲器元件對于干擾是安全的。
[0183]未選擇的字線梳800將不對字線WLp提供編程電壓。因此,完全不選擇連接在字線WLp和未選擇的局部位線之間的所有存儲器元件(U)。
[0184]圖22A是描述對存儲器元件進行編程的一個實施例的流程圖。可以作為設置處理的一部分或者作為復位處理的一部分,來進行圖22k的處理。圖23是連接到局部位線900和902并且連接到字線指904和906的四個存儲器元件920、922、924和926的部分示意圖。將使用圖23中的示意圖來說明圖22A的處理以及如何避免干擾。
[0185]在步驟850中,將所有字線驅動到公用信號1/2VPP。例如,將字線904和906驅動到1/2VPP。通常,l/2Vpp表示中間的、未選擇的字線電壓,并且不一定正好是編程電壓Vpp的一半。由于IR跌落和每個實施例的其它特點,可以將中間的、未選擇的偏壓調整為高于或者低于編程電壓的一半,并且可以在從Vpp的1/4到3/4的范圍內。圖23示出了對字線906施加1/2VPP的晶體管912。在一個實施例中,VPP是在用于存儲器陣列的集成電路上使用的最大電壓。VPP的一個示例是4伏;然而,也可以使用其它值。在步驟852中,將局部位線全部浮置;因此,它們將漂移到1/2VPP或者附近。在步驟854中,對所有全局位線施加1/2VPP (例如未選擇的電壓)。在步驟856中,對全局位線施加一個或更多個依賴于數據的信號;例如,僅對選擇的全局位線施加VPP。在步驟858中,將上面討論的垂直定向選擇器件(例如開關504)接通,以將選擇的局部位線連接到選擇的全局位線。在步驟860中,選擇的局部位線將抬升到VPP或者朝向VPP抬升。在步驟862中,將選擇的字線梳下拉到地。在一些實施例中,可以將多于一個的字線梳下拉到地。在其它實施例中,一次僅可以選擇一個字線梳。
[0186]圖23示出了用來將字線904(字線指)下拉到地的晶體管910。注意,在圖23的示例中,存儲器元件920接通;因此,當浮置的位線朝向1/2VPP抬升時,局部位線900可能不完全抬升到1/2VPP,因為存儲器元件920正在導電(低電阻狀態)。因此,局部位線900可能稍低于1/2VPP(在一些情況下,遠低于直至1/4VPP)。在上面的討論中,位線是自偏置的,因為它們保留在浮置,并且仍然能夠偏置適當的電壓以避免干擾。在更大量的未選擇的存儲器元件(U)向未選擇的位線供給電流的同時,在看到來自浮置位線的電流的每個浮置位線中存在一個部分選擇(H)的存儲器元件。自偏置節省電力,并且對于干擾是安全的。對于具有處于關斷狀態的半選擇存儲器元件(H) 922的未選擇的位線,位線通過未選擇存儲器元件(U)抬升到1/2VPP,但是電流小,不存在干擾。對于具有處于低電阻狀態的H存儲器元件920的未選擇位線,局部位線下降到1/4至1/2VPP的范圍內的電壓,但是與將所有位線偏置在未選擇的位線偏壓的可選項相比,該自偏置不浪費電力,并且不干擾存儲器元件。
[0187]圖22B是描述對存儲器元件編程的其它實施例的流程圖。除了被編程的存儲器元件經受的電壓差具有相反的極性之外,圖22B的處理與圖22k的處理類似。因此,如果使用圖22A的處理來設置存儲器元件,則可以使用22B的處理來將存儲器元件復位。類似地,如果使用圖22A的處理來復位存儲器元件,則可以使用圖22B的處理來設置存儲器元件。在圖22B的步驟870中,將所有字線驅動到公用信號1/2VPP。在步驟872中,將所有局部位線浮置,因此,它們將漂移到1/2VPP或者附近。在步驟874中,對所有全局位線施加1/2VPP。在步驟876中,對全局位線施加一個或更多個依賴于數據的信號;例如,將選擇的全局位線下拉到地。在步驟878中,將垂直定向選擇器件接通,以將選擇的局部位線連接到選擇的全局位線。在步驟880中,響應于連接到全局位線,將選擇的局部位線下拉到地或者朝向地下拉。在步驟882,接著對選擇的字線梳(或者在一些實施例中多個字線梳)施加VPP,以創建適當的差,以使得進行編程操作。
[0188]圖24是描述讀取存儲器元件的處理的一個實施例的流程圖。圖25是用于說明在圖4中描繪的讀取處理的伴隨部分示意圖。在圖24的步驟940中,將所有字線驅動到公共信號Vread。在一個實施例中,Vread等于2伏;然而,也可以使用其它值。在步驟942中,將局部位線浮置;因此,它們將漂移到Vread或者Vread附近。如果一些浮置的局部位線連接到處于低電阻狀態的存儲器元件,則它們將漂移到正好在Vread以下的值。在步驟944中,將全局位線充電到一個或更多個信號;例如,將全局位線充電到Vread。在步驟946中,將選擇的字線梳(或者在一些實施例中多個字線梳)下拉到地。在步驟948中,接通適當的垂直定向選擇器件,以將適當的選擇的局部位線連接到選擇的全局位線。在步驟950中,通過選擇的存儲器元件(例如圖25中的存儲器元件980)的電流從選擇的位線、從垂直選擇器件、從相關聯的全局位線,通過電流輸送器箝位器件,并且最終從相關聯的感測放大器中的感測節點流動。在步驟952中,感測放大器感測電流,并且確定存儲器元件的狀態。
[0189]圖25示出了選擇的局部位線960、962以及字線964、966(字線指)。圖25還示出了存儲器元件980、982、984和986。如晶體管/開關970所描繪的,對未選擇的字線施加Vread。局部位線960和962將朝向Vread漂移。開關968將選擇的字線964下拉到地(參見步驟946)。因為存儲器元件980接通(低電阻狀態),因此位線960可能漂移到稍微小于Vread的水平。在該示例中,選擇了位線960和962兩者;因此,將通過存儲器元件980和982的電流傳送到相關聯的全局位線(未示出)并且傳送到相關聯的感測放大器。由于未選擇字線966,因此將其偏置在Vread。存儲器元件984和986具有零或者非常接近于零伏的差分偏壓,并且對相關聯的選擇的位線貢獻負電流。如果通過浮置或者通過連接到沒有相關聯的感測放大器的全局位線,而不選擇位線960,則電流將流過存儲器元件980,使位線960降低到Vread以下。未選擇的存儲器元件986也將導電,并且位線將漂移到Vread以下的電壓。由于不存在到有源感測放大器的連接,因此不感測該電流。對于這些未選擇的位線。位線是自偏置的,因為它們保留浮置,并且仍然能夠偏置適當的電壓,以避免干擾。在連接到選擇的字線964的每個位線中存在一個存儲器元件980或者982,其使電流從位線下沉,同時更大量的未選擇的存儲器元件(U)向位線供給電流。自偏置節省電力,并且對于干擾是安全的。
[0190]在一個實施例中,當雙柵極垂直定向選擇器件是不理想的部件時,當連接的全局位線和連接的行選擇線兩者都處于地時,其可能泄漏小的電流。為了防止這種泄漏,一個實施例可以包括在全局位線上驅動小的正電壓(例如.75伏或者該值附近的值)而不是地。以這種方式,全局位線(垂直定向選擇器件的漏極)將處于比柵極更高的電位,由此確保選擇器件保持關斷。為了實現這,在一個實施例中,還必須將VPP抬升.75伏。注意,行選擇線將處于地(不是.75伏)。當進行復位操作時,可能出現類似的情形,因此,在復位操作期間,也可以在.75伏(而不是地)驅動全局位線,并且同樣將信號VPP抬升.75伏(或者其它值)。
[0191]行詵擇
[0192]上面的討論描述了垂直定向選擇器件和字線梳(或者其它形狀的連接的字線)的使用如何使得能夠獲得更緊湊的存儲器系統。減小存儲器系統的大小的另一種方式是減小行選擇線驅動器所需的區域。返回參看圖1,作為361、362、363、...描繪了行選擇線。附加地,圖16作為柵極材料522描繪了行選擇線。在基板中實現用于這些行選擇線的驅動器。減小實現這些驅動器所需的基板的區域是理想的。
[0193]圖26描繪了存儲器 系統(或者存儲器系統的一部分)的頂視圖。該存儲器系統包括兩個存儲器陣列:存儲器陣列1002和存儲器陣列1004。存儲器陣列1002包括4096個存儲器元件塊(塊O、塊1、…、塊4095)。存儲器陣列1004也包括4096個存儲器元件塊(塊O、塊1、…、塊4095)。感測放大器和寫入電路在每個塊的頂部和在每個塊的底部。襯墊、支持電路和全局字線驅動器在整個系統的底部。
[0194]在一個示例實施方式中,每個塊是兩個交織的字線梳(例如圖19的字線梳800和字線梳802或者圖20的字線梳840和字線梳842)的寬度。可以與兩個交織的字線梳的16個字線相關聯的存儲器元件稱為梳組。在一個實施例中,相鄰梳組共享在梳組頂部和底部的垂直位線行。對于示例的4096個梳組,塊包括許多梳組,在圖26中1008指定了其中一個。在一個示例實施方式中,每個塊將具有16個水平的字線;然而,可以使用多于或者少于16個的水平。附加地,在該示例中,每個梳組將包括16行垂直定向的位線,因此包括16行字線。例如,圖26示出了具有16個行選擇線1010的字線梳1008。全局位線(在圖26中未示出)位于存儲器層下面,并且通過垂直選擇器件連接到局部位線。在一個實施例中,全局位線從塊的中間橫跨塊中的梳組到頂部,并且從塊的中間橫跨塊中的梳組到底部。在另一實施例中,全局位線橫跨塊的整個高度。
[0195]全局字線(其經由在圖26中未描繪的字線選擇電路連接到選擇的字線梳)跨整個芯片延伸。例如,全局字線將跨在圖26中描繪的整個存儲器系統延伸。在一個實施例中,當進行存儲器操作時,如上所述,系統將選擇一個字線梳。通過激活一個字線梳,由于字線梳具有延伸到兩個相鄰塊的字線指,因此系統將激活兩個相鄰塊。由于僅通過字線梳選擇了兩個塊,因此能夠在不經受干擾的情況下選擇許多塊中的位線。因此,一種提議是,行選擇信號可以橫跨許多塊并且連接到許多塊,因為僅兩個塊將有選擇的相關的字線梳。所有其它塊將有未選擇的所有字線梳。將僅半選擇連接到沒有選擇的字線梳的塊中的選擇的垂直位線的所有存儲器元件,并且這些存儲器元件將不經受干擾(如上所述)。通過延伸行選擇線的長度,可以減少用于行選擇線的驅動器的數量。通過減少用于行選擇線的驅動器的數量,數量減少的驅動器將能夠適配在存儲器元件下面的基板中或者塊之間的窄帶中。
[0196]在一個實施例中,一個行選擇線驅動器驅動連接到128個塊中的垂直定向選擇器件的行選擇線。在一個實施例中,128個塊的集合具有16個行選擇線驅動器,其中,一個驅動器用于128個塊中沿著水平方向布置的梳組的16個行選擇線中的每個。在一些示例實施方式中,行選擇線驅動器中的一半在塊的集合的一側,并且行選擇線驅動器中的一半在塊的集合的另一側,使得左側和右側驅動器具有其各自的交織的行選擇線。
[0197]圖27示出了驅動用于128個塊的行選擇線SGx的行選擇線驅動器112的一個示例。示出了一個或更多個行選擇線驅動器1112驅動兩個集合的64個塊。第一集合的64個塊在行選擇線驅動器112—側,并且另一集合的64個塊在行選擇線驅動器1112的另一偵U。行選擇線驅動器在基板中實現,而64個存儲器塊位于基板上方。
[0198]圖28A示出了實現用于驅動128個塊的行選擇線驅動器的一個示例實施例。在圖28A的示例中,用于128個塊的完整集合的16個行選擇線驅動器1030位于塊的中間,使得64個塊在驅動器1030的一側,并且64個塊在驅動器1030的另一側。因此,如果在存儲器陣列中存在4096個塊,則存在32個集合的驅動器1030被定位在左側集合的64個塊和右側集合的64個塊之間。圖28A示出了從驅動器130向左和向右發散的行選擇線。以這種方式,針對所有128個塊選擇垂直定向位線行。因為僅選擇了一個字線梳(覆蓋兩個塊),因此僅對兩個選擇的塊中的存儲器元件進行存儲器操作。不選擇或者半選擇所有其它存儲器元件,由此避免干擾。
[0199]圖28B描繪了驅動跨128個塊的行選擇線的另一實施方式。在該實施例中,所需行選擇線驅動器的一半被定位在32個塊的組之間。也就是說,在每組32個塊之間存在8個驅動器。例如,由第一對32個塊之間的8個驅動器1040驅動頂部的8個選擇線,由第二對32個塊之間的8個驅動器1042驅動底部的8個行選擇線。在陣列中進一步向下,另一個集合的8個驅動器1044位于另一對32個塊之間等。
[0200]圖28C描繪了將行選擇線驅動器布置為以分布的方式定位在塊之間的另一示例。在圖28C的示例中,16個所需行選擇線驅動器中的兩個在每組8個塊之間。例如,圖28C示出了包括組1049、1051、1053、1055、1057、1059、1061或者1063的8組8個塊。兩個行選擇線驅動器1050位于組1049和1051之間。兩個行選擇線驅動器1052位于組1051和1053之間。兩個行選擇線驅動器1054位于組1053和1055之間。兩個行選擇線驅動器1056位于組1055和1057之間。兩個行選擇線驅動器1058位于組1057和1059之間。兩個行選擇線驅動器1060位于組1059和1061之間,兩個行選擇線驅動器1062位于組1061和1063之間,并且兩個行選擇線驅動器1064位于組1063右側。行選擇線驅動器(1050、1052、1054、1056、1058、1060、1062、1064、…)中的每個驅動左側的64個塊和右側的64個塊。因為將塊分割為8個組,因此每個字線驅動器驅動左側的8個組和右側的8個組。在另一實施例中,從行選擇驅動器中的每個驅動左側對右側不同數量的塊。例如,驅動器1050驅動左側的40和右側的88個,驅動器1052驅動左側的48和右側的80個,驅動器1054驅動左側的56和右側的72個, 每個驅動器按照序列在左側驅動更多,而在右側驅動更少,直到驅動器1064驅動左側的96和右側的32個。在這種布置中16個行選擇線的范圍是一致的,而在塊的陣列的邊緣需要更少的行選擇器件。在又一實施例中,對于任意給定塊,各個行選擇線驅動器在左側和右側之間交織。還可以使用其它布置。
[0201]圖29是描繪塊中的一個梳組的一部分和支持電路中的一些的部分示意圖。圖29示出了位線LBL1、LBL2、…、LBL72,所有這些位線是如上面所討論的垂直定向位線。圖29還示出了四個字線WL1、WL2、WL31和WL32。在一個實施例中,WLl和WL2是同一水平上的不同字線梳的一部分。字線WL31和字線WL32也在同一水平上,并且連接到不同的字線梳。在圖29的實施例中,存在16個水平,其中,每個水平有兩個字線梳,8個字線指從每個字線梳延伸到塊中,并且72個位線在字線的每一側。因此,在一個實施例中,塊中的梳組包括包含梳邊緣處的共享位線的72X 17=1224個位線、每個平面的8X2=16個字線指以及總共16 X 16=256個字線指。由基板中的MOSFET選擇器件1080驅動全局字線GWL中的每個,基板在一些實施例中是PM0S,在另一些實施例中是NM0S。垂直定向選擇器件1070中的每個連接到全局位線(GBL1、GBL2、…、GBL72)和適當的行選擇信號。如上所述,在基板上方實現垂直定向選擇器件1070和行選擇線。行選擇線跨越128個(或者另一數量的)塊,并且最終連接到基板中(和/或基板上)的行選擇線驅動器。在一個實施例中,全局字線連接到字線驅動器1080的柵極,這將字線連接到SELX源極輸入,以將各個字線梳驅動到選擇或者未選擇的電壓。當選擇了字線,并且字線分別是非最小器件和金屬線時,字線驅動器1080和SELX信號線承載顯著的電流。
[0202]在圖29的實施例中,假設選擇了一個字線梳,并且不選擇其它三個字線梳中的任意一個。附加地,假設選擇GBLl用于編程,而GBL2和…GBL72沒有用于編程的數據。因此,選擇WL32和LBLl之間的存儲器元件用于編程。半選擇WL32和其它位線之間的其它存儲器元件(H)。半選擇WL31和LBLl之間的存儲器元件。不選擇連接到WL31的其它存儲器元件(U)。對于WLl、WL2和其它14個水平的每個字線梳的第一字線,半選擇連接到LBLl的存儲器元件(H),并且不選擇所有其它存儲器元件。按照上述,將不會干擾未選擇的存儲器元件中的任意一個。如從圖29可以看到的,每個位線連接到16個水平中的每個上的兩個字線梳。因此,每個位線的扇出是32個存儲器元件(16個水平X每個平面2個存儲器元件)。未示出與相鄰行的垂直位線相關聯的附加存儲器元件,以使附圖更清楚。這些附加存儲器元件中的一些連接到WL1、WL2或者WL31,并且不選擇這些附加存儲器元件。這些附加存儲器元件中的其它連接到WL32,并且半選擇這些附加存儲器元件。系統的操作包括:驅動字線和全局位線上的信號;使用行選擇線驅動器對多個行選擇線施加信號;基于對行選擇線施加的信號,激活多個選擇器件(其中,每個塊的存儲器元件連接到選擇器件的不同子集,并且每個行選擇線連接到多個塊的選擇器件的子集);以及使用選擇器件,將信號從全局位線傳送到在基板上方而不在基板中的垂直定向位線。
[0203]圖30示出了每個字線指與字線指一側的72個局部位線和字線另一側的72個位線交互(經由存儲器元件)。因此,有144個存儲器元件連接到每個字線指。由于有8個字線指連接到每個字線梳,因此字線梳的扇出是1152個存儲器元件(8個指X每個指144個存儲器元件)。因此,位線的扇出顯著少于字線梳的扇出。附加地,位線的扇出少于字線指的扇出。
[0204]行選擇線驅動器的扇出是9216個(128個塊X每個塊72個局部位線)。因此,位線的扇出、字線指的扇出和字線梳的扇出全部分別少于行選擇線驅動器的扇出。
[0205]全局位線跨越塊的所有4096個梳組;因此,全局位線的扇出是65,536個(4096個塊X 16行位線)。全局字線的扇出是65,536個。因此,全局字線的扇出和全局位線的扇出兩者都大于位線的扇出、字線的扇出、字線梳的扇出和行選擇線驅動器的扇出。
[0206]驅動存儲器核心的各種線的扇出被設計為平衡占芯片的支持電路面積的主導地位的這些驅動器的面積,由此生產最高效的存儲器芯片。低扇出線具有最多數量的驅動器。高扇出線具有最小數量的驅動器,同時服務相同數量的存儲器元件。最佳芯片會將最緊湊的驅動電路與最低扇出線相關聯,因為其具有最大數量的驅動器。反之亦然,最佳芯片會將消耗最多面積的電路與最高扇出線相關聯。在存儲器芯片的上述實施例中,通過將驅動器與位線、字線、行選擇柵極驅動器、全局字線和全局位線的扇出相關聯,獲得最佳芯片效率。位線由最緊湊的驅動器驅動,其是單個垂直定向薄膜晶體管,并且給出最小扇出,這意味著最大數量的器件。字線由在驅動器面積的排序中接下來的單個器件驅動器驅動。如下面所描述的,行選擇驅動器是三器件驅動器,并且在驅動器面積排序中為第三。最后,全局位線和全局字線驅動電路包含更復雜的解碼電路,并且具有近似相等的復雜度。驅動電路復雜度的排序的增加與被驅動的線的扇出的增加對齊,以獲得最佳的存儲器系統效率。
[0207]用于行選擇的三器件驅動器
[0208]圖31A描繪了包括可以與上述垂直位線架構(包括上述垂直定向選擇器件、字線梳和擴展行選擇線)一起使用的行選擇線驅動器的一個示例實施例的部分示意圖。圖31A的行選擇線驅動器包括三個金屬氧化物半導體場效應晶體管(MOSFET)。例如,一個行選擇線驅動器包括nMOS晶體管1102、pM0S晶體管1104和nMOS晶體管1106。nMOS晶體管1102的源極輸入和PMOS晶體管1104的源極輸入連接到全局字線(GWL)。nMOS晶體管1102的漏極和PMOS晶體管1104的漏極連接到行選擇線(SGtl)。nMOS晶體管1106的漏極也連接到行選擇線SGm nMOS晶體管1106的源極連接到地。nMOS晶體管1102的柵極連接到選擇線RowO。nMOS晶體管1106和pMOS晶體管1104的柵極兩者連接到選擇線RowOBar。
[0209]圖31A還示出了包括pMOS晶體管1110以及nMOS晶體管1112和nMOS晶體管1114的第二行選擇線驅動器。pMOS晶體管1110和nMOS晶體管1112的源極連接到全局字線GWL。pMOS晶體管1110和nMOS晶體管1112的漏極連接到行選擇線SGn。pMOS晶體管1110的柵極連接到選擇線RowNBar。nMOS晶體管1112的柵極連接到選擇線RowN。nMOS晶體管1114的漏極連接到行選擇線SGn,并且nMOS晶體管1114的源極連接到地。nMOS晶體管1114的柵極連接到RowNBar。地線在包括晶體管1110、1112和1114的行選擇線驅動器與包括晶體管1102、1104和1106的行選擇線驅動器之間,以對附近的電部件提供地。對附近部件供給VDD的電源線在包括晶體管1102、1104和1106的行選擇線驅動器的另一側。
[0210]括號中是對圖31A的各種線施加的電壓值,用于說明其中描繪的行選擇線驅動器的操作的一個示例。在該示例中,對全局字線、RowNBar和RowO施加三伏。對RowN和RowOBar提供地。在這種配置中,選擇了 RowO,而未選擇RowN。也就是說,RowO的行選擇線驅動器(包括晶體管1102、1104和1106)接通,而RowN的行選擇線驅動器(包括晶體管1110、1112和1114)關斷。因此,將在RowO的行選擇線(SGtl)上驅動三伏的選擇信號,而將在RowN的行選擇線(SGn)上提供地。因為晶體管1102在其柵極接收到三伏,并且晶體管1104在其柵極接收到地,因此兩個晶體管都接通,并且電流將從全局字線通過pMOS晶體管1104流到SG” SGci將被驅動到3伏。因此,連接到SGtl的所有垂直定向選擇器件將接通,由此將各個全局位線連接到各個垂直局部位線(選擇性地使各個垂直局部位線與各個全局位線通信)。由于pMOS晶體管1110的柵極接收到三伏,并且nMOS晶體管1112的柵極接收到地,因此兩個晶體管將保持關斷。由于晶體管1114的柵極接收到三伏,因此其將接通,并且將行選擇線SGn拉到地。接收SGn的那些垂直定向選擇器件將不接通,各個垂直局部位線將不連接其各自的全局位線。
[0211]圖31B示出了與圖31A相同的電路,但是具有不同的偏壓。現在,全局字線接收指示未選擇其的地。信號線RowN和RowOBar處于地。信號線RowO和RowNBar接收三伏。因此,圖31A和圖31B之間的差別在于,在圖31A中,選擇了全局字線(接收三伏),而在圖31B中,未選擇全局字線(處于地)。因為nMOS晶體管1102的柵極處于三伏,并且pM0S1104的柵極處于地,因此兩個晶體管都接通。在這種情況下,全局字線(處于地)通過nMOS晶體管1102將行選擇線SGtl下拉到地。因為nMOS晶體管1106的柵極接收到地,因此該晶體管關斷。由于pMOS晶體管1110接收到三伏,并且nMOS晶體管1112的柵極接收到地電位,因此兩個晶體管保持關斷。由于nMOS晶體管1114在其柵極接收到三伏,因此該晶體管接通,并且經由nMOS晶體管1114將行選擇線SGn下拉到地。在圖31B的示例中,描繪的兩個行選擇線都處于地,使得垂直定向選擇器件將不將其各自的垂直位線連接到各個全局位線。
[0212]每個全局字線連接到塊中的一個字線梳組。上述SELX信號通過由處于3伏的全局字線接通的字線驅動器器件連接到相關聯的字線梳。選擇的SELX偏壓被傳送到選擇的字線梳。因此,通過在特定全局字線上驅動三伏,將選擇一個字線梳用于存儲器操作,并且還將使能適當的16個(或者不同數量的)行選擇線驅動器。使用選擇信號ROW0、ROW0Bar、Rowl、RoIBar>...、RowN> RowNBar,在與特定全局字線相關聯的16個行選擇線驅動器之間進行選擇。如在上面所討論的,在一個實施例中,每個行選擇線驅動器將驅動連接到128個塊(或者依據特定實施方式,不同數量的塊)的行選擇線(SGx)。
[0213]圖31A和31B示出了彼此相鄰地形成行選擇線驅動器的三個晶體管(部件)。在其它實施例中,三個晶體管分布在整個存儲器陣列中。例如,晶體管可以在不同的塊下面或者在不同的塊之間(這仍然限制為在存儲器陣列下方,因為驅動器位于陣列的邊緣/邊界內)。在一個示例實施例中,將塊之間的區域稱為字線斷裂,因為一個或更多個字線(例如塊的字線中的一半)將在塊的邊緣處結束。因此,在塊之間的字線中存在斷裂(至少為部分斷裂)。還可以將字線斷裂視為塊之間的間隙。在一個實施例中,(行選擇線驅動器的)一個晶體管被定位在字線斷裂中。也就是說,在相鄰塊之間的間隙中,存在形成行選擇線驅動器的一部分的晶體管。因此,字線驅動器的三個晶體管在三個不同的字線斷裂中。圖31A和B描繪了使用由行選擇線控制的垂直定向選擇器件,將全局位線選擇性地連接到垂直定向位線的一個示例,其中,選擇性地連接包括使用行選擇線驅動器驅動行選擇線,并且使用特定行選擇線驅動器包括控制分布在塊之間的不同間隙中的部件。
[0214]圖32描繪了每個塊之間的間隙(字線斷裂)僅包括(相對于行選擇線驅動器)三器件行選擇線驅動器中的一個晶體管的一個實施例。因此,圖32示出了分布到存儲器陣列中的不同位置的行選擇線驅動器的部件。在陣列下面的基板中在塊之間的區域(例如字線斷裂)中,實現行選擇線驅動器的晶體管中的每個。例如,晶體管1104(參見圖31A和32)被定位在塊18和塊19下面并且之間的基板中。晶體管1106被定位在塊17和塊18之間。晶體管1102被定位在塊17和塊16之間(在圖32中未描繪塊16)。晶體管1110被定位在塊20和塊21之間。晶體管1114被定位在塊21和塊22之間。晶體管1112被定位在塊22和塊23之間。與在圖31A中相同,使用晶體管1102、1104和1106來驅動(并且連接到)行選擇線SG115使用晶體管1110、1112和1114驅動(并且連接到)行選擇線SG2。
[0215]在一個實施例中,存在用于塊中的每個梳組并且由在128個塊中水平相鄰的128個或者其它數量的梳組共享的16個行選擇線。在每個塊中垂直地存在許多其它梳組(例如4086個),每個梳組需要附加集合的行選擇線。通過在相關聯的梳組下方通過的相關聯的全局字線(該示例中的4086個中的一個)選擇每個集合的行選擇線。因此,在圖32中描繪的塊的集合將包括沿著塊的高度垂直地布置的每個梳組的16個行選擇線和16個行選擇線驅動器。由于空間,圖32僅示出了四個選擇線和三個完整的行選擇線驅動器。第三選擇線驅動器包括驅動(并且連接到)行選擇線SG3的nMOS晶體管1130、nMOS晶體管1132和pMOS晶體管1134。圖32還示出了晶體管1136,其是構成用于驅動行選擇線SG4的行選擇線驅動器的三個晶體管中的一個晶體管。
[0216]圖32還示出了對電路部件提供Vdd的電源線和對各個部件提供地(GND)的信號線。在一個實施例中,僅在PMOS器件之間設置用于提供Vdd的信號線。也就是說,將在不包括行選擇線驅動器的任何晶體管的字線斷裂中提供來自Vdd的信號。相鄰的字線斷裂將包括pMOS器件。換句話說,Vdd電源線被定位在塊之間的間隙(例如字線斷裂)中,使得相鄰塊中的每個的另一側具有由PMOS晶體管占據的間隙(例如字線斷裂)。在一個實施例中,僅在nMOS晶體管之間設置提供地的信號線。例如,圖32示出了定位在包含nMOS晶體管1112的字線斷裂和包含nMOS晶體管1130的字線斷裂之間、并且與其相鄰的字線斷裂(在塊23和塊24之間)中的地線。換句話說,在僅包括行選擇線驅動器的nMOS器件的字線斷裂之間提供地信號。[0217]注意,圖32示出了定位在連續字線斷裂(例如相鄰間隙)中的給定行選擇線驅動器的晶體管。然而,在其它實施例中,可以將晶體管分布在不相鄰的字線斷裂中。在一些實施例中,可以將不同行選擇線驅動器的晶體管定位在交錯的字線斷裂(例如塊之間的間隙)中。在其它實施例中,一個或更多個行選擇線驅動器的多于一個的晶體管可以在同一字線斷裂中。然而,通過僅使一個晶體管在字線斷裂中,可以使塊之間的間隔更小。此外,通過僅使一個晶體管在字線斷裂中,僅需要在塊之間設置一個信號線(其與行選擇線正交),這也使得塊之間的面積能夠更小。如果塊之間的區域更小,則存儲器系統占據的面積由此將更小。
[0218]雙柵極詵擇
[0219]圖33描繪了包括垂直位線、垂直定向選擇器件、字線梳和如上所述的行選擇線的分布式三器件驅動器的存儲器系統的一個實施例。例如,圖33的結構(與圖10的結構相同)包括字線 1202、1204、1206、1208、1210、1212、1214、1216、1218、1220、1222、1224、1226、1228、1230、1232、1234、1236、1238、1240、1242、1244、1246 和 1248。垂直定向選擇器件1320、1322、1324、1326和1328在支柱選擇層中。如上所述,這些垂直定向選擇器件被雙柵極化(具有兩個柵極接口),并且由行選擇線580、582、584、586、588和590激活(例如接通)。圖33還示出了垂直位線1370、1372、1374、1376和1378。作為示例的用途,假設選擇了存儲器元件1350進行存儲器操作(設置、復位或者讀取)。圖33還示出了金屬層2 (ML-2)中的全局位線1360。
[0220]在一個實施例中,為了接通垂直定向選擇器件(1320、1322、1324、1326和1328)中的一個以選擇垂直位線(1370、1372、1374、1376和1378),需要接通行選擇線(580、582、584、586、588和590)中的兩個。在一個實施方式中,對于要接通的特定垂直定向選擇器件,接通連接到垂直定向選擇器件的雙柵極化結構的兩個行選擇線。也就是說,連接到選擇器件的兩個柵極接口的行選擇線承載“on”信號。例如,為了在存儲器元件1350上進行網絡操作,必須激活字線1206,并且必須激活局部位線1372。為了選擇局部位線1372,必須接通垂直定向選擇器件1322。為了接通垂直定向選擇器件1322,必須接通行選擇線582和584。在圖33中,行選擇線582和584示出“ + ”,指示這些行選擇線接通,而其它行選擇線示出指示它們關斷。類似地,垂直定向選擇器件1322指示其“on”,而其它垂直定向選擇器件指示它們“off”。字線1206也包括“ + ”,以指示選擇了其。因為圖33的系統包括字線梳,因此將接通同一字線梳中的所有字線指。因此,描繪了字線1202、1206和1210(它們中的每個是同一字線梳上的字線指)帶有“ + ”,以指示選擇了這些字線。其它剩余字線描繪了
以指示未選擇它們。如上所述,該實施例包括對特定垂直定向位線兩側的行選擇線施加一個或更多個選擇信號,以激活連接到該特定垂直定向位線的各個雙柵極化垂直定向選擇器件,以使特定垂直定向位線與各個全局位線通信。
[0221]在一個實施例中,修正垂直定向選擇器件(例如1320、1322、1324、1326、1328、...),使得需要兩個柵極來提供足夠的電壓,以接通垂直定向選擇器件。例如,增加垂直定向選擇器件的溝道的摻雜。因此,需要來自連接到雙柵極結構的兩個行選擇線的“on”電壓,以便滿足晶體管的閾值電壓并且使電流在溝道中流動。
[0222]圖34描繪了分布式行選擇線驅動器(如上所述),該分布式行選擇線驅動器用來驅動行選擇線582和584,以接通垂直定向選擇器件1322,以便選擇位線1372,從而可以對存儲器元件1350進行編程。用于驅動行選擇線582的行選擇線驅動器包括nMOS晶體管1330、nMOS晶體管1332和pMOS晶體管1334。nMOS晶體管1330和pMOS晶體管1334的源極輸入連接到全局字線(GWL)。nMOS晶體管1330和pMOS晶體管1334的漏極連接,連接到行選擇線582。nMOS晶體管1332的該漏極連接到行選擇線1304。nMOS晶體管1332的源極連接到地。nMOS晶體管1330的柵極連接到Row582。nMOS晶體管1332的柵極和nMOS晶體管1334的柵極連接到Row582Bar。在上面討論的示例中,Row582接收三伏(或者不同的值),Row582Bar處于地。因此,pMOS晶體管1334從全局字線向行選擇線582提供該三伏。
[0223]行選擇線584的行選擇線驅動器包括pMOS晶體管1340、nMOS晶體管1342和nMOS晶體管1344。pMOS晶體管1340和nMOS晶體管1344的源極連接到全局字線GWL。pMOS晶體管1340的漏極和nMOS晶體管1344的漏極連接到行選擇線584。nMOS晶體管1342的源極連接到地,并且nMOS晶體管1342的漏極連接到行選擇線584。nMOS晶體管1344的柵極連接到Row584。晶體管1340和1342的柵極連接到Row584Bar。在這種情況下,Row84接收三伏(或者不同的值),并且Row584Bar接收地,使得pMOS晶體管1340從全局字線向行選擇線584提供三伏。在一些實施例中,Row582和Row584可以接收不同的電壓,以激活選擇器件。
[0224]如上面針對圖32所討論的,在圖34中描繪的行選擇線驅動器的每個部件是分布式的,使得一個晶體管位于每對塊之間(例如在字線斷裂或者塊之間的間隙中)。附加地,圖34示出了在兩個塊之間(例如在字線斷裂或者間隙中)提供地的信號線1341和(在字線斷裂或者塊之間的間隙中)提供Vdd的信號線1343。圖34的布置在行選擇線582和584上提供適當的信號,以驅動垂直定向選擇器件1322(參見圖33)。
[0225]圖35是示出圖34中的兩個行選擇線驅動器的部分示意圖,該兩個行選擇線驅動器在基板中實現, 例中,選擇全局位線1360用于編程。由于存儲的數據模式,不選擇全局位線1362,而選擇全局位 線1364。在一個實施例中,存在特定塊的72個全局位線,并且基于數據模式,選擇一些位,同時不選擇其它位,來進行編程。圖35示出了處于塊的16個水平中的一個特定水平的兩個字線梳。具體地,圖35示出了與位線1372、1374、1400、1402、1404和1406交互的字線1204和1206。在一個實施例中,在每個行中有72個位線。通過驅動行選擇線582和584,選擇包括位線1372、1400、…、1402(例如72個位線)的一個行。還選擇字線梳1403。字線梳1403包括字線1202、1206和1210(參見圖33和35)。注意,字線1202、1206和1210是字線梳1403的字線指。
[0226]選擇字線1206(以及整個字線梳1403)進行存儲器操作。字線1206包括連接到兩個不同行的局部位線的存儲器元件。第一行局部位線包括局部位線1372、1400、…、1402。第二行局部位線包括局部位線1374、1404、…、1406。因為僅選擇了一行局部位線(由于行選擇線582和584的選擇),因此潛在地選擇字線1206和位線1372、1400、…、1402的行之間的存儲器元件,進行存儲器操作。由于全局位線上的數據模式,全選擇字線1206和位線1372之間的存儲器元件以及字線1206和位線1402之間的存儲器元件(S),因為選擇了其字線和位線兩者進行存儲器操作。僅半選擇字線1206和位線1374之間的存儲器元件、字線1206和位線1404之間的存儲器元件、字線1206和位線1406之間的存儲器元件以及字線1206和位線1400之間的存儲器元件(H),因為僅選擇了兩個控制線中的一個進行存儲器操作。如上面所討論的,半選擇的存儲器元件將看不到足夠大的電壓差分來進行存儲器操作。
[0227]圖36是描述進行存儲器操作的一個實施例的流程圖。在步驟1450中,對未選擇的字線施加未選擇的字線電壓。在一個實施例中,對所有字線施加未選擇的字線電壓。在另一實施例中,在步驟1450中,對所有字線和位線施加未選擇的字線電壓。在步驟1452中,對全局位線施加未選擇的位線電壓。在一個實施例中,對所有全局位線施加未選擇的位線電壓。附加地,在一些實施例中,步驟1452包括允許所有局部位線浮置。通過將局部位線浮置,它們將朝向未選擇的字線電壓漂移。如果附著的存儲器元件處于低電阻狀態,則一些存儲器元件可能漂移到正好低于未選擇的字線電壓的電壓。在步驟1454,基于存儲的適當數據模式,對全局位線施加選擇的位線電壓。在步驟1456中,向要編程或者讀取的特定存儲器元件的垂直位線兩側的行選擇線提供選擇信號。例如,為了對存儲器元件1350進行操作,用三伏驅動局部位線1372和其相關聯的垂直定向選擇器件1322兩側的選擇線582和584。在步驟1460中,對選擇的字線施加選擇的字線電壓(例如對選擇的字線梳施加適當的選擇的字線電壓)。在步驟1462中,進行存儲器操作(設置、復位、讀取)。注意,可以按照在圖36中描繪的順序之外的順序進行圖36的步驟。附加地,可以同時進行兩個或者更多個步驟。
[0228]不對稱開關
[0229]使用上面討論的字線梳布置,可能存在基于接通的單個垂直定向選擇器件選擇多個存儲器元件的問題。也就是說,在字線梳布置中,選擇整個字線梳。因此,沿著區段的每隔一個字線將被選擇。圖37示出了使用一種提出的解決方案的圖33的結構。在這種解決方案中,作為各自具有兩個柵極接口的不對稱器件來制造垂直定向選擇器件(1520、1522、1524、1526、1528、…)。每個不對稱垂直定向選擇器件具有連接到各個不對稱垂直定向選擇器件的第一柵極接口的行選擇線中的一個和連接到各個不對稱垂直定向選擇器件的第二柵極接口的選擇線中的另一個;例如,行選擇線582和584連接到不對稱垂直定向選擇器件1522的兩個柵極接口。在一些實施例中,選擇器件的不對稱方面是由于溝道(例如不對稱溝道)中的摻雜水平差(例如不對稱摻雜)、柵極氧化物厚度差(使得左側柵極氧化物與右側柵極氧化物相比具有不同的厚度的不對稱柵極氧化物)、柵極材料功函數差或者這些方法的組合而產生的閾值電壓的差。在一個實施例中,TFT溝道接收斜角注入,使得溝道的左側(第一柵極接口處)與溝道的右側(第二柵極接口處)相比具有更低的閾值電壓。與TFT的右側相比,氧化物沉積之后的斜角η型溝道注入在垂直TFT器件的左側產生更低的溝道閾值。因此,選擇器件的左側(包括左側柵極接口)將像耗盡模式晶體管一樣起作用,而選擇器件的右側(包括右側柵極接口)將像增強模式晶體管一樣起作用。換句話說,對于雙柵極化開關,左側柵極是耗盡模式晶體管,而右側柵極是增強模式晶體管。在其它實施例中,將溝道注入與到柵極材料的注入組合,以產生柵極氧化物厚度差和柵極材料的功函數差。柵極材料可以是摻雜的多晶硅。TFT右側的到多晶硅柵極材料的柵極氧化物生長之前的高水平P型斜角注入,抬升柵極材料的功函數,抬升相關聯的溝道的閾值,并且增加柵極氧化物厚度。在一些實施例中,TFT的高溫退火期間的通過柵極氧化物的P型雜質的擴散,增加溝道中的P摻雜,并且進一步抬升增強側閾值。在上述實施例中,選擇器件的溝道的不對稱性質,是相對于從第一/左側柵極接口到第二/右側柵極接口的溝道的方向不對稱。[0230]圖37示出了每個具有兩個柵極接口(例如第一柵極接口和第二柵極接口)的垂直定向選擇器件1520、1522、1524、1526和1528。例如,描繪了選擇器件1522包括具有較高閾值電壓的增強模式側1522e(左側柵極接口處)和具有較低閾值電壓的耗盡模式側1522d(右側柵極接口處)。在一個示例中,溝道的左側(左側柵極接口處)具有近似零伏的閾值電壓,而溝道的右側(右側柵極接口處)具有近似3伏的閾值電壓。在其它實施例中,可以使用其它值的閾值電壓(例如分別為I伏和4伏)。類似地,開關1520的右側具有高閾值電壓,并且垂直定向選擇器件1520的左側具有低閾值電壓。因此,當將行選擇線582驅動到3伏時,開關1522的耗盡模式側(左側)接通,而垂直定向選擇器件1520的增強模式側(右側)不接通。因此,選擇局部位線1372,而不選擇局部位線1370。假設選擇了包括字線指1238、1242和1246 (三個全部描繪了 “ + ”,以指示選擇了它們,而其它字線描繪了 以指示未選擇它們)的字線梳,選擇位線1372使得能夠對存儲器元件1500進行存儲器操作。注意,雖然圖37沒有包括標記,但是其它垂直定向選擇器件也包括具有較高閾值電壓的增強模式側和具有較低閾值電壓的耗盡模式側。因此,在上面討論的實施例中,多個選擇線中的每個被定位在兩個相鄰的不對稱垂直定向選擇器件的柵極接口之間,并與其通信,并且對選擇線施加選擇信號僅使兩個相鄰的不對稱垂直定向選擇器件中的一個接通。
[0231]圖38A和38B描繪了為了完成上面討論的不對稱開關而進行制造的步驟。上面討論的圖13提供了制造圖10的結構的處理。為了做出圖37的結構,在圖13的處理的步驟612和614之間進行與圖38A相關聯的步驟和與圖38B相關聯的步驟。另外,如上面所討論的進行圖13的其余處理。在與圖38A相關聯的步驟中,以朝向右側的角度進行高閾值電壓增強模式斜角注入,使得包括氧化物520、柵極材料522和氧化物520的堆棧的左側接收注入。在與圖38B相關聯的步驟中,進行向左側傾斜的耗盡模式斜角注入,使得包括氧化物520、柵極材料522和氧化物520的堆棧的右側接收注入。然后,處理根據圖13的流程圖繼續。
[0232]圖39、40和41提供操作圖37的這種結構,以進行讀取操作(圖39)、設置操作(圖40)和復位操作(圖41)的示例。在圖39-41的示例中,開關的耗盡模式側具有負一伏的閾值電壓,并且晶體管的增強模式側具有四伏的閾值電壓。在其它實施例中,如上面所討論的,可以使用零伏和三伏以及其它閾值電壓值。
[0233]參看圖39,電路示出了三個垂直位線(LBL1、LBL2、LBL3),其可以對應于圖37的位線1370、1372和1374。圖39還示出了四個字線WL1、WL2、WL1的下一個指和WL2的下一個指。在一個實施例中,字線WLl對應于圖37的字線1240,字線WL2對應于字線1242。在一個實施例中,字線WLl在與包括字線WL2的第二字線梳交織的一個字線梳上。WLl的下一個指1244是與WLl相同的字線梳上的下一個字線。WL2的下一個指1246是包括WL2的字線梳上的下一個字線指。圖39示出了存在多個水平的字線。在一個實施例中,存在16個水平的字線。圖39示出了三個垂直定向選擇器件1520、1522和1524。每個垂直定向選擇器件用兩個FET符號表示,對物理垂直定向選擇的一側進行注入,以獲得耗盡模式閾值電壓,并且對另一側進行注入,以獲得增強模式閾值電壓。
[0234]在一個實施例中,可以將全局位線偏置在大約1.5伏(或者另一值),而不是地。這使得未選擇的垂直定向選擇器件(例如1520和1524)保持關斷。將全局位線偏置在1.5伏而不是地,相對于偏置在地的選擇的字線(WLS),在這種情況下是WL2,提供合適的Vread。還對未選擇的字線施加在這種情況下是1.5伏的Vread。使用全局位線進行電流輸送感測,例如,在箝位電路使全局位線保持在近似Vread的同時,來自選擇的存儲器元件的電流沿著全局位線傳送到感測放大器電路。行選擇線對于選擇的行在1.5伏,對于未選擇的行在O伏。
[0235]在例如希望在讀取期間跨開關元件施加較低電壓的其它實施例中,將選擇的字線電壓抬升到地以上,通常,選擇的字線電壓在0.2伏到Vread-0.2伏的范圍內。依據耗盡模式閾值的幅值和其它因素,全局位線電壓(Vread)可以高于或者低于1.5伏,以確保未選擇的TFT器件不向全局位線導通任何顯著的漏電流。
[0236]對選擇的存儲器元件(S) 1500進行感測。帶有H的存儲器元件是半選擇的,因為在選擇字線或者位線中的一個的同時,不選擇另一個控制線。因為既沒有選擇相關聯的位線,也沒有選擇相關聯的字線,因此帶有U的存儲器元件是未選擇的。
[0237]圖40示出了進行設置操作(將存儲器元件設置為低電阻狀態)的示例。在該示例中,將全局位線(GBL)偏置在I伏,而不是地。在這種情況下,還可以將VPP抬升I伏。行選擇線對于選擇的行在5伏,而對于未選擇的行在O伏。僅選擇的垂直定向選擇器件(例如TFT1522)的耗盡模式側接通。選擇的字線在5伏。未選擇的字線在3伏。字線的電壓差小于或等于存儲器元件的可逆電阻開關材料的編程閾值(2伏)。由于在未選擇的位線上未選擇的其它存儲器元件(U),半選擇的存儲器元件H經受小于2伏。在進行設置操作之前,位線浮置并且將朝向3伏的未選擇的字線電壓漂移。一些位線可能由于已經處于低電阻狀態的存儲器元件而達到3伏(如上所述)。垂直定向選擇器件(例如TFT1522)將選擇的垂直位線下拉到大約2.5伏或者更低,使得選擇的存儲器元件看到大于編程閾值。以這種方式,將選擇的存儲器元件(S) 1500設置到低電阻狀態。注意,電壓可以基于可逆電阻開關材料、IR跌落和其它電路特點而改變。
[0238]圖41示出了對圖37的結構進行復位操作的示例。復位操作示例將跨選擇的存儲器元件(S) 1500的電壓的極性反轉。現在,將全局位線偏置在5伏,并且行選擇對于選擇的行在5伏,而對于未選擇的行在O伏。僅垂直定向選擇器件1522的耗盡模式側接通。選擇的字線在O伏。未選擇的字線在2伏。字線的電壓差小于或等于可逆電阻開關材料的編程閾值(例如2伏)。由于與到半選擇的存儲區元件H的電流路徑串聯的未選擇的存儲器元件(U)的IR跌落,半選擇的存儲器元件H看到小于2伏的跌落。垂直定向選擇器件1522將選擇的位線上拉到大約2.5伏或者更高,使得選擇的存儲器元件(S) 1500看到大于編程閾值。以這種方式,將選擇的存儲器元件(S) 1500再編程到較高電阻狀態。
[0239]雙層詵擇線
[0240]圖42是提供另一實施例的存儲器的結構的截面圖,該實施例考慮實現字線梳結構(或者其它類型的形狀)的情況下的存儲器系統的操作和存儲器元件的正確選擇。在圖42的實施例(其可以包括字線梳結構或者其它形狀)中,與圖37的實施例相反,垂直定向選擇器件是對稱的。因此,每一側的氧化物層是對稱的。然而,圖42的實施例包括兩層的垂直定向選擇器件和兩層的行選擇線。圖42示出了包括1600b、1602b、1604b、1606b和1608b的第一層垂直定向選擇器件。頂部和第二層垂直定向選擇器件包括1600t、1602t、1604t、1606t和1608t。底部層的行選擇線包括580b、582b、584b、586b、588b和590b。頂部層的行選擇線包括 580t、582t、584t、586t、588t 和 590t。
[0241]行選擇線580t形成在580b的頂部。行選擇線582t形成在行選擇線580b的頂部。行選擇線584t形成在行選擇線584b的頂部。行選擇線586t形成在行選擇線586b的頂部。行選擇線588t形成在行選擇線588b的頂部。行選擇線590t形成在行選擇線590b的頂部。
[0242]垂直定向選擇器件1600t形成在垂直定向選擇器件1600b頂部,連接到垂直定向選擇器件1600b,并且與垂直定向選擇器件1600b串聯。垂直定向選擇器件1602t形成在垂直定向選擇器件1602b頂部,連接到垂直定向選擇器件1602b,并且與垂直定向選擇器件1602b串聯。垂直定向選擇器件1604t形成在垂直定向選擇器件1604b頂部,連接到垂直定向選擇器件1604b,并且與垂直定向選擇器件1604b串聯。垂直定向選擇器件1606t形成在垂直定向選擇器件1606b頂部,連接到垂直定向選擇器件1606b,并且與垂直定向選擇器件1606b串聯。垂直定向選擇器件1608t形成在垂直定向選擇器件1608b頂部,連接到垂直定向選擇器件1608b,并且與垂直定向選擇器件1608b串聯。
[0243]在圖42的實施例中,為了使全局位線1360與局部位線(1370、1372、1374、1376或者1378)中的一個通信,必須接通適當的局部位線下面的兩個垂直定向選擇器件。為了接通兩個開關(頂部開關和底部開關),接著必須接通頂部行選擇線和底部行選擇線。圖42示出了通過驅動3伏而選擇(“ + ”)的行選擇線584t和選擇(“ + ”)并且驅動3伏的行選擇線582b。因此,垂直定向選擇器件1602t和垂直定向選擇器件1602b兩者都接通。因為選擇了行選擇線584t,因此垂直定向選擇器件604t也接通。因為垂直定向選擇器件604b關斷,因此未選擇局部位線1374,并且局部位線1374不與全局位線1360通信。因為選擇了行選擇線582b,因此垂直定向選擇器件1600b也接通。由于垂直定向選擇器件1600t未接通,因此局部位線1370不連接到全局位線1360或者不與全局位線1360通信。以這種方式,僅選擇了局部位線1372。將對存儲器元件1620進行存儲器操作。因此,在圖42的結構中,通過選擇兩個垂直定向選擇器件的堆棧的相對側的頂部行選擇線和底部行選擇線,來選擇局部位線。選擇/激活的行選擇線中的每個還連接到與希望的目標選擇器件相鄰的選擇器件,例如,行選擇線584t還連接到與選擇器件1602t相鄰的選擇器件1604t。
[0244]圖43是示出圖42中的兩行行選擇線和垂直定向選擇器件的框圖。在一個實施例中,圖42的結構在存儲器系統中包括兩倍量的行選擇線。這可能增加占據寶貴的空間的多得多的信號線。如在圖43中所描繪的,一種提議是連接存儲器元件塊內的兩個行選擇線。在一個實施例中,將對角的行選擇線連接(例如用配線連接)在一起。例如,圖43示出了行選擇線582b用配線連接到行選擇線584t。圖43還示出了行選擇線580b用配線連接到行選擇線582t,行選擇線584b用配線連接到行選擇線586t,行選擇線586b用配線連接到行選擇線588t,以及行選擇線588b用配線連接到行選擇線590t。還可以使用用于將兩個行選擇線用配線連接在一起的其它布置。
[0245]圖44示出了如何使用行選擇線驅動器來實現圖42和43的實施例。圖44示出了四個存儲器元件塊和字線驅動器。字線驅動器包括nMOS晶體管1630、nM0S晶體管1632和pMOS晶體管1634。nMOS晶體管1630和源極和pMOS晶體管1634的源極連接到全局字線GWL。nMOS晶體管1630的漏極和pMOS晶體管1634的漏極連接到選擇線582c。nMOS晶體管1632的漏極也連接到選擇線582c,并且nMOS晶體管1632的源極連接到地。nMOS晶體管1630的柵極連接到信號線Row582c。nMOS晶體管1632和pMOS晶體管1634的柵極連接到信號線Row582cBar。因為Row582c驅動3v,并且Row582cBar處于地(GND),因此經由pMOS晶體管1634將復合選擇線582C拉到3v。
[0246]在塊(例如字線斷裂)之間,線582c是單個行選擇線。在塊內部或者下面,信號線582c分割為諸如行選擇線582b和584t兩個(或者更多個)信號線。以這種方式,行選擇線582b用配線連接到行選擇線584t。還可以做出用于用配線連接兩個選擇線的其它配置。
[0247]上述技術特征使得能夠獲得存儲器元件的緊湊的連續網格陣列。為了本文獻的目的,連續網格陣列是存在連接到位線兩側的存儲器元件和連接到字線兩側的存儲器元件的存儲器陣列。
[0248]一個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:基板;被定位在所述基板上方并且不在所述基板中的存儲器元件的單片三維陣列;連接到所述存儲器元件的字線;在所述基板中并且與所述字線通信的多個字線驅動器;所述基板中的多個位線驅動器;與所述位線驅動器通信的多個全局位線;在所述基板上方并且不在所述基板中的多個垂直定向位線,所述存儲器元件與所述垂直定向位線以及所述字線組合形成連續網格;在所述基板上方并且不在所述基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線;以及連接到所述垂直定向選擇器件的多個選擇線,所述選擇線在所述基板上方并且不在所述基板中。
[0249]該非易失性存儲系統的各種實施例包括以下內容的任意組合:所述字線驅動器被定位在所述存儲器元件的單片三維陣列下面;在所述存儲器元件的單片三維陣列下面并且在所述基板的頂部的金屬層中,形成全局字線;所述垂直定向選擇器件是三端子開關;每個垂直定向選擇器件是晶體管;所述垂直定向選擇器件是支柱形狀的薄膜晶體管;所述垂直定向選擇器件是具有垂直定向溝道的有源薄膜晶體管;所述垂直定向選擇器件是支柱形狀的薄膜晶體管;所述垂直定向位線是支柱;以及兩個相鄰的垂直定向選擇器件共享公共柵極區域;所述字線被定位在所述存儲器元件的單片三維陣列的不同垂直層處;所述多個垂直定向選擇器件和所述多個選擇線被定位在選擇層中,所述選擇層在所述存儲器元件的單片三維陣列下方并且在金屬層上方,所述金屬層包括全局字線,并且被定位在所述基板頂部;所述選擇層包括η+多晶硅層,所述η+多晶硅層在所述全局字線上方并且在所述多個垂直定向選擇器件和所述多個選擇線兩者下方;所述存儲器元件的一個集合包括可逆電阻開關材料的垂直定向層,所述垂直定向層在垂直定向位線旁邊并且在多個字線旁邊。
[0250]一個實施例包括一種操作非易失性存儲系統的方法,該方法包括:對多個全局位線施加依賴于數據的信號;對字線的集合施加依賴于地址的信號,所述字線連接到存儲器元件的單片三維陣列,所述存儲器元件與所述字線和垂直定向位線形成連續網格,所述存儲器元件的單片三維陣列被定位在基板上方并且不在基板中;對第一選擇線施加使能信號,以接通多個垂直定向選擇器件,所述垂直定向選擇器件在所述基板上方并且不在所述基板中,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,使得接通所述多個垂直定向選擇器件向所述垂直定向位線提供來自所述全局位線的信號,所述垂直定向位線在所述基板上方并且不在所述基板中;以及響應于對所述多個全局位線施加依賴于數據的信號、對所述字線的集合施加依賴于地址的信號和對所述第一選擇線施加所述使能信號,進行一個或更多個存儲器操作。
[0251]該操作方法的一些實施例包括:對連接到在所述基板上方并且不在所述基板中的其它垂直定向選擇器件的其它選擇線施加禁用信號,使得所述其它垂直定向選擇器件不接通。
[0252]一個實施例包括一種制造非易失性存儲器的方法,該方法包括:在基板的頂部增加一個或更多個器件和信號線;在所述一個或更多個器件和信號線上方增加選擇層,所述增加選擇層包括:在所述基板上方并且不在所述基板中增加選擇線并且增加垂直定向選擇器件;以及在所述選擇層上方增加單片三維陣列,所述單片三維陣列包括形成連續網格的字線、垂直定向位線和存儲器元件;所述垂直定向選擇器件連接到所述垂直定向位線、所述選擇線和全局位線。
[0253]該制造方法的各個實施例包括以下內容的任意組合:其中,所述增加選擇線包括:沉積下氧化物層;在所述下氧化物層頂部沉積柵極材料;在所述柵極材料頂部沉積上氧化物層;以及在所述下氧化物層、所述柵極材料和所述上氧化物層中刻蝕溝槽;其中,所述增加垂直定向選擇器件包括:沉積熱氧化物材料;沉積側壁間隔物;刻蝕溝槽;用P-多晶硅填充所述溝槽;進行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及進行熱退火,以在所述多晶硅的底部創建η+區域;在沉積所述下氧化物層之前增加η+多晶硅層,所述熱退火激活所述P-多晶硅和所述η+多晶硅層之間的結,使得由于來自所述η+多晶硅層的η+注入的擴散,所述P-多晶硅具有以η+摻雜的其底部端,以形成垂直定向選擇器件的漏極;其中,所述增加垂直定向選擇器件包括:增加η+多晶硅層;在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;用P-多晶硅填充所述溝槽;進行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及進行熱退火,以在所述多晶硅的底部創建η+區域,在進行所述熱退火之后,在所述多晶硅的上方增加所述垂直定向位線;其中,所述增加垂直定向選擇器件包括:在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;用第一類型的多晶硅填充所述溝槽;在所述第一類型的多晶硅頂部創建第二類型的多晶硅區域;以及在所述第一類型的多晶硅底部創建第二類型的區域,在所述多晶硅底部創建所述第二類型的區域之后,在所述多晶硅上方增加所述垂直定向位線。
[0254]一個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:基板;被定位在所述基板上方并且不在所述基板中的存儲器胞元的單片三維存儲器陣列;連接到所述存儲器胞元的字線;在所述基板中并且與所述字線通信的多個字線驅動器;所述基板中的多個位線驅動器;連接到所述位線驅動器的多個全局位線;在所述基板上方并且不在所述基板中的多個垂直定向位線,所述垂直定向位線連接到所述存儲器胞元;在所述基板上方、而不在所述基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線;以及連接到所述選擇器件的多個選擇線,每個選擇器件被定位在所述選擇線中的兩個之間,使得能夠由兩個相鄰選擇線中的任意一個控制每個選擇器件。
[0255]該非易失性存儲系統的各種實施例包括以下內容的任意組合:通過使用相對于存儲器胞元在連接到所述存儲器胞元的特定垂直定向位線的相對側的選擇線,選擇所述特定垂直定向位線正下方的垂直定向選擇器件,來訪問所述存儲器胞元;非易失性開關材料的垂直定向層,所述非易失性開關材料的垂直定向層在所述垂直定向位線的兩側中的每一偵牝使得存儲器胞元形成在所述垂直定向位線的兩側,所述垂直定向選擇器件被定位在所述垂直定向位線正下方,通過使用在特定垂直定向位線的兩側中的第二側的選擇線,選擇在所述特定垂直定向位線正下方的垂直定向選擇器件,訪問在所述特定垂直定向位線的兩側中的第一側的特定存儲器胞元;每個選擇線被定位在兩個垂直定向選擇器件之間,使得每個選擇線能夠驅動任意一個垂直定向選擇器件;對于特定垂直定向選擇器件,兩個相鄰的選擇線兩者都能夠用作柵極信號,使得所述特定垂直定向選擇器件被雙柵極化;特定垂直定向位線能夠通過所述選擇線中的兩個連接到所述全局位線中的一個;所述垂直定向選擇器件是具有垂直定向溝道的有源薄膜晶體管;所述多個垂直定向選擇器件和所述多個選擇線被定位在選擇層中,所述選擇層在所述存儲器胞元的單片三維陣列下方并且在金屬層上方,所述金屬層包括全局字線,并且被定位在所述基板頂部;通過使用各個垂直定向位線兩側的選擇線,選擇相關聯的垂直定向選擇器件,來訪問存儲器胞元。
[0256]一個實施例包括一種操作非易失性存儲系統的方法,該方法包括:基于數據模式,對選擇的全局位線施加選擇的位線電壓;對相對于選擇的存儲器元件在相關聯的垂直定向位線的相對側的特定選擇線施加選擇信號;對選擇的字線施加選擇的字線電壓;以及響應于所述選擇的字線電壓和所述選擇的位線電壓,進行存儲器操作。
[0257]該操作方法的各個實施例包括以下內容的任意組合:在施加所述選擇的位線電壓之前,對未選擇的字線施加未選擇的字線電壓;以及在施加所述選擇的位線電壓之前,對全局位線施加未選擇的位線電壓;在施加所述未選擇的字線電壓之后,將垂直定向位線浮置,使得所述垂直定向位線朝向所述未選擇的字線電壓漂移;施加用于防止選擇其它選擇線的信號;所述特定選擇線是在基板上方并且不在基板中的多個選擇線中的一部分;所述多個選擇線連接到在所述基板上方并且不在所述基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,每個垂直定向選擇器件被定位在各個垂直定向位線正下方;以及對所述特定選擇線施加所述選擇信號,接通各個垂直定向選擇器件,并且將特定垂直定向位線連接到特定全局位線;所述多個選擇線包括在所述特定垂直定向位線和所述垂直定向選擇器件的第一側的所述特定選擇線;所述多個選擇線包括在所述特定垂直定向位線和所述垂直定向選擇器件的相對的第二側的另一選擇線;以及所選擇的存儲器胞元在所述特定垂直定向位線和所述垂直定向選擇器件的第二側。
[0258]一個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:基板;被定位在所述基板上方并且不在所述基板中的單片三維存儲器陣列的存儲器胞元;連接在一起并且連接到所述存儲器胞元的集合的多個字線;在所述基板中、在所述存儲器胞元的集合下方并且與連接在一起的所有所述字線通信的字線驅動器;多個全局位線;連接到存儲器胞元的陣列的多個垂直定向位線;在所述基板上方、而不在所述基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,當激活所述垂直定向選擇器件時,所述垂直定向位線與所述全局位線通信。
[0259]該非易失性存儲系統的各種實施例包括以下內容的任意組合:所述存儲器胞元的集合在公共塊中;所述字線驅動器被定位在所述公共塊下面;所述單片三維存儲器陣列的存儲器胞元包括多個水平上的存儲器胞元;以及所述連接在一起的字線在公共平面上,并且所述存儲器胞元的集合在公共水平上;所述連接在一起的字線形成梳形;所述梳形包括脊、第一側的指和第二側的指;所述連接在一起的字線的第一集合是所述第一側的指;以及所述連接在一起的字線的第二集合是所述第二側的指;作為所述第一側的指的所述字線的第一集合連接到第一塊中的存儲器胞元;以及作為所述第二側的指的所述字線的第二集合連接到第二塊中的存儲器胞元,所述第一塊在所述第二塊旁邊;多個垂直定向位線在所述字線的第一集合的兩個相鄰的字線之間;所述連接在一起的字線形成第一結構;所述非易失性存儲系統還包括連接在一起的附加字線,以在梳形中形成第二結構;以及所述第一結構的字線與所述第二結構的字線交織;連接到垂直定向位線的存儲器胞元在所述第一結構的字線和所述第二結構的字線之間;所述字線驅動器是與所述連接在一起的字線的總和相同的大小;連接到所述垂直定向選擇器件的多個選擇線,所述多個垂直定向位線在所述基板上方并且不在所述基板中,所述多個垂直定向選擇器件在所述基板上方并且不在所述基板中,所述存儲器胞元與所述垂直定向位線和所述字線組合形成連續網格。
[0260]一個實施例包括一種對非易失性存儲系統進行存儲器操作的方法,該方法包括:對多個字線施加公共信號,并且將垂直定向位線浮置,使得所述垂直定向位線朝向所述公共信號漂移;對全局位線施加一個或更多個信號;接通垂直定向選擇器件,以將選擇的垂直定向位線連接到相應的全局位線;以及使用公共字線驅動器,對連接在一起并且連接到單片三維陣列的選擇的存儲器胞元的字線的選擇的集合,施加新信號。
[0261]該操作方法的各個實施例包括以下內容的任意組合:所述連接在一起的字線的選擇的集合形成梳形;所述梳形包括脊、第一側的指和第二側的指;所述字線的所述選擇的集合的第一集合是所述第一側的指;所述字線的所述選擇的集合的第二集合是所述第二側的指;以及所述選擇的垂直定向位線和所述第一側的指連接到所述選擇的存儲器胞元;所述公共字線驅動器被定位在所述選擇的存儲器胞元下方;未選擇的垂直定向位線保持浮置,以進行自偏置,并避免干擾;所述公共信號是編程電壓的幅值的一半;在對全局位線施加一個或更多個信號之前,對所述全局位線施加未選擇的電壓;以及選擇的垂直定向位線朝向依賴于數據的信號中的一個或更多個移動;對所述字線的選擇的集合施加所述新信號包括:將所述字線的選擇的集合下拉到地;在接通垂直定向選擇器件之后,進行對所述字線的選擇的集合施加所述新信號;以及在接通垂直定向選擇器件之前,進行對所述字線的選擇的集合施加所述新信號。
[0262]一個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:基板;被定位在所述基板上方并且不在所述基板中的存儲器元件的單片三維存儲器陣列,以塊為單位布置所述存儲器元件;連接到所述存儲器元件的多個字線,作為連接的字線的組布置所述字線;多個全局字線,每個全局字線連接到塊中的所述組中的一個;在所述基板中、在所述存儲器元件下方并且與所述組通信的字線驅動器;所述基板中的多個位線驅動器;連接到所述位線驅動器的多個全局位線;在所述基板上方并且不在所述基板中的多個垂直定向位線;連接到所述垂直定向位線和所述全局位線的多個選擇器件,存儲器元件的每個塊連接到所述選擇器件的不同子集;多個行選擇線,每個行選擇線連接到多個塊的選擇器件的子集;以及在所述基板中的行選擇線驅動器,每個行選擇線驅動器驅動行選擇線。
[0263]該非易失性存儲系統的各種實施例包括以下內容的任意組合:每個行選擇線跨越所述存儲器元件的多個塊;一個字線的扇出大于一個垂直定向位線的扇出;一個行選擇線驅動器的扇出大于所述一個字線的扇出;以及一個全局位線的扇出和一個全局字線的扇出兩者大于所述一個行選擇線驅動器的扇出;所述多個選擇器件是在所述基板上方并且不在所述基板中的垂直定向選擇器件;連接的字線的每個組包括連接到兩個塊中的存儲器元件的字線;所述存儲器元件的單片三維存儲器陣列包括在多個水平上的存儲器元件;以及連接的字線的每個組包括在共同水平上的字線;連接的字線的組形成梳形;所述梳形包括脊、第一側的指和第二側的指;各個組的字線的第一集合是所述第一側的指;各個組的字線的第二集合是所述第二側的指;所述行選擇線驅動器被定位在所述存儲器元件下面;以及所述行選擇線驅動器被定位在存儲器元件的塊之間;所述存儲器元件包括包含由多個塊組成的第一集合的塊的多個集合;所述行選擇線驅動器的子集以分布的方式被定位在所述由多個塊組成的第一集合的各個塊之間;以及所述行選擇線驅動器的子集連接到行選擇線的集合,所述行選擇線的第一集合連接到所述垂直定向選擇器件,所述垂直定向選擇器件連接到所述由多個塊組成的第一集合的所有塊的垂直定向位線;所述存儲器元件包括包含由多個塊組成的第一集合的塊的多個集合;所述行選擇線驅動器的第一子集被定位在所述由多個塊組成的第一集合的第一側;所述行選擇線驅動器的第二子集被定位在所述由多個塊組成的第一集合的第二側;以及所述行選擇線驅動器的第一子集和所述行選擇線驅動器的第二子集連接到行選擇線的第一集合,所述行選擇線的第一集合連接到所述垂直定向選擇器件,所述垂直定向選擇器件連接到所述由多個塊組成的第一集合的所有塊的垂直定向位線;所述存儲器元件包括包含由多個塊組成的第一集合的塊的多個集合;所述行選擇線驅動器的子集被定位在所述由多個塊組成的第一集合的中間;以及所述行選擇線驅動器的子集連接到行選擇線的集合,所述行選擇線的集合連接到所述垂直定向選擇器件,所述垂直定向選擇器件連接到所述由多個塊組成的第一集合的所有塊的垂直定向位線。
[0264]一個實施例包括一種操作存儲器元件的單片三維存儲器陣列的方法,所述存儲器元件的單片三維存儲器陣列被定位在基板上方并且不在基板中,以塊為單位布置所述存儲器元件。該方法包括:在字線和全局位線上驅動信號;使用行選擇線驅動器,對多個行選擇線施加信號;基于對所述行選擇線施加的信號激活多個選擇器件,存儲器元件的每個塊連接到所述選擇器件的不同子集,每個行選擇線連接到多個塊的選擇器件的子集;以及使用所述選擇器件,從所述全局位線向在所述基板上方并且不在所述基板中的垂直定向位線傳送信號。
[0265]該操作方法的各個實施例包括以下內容的任意組合:每個行選擇線跨越所述存儲器元件的多個塊;一個字線的扇出大于一個垂直定向位線的扇出;一個行選擇線驅動器的扇出大于所述一個字線的扇出;以及一個全局位線的扇出和一個全局字線的扇出兩者大于所述一個行選擇線驅動器的扇出;所述多個選擇器件是在所述基板上方并且不在所述基板中的垂直定向選擇器件,作為連接的字線的組布置所述字線;以及連接的字線的每個組包括連接到兩個塊中的存儲器元件的字線;連接的字線的組形成梳形;所述梳形包括脊、第一側的指和第二側的指;各個組的字線的第一集合是所述第一側的指;各個組的字線的第二集合是所述第二側的指。
[0266]一個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:以塊為單位布置的單片三維存儲器陣列的存儲器胞元,所述存儲器陣列包括塊之間的間隙;連接到所述存儲器胞元的多個字線;連接到所述存儲器胞元的多個垂直定向位線;多個全局位線;在基板上方并且不在基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,并且選擇性地使所述垂直定向位線與所述全局位線通信;連接到并且用于控制所述垂直定向選擇器件的多個行選擇線;以及連接到并且驅動所述行選擇線的行選擇線驅動器,每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件。
[0267]該非易失性存儲系統的各種實施例包括以下內容的任意組合:每個行選擇線驅動器包括分布在塊之間的不同間隙中的三個晶體管;每個行選擇線驅動器包括分布在塊之間的相鄰間隙中的多個部件;不同的選擇線驅動器的部件被定位在塊之間的交錯的間隙中;所述塊之間的間隙是字線斷裂;以及所述行選擇線驅動器中的每個包括被定位在不同字線斷裂中的三個晶體管;僅與所述行選擇線正交的一個信號線位于所述間隙中;針對所述行選擇線驅動器,所述間隙中的每個包括來自所述行選擇線驅動器中的一個的僅僅一個部件;每個行選擇線驅動器的源極輸入是所述全局字線中的一個;被定位在僅在與PMOS晶體管的其它相鄰間隙之間的間隙中的電源線;以及被定位在僅在與NMOS晶體管的其它相鄰間隙之間的間隙中的地線;所述行選擇線驅動器在所述基板中;所述存儲器胞元在所述基板上方并且不在所述基板中;所述垂直定向位線在所述基板上方并且不在所述基板中;以及所述垂直定向選擇器件在所述基板上方并且不在所述基板中;所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管;所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間;所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及所述第二 nmos晶體管連接在所述相關聯的行選擇線和地之間;當選擇了所述相關聯的全局字線,并且選擇了所述相關聯的行選擇線時,電流從所述相關聯的全局字線通過所述pmos晶體管流到所述相關聯的行選擇線;當未選擇所述相關聯的全局字線,而選擇了所述相關聯的行選擇線時,所述相關聯的全局字線通過所述第一 nmos晶體管將所述相關聯的行選擇線下拉到地;以及當未選擇所述相關聯的行選擇線時,通過所述第二 nmos晶體管將所述相關聯的行選擇線下拉到地;所述字線包括字線的組,字線的每個組包括連接在一起的多個字線;以及行選擇線連接到所述垂直定向選擇器件的集合,所述垂直定向選擇器件連接到所述垂直定向位線的集合,所述垂直定向位線連接到還僅連接到字線的特定組中的一個字線的存儲器胞元;每個行選擇線連接到所述多個塊的選擇器件的子集;以及所述存儲器胞元與所述垂直定向位線和所述字線組合,形成連續網格。
[0268]一個實施例是一種操作非易失性存儲系統的方法,所述非易失性存儲系統包括以塊為單位布置的單片三維存儲器陣列的存儲器胞元,所述存儲器陣列包括塊之間的間隙,并且所述系統包括連接到所述存儲器胞元的多個字線和連接到所述存儲器胞元的多個垂直定向位線。該方法包括:在所述字線和全局位線上驅動信號;以及使用由行選擇線控制的垂直定向選擇器件選擇性地將所述全局位線連接到所述垂直定向位線,所述選擇性地連接包括使用行選擇線驅動器來驅動所述行選擇線,使用特定行選擇線驅動器包括控制分布在所述塊之間的不同間隙中的部件。
[0269]該操作方法的各個實施例包括以下內容的任意組合:當選擇了相關聯的全局字線,并且選擇了相關聯的行選擇線時,電流從所述相關聯的全局字線通過所述pmos晶體管流到所述相關聯的行選擇線;當未選擇所述相關聯的全局字線,而選擇了所述相關聯的行選擇線時,所述相關聯的全局字線通過所述第一 nmos晶體管將所述相關聯的行選擇線下拉到地;以及當未選擇所述相關聯的行選擇線時,通過所述第二 nmos晶體管將所述相關聯的行選擇線下拉到地;針對所述行選擇線驅動器,所述間隙中的每個僅包括來自一個行選擇線驅動器的一個部件;所述行選擇線驅動器在所述基板中;所述存儲器胞元在所述基板上方并且不在所述基板中;所述垂直定向位線在所述基板上方并且不在所述基板中;以及所述垂直定向選擇器件在所述基板上方并且不在所述基板中;所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管;所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間;所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及所述第二 nmos晶體管連接在所述相關聯的行選擇線和地之間。
[0270]一個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:基板;被定為在所述基板上方并且不在所述基板中的單片三維存儲器陣列的存儲器胞元;連接在一起并且連接到所述存儲器胞元的子集的多個字線;多個全局位線;連接到所述存儲器胞元的多個垂直定向位線,所述存儲器胞元與所述垂直定向位線和所述字線組合,形成連續網格;在所述基板上方并且不在所述基板中的多個雙柵極化垂直定向選擇器件,所述雙柵極化垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,當激活所述雙柵極化垂直定向選擇器件時,所述垂直定向位線與所述全局位線通信;以及連接到所述雙柵極化垂直定向選擇器件的兩個柵極的多個選擇線,每個垂直定向選擇器件連接到所述選擇線中的兩個,使得所述兩個選擇線兩者都必須針對要激活的各個雙柵極化垂直定向選擇器件驅動“on”信號。
[0271]該非易失性存儲系統的各種實施例包括以下內容的任意組合:每個垂直定向選擇器件被定位在所述選擇線中的兩個之間;所述雙柵極化垂直定向選擇器件各自包括摻雜的溝道區域,使得為了滿足所述雙柵極化垂直定向選擇器件的閾值電壓并且電流在所述溝道中流動,需要來自所述兩個選擇線中的兩個的“on”電壓;所述雙柵極化垂直定向選擇器件是具有垂直定向溝道和兩個柵極接口的晶體管;以塊為單位布置所述存儲器胞元;所述存儲器陣列包括塊之間的間隙;以及每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件;所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管;所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間;所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及所述第二nmos晶體管連接在所述相關聯的行選擇線和地之間;以塊為單位布置所述存儲器胞元;存儲器胞元的每個塊連接到所述雙柵極化垂直定向選擇器件的不同子集;以及每個行選擇線連接到多個塊的雙柵極化垂直定向選擇器件;所述連接在一起的字線形成梳形;所述梳形包括脊、第一側的指和第二側的指;所述連接在一起的字線的第一集合是所述第一側的指;以及所述連接在一起的字線的第二集合是所述第二側的指;作為所述第一側的指的所述字線的第一集合連接到第一塊中的存儲器胞元;以及作為所述第二側的指的所述字線的第二集合連接到第二塊中的存儲器胞元,所述第一塊在所述第二塊旁邊。
[0272]一個實施例包括一種操作存儲系統的方法,所述存儲系統包括被定為在相關聯的基板上方并且不在所述基板中的單片三維存儲器陣列的存儲器胞元,以塊為單位布置所述存儲器胞元,垂直定向位線和字線連接到所述存儲器胞元。該方法包括:對未選擇的字線施加未選擇的字線電壓;基于數據模式,對全局位線施加一個或更多個選擇的位線電壓,垂直定向位線和全局位線連接到雙柵極化垂直定向選擇器件;對特定垂直定向位線兩側的行選擇線施加一個或更多個選擇信號,以激活連接到所述特定垂直定向位線的各個雙柵極化垂直定向選擇器件,以便使所述特定垂直定向位線與各個全局位線通信;以及對連接到選擇的存儲器胞元的選擇線的字線施加選擇的字線電壓,所述選擇的存儲器胞元也連接到所述特定垂直定向位線,所述施加選擇的字線電壓和所述施加一個或更多個選擇的位線電壓,使得所述選擇的存儲器胞元經受存儲器操作。
[0273]該操作方法的各個實施例包括以下內容的任意組合:還包括:對其它行選擇線施加信號,以防止激活連接到未選擇的位線的雙柵極化垂直定向選擇器件;還包括:將所述特定垂直定向位線兩側的行選擇線連接在所述各個雙柵極化垂直定向選擇器件的不同柵極接口 ;對所述各個雙柵極化垂直定向選擇器件的溝道進行摻雜,使得所述各個雙柵極化垂直定向選擇器件僅在激活兩個連接的行選擇線的情況下接通;包括所述選擇的字線的多個所述字線連接在一起,使得對所述選擇的字線施加所述選擇的字線電壓,還使得對連接在一起的全部多個字線施加所述選擇的字線電壓,所述存儲器胞元與所述垂直定向位線和所述字線組合形成連續網格,雙柵極化垂直定向選擇器件和垂直定向位線在所述基板上方并且不在所述基板中;所述存儲器陣列包括塊之間的間隙;以及每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個晶體管;還包括:在對全局位線施加一個或更多個選擇的位線電壓之前,對所述全局位線施加未選擇的位線電壓;還包括:在對全局位線施加所述未選擇的位線電壓時,將所述垂直定向位線浮置,使得連接到浮置的垂直定向位線的存儲器胞元朝向所述未選擇的位線電壓漂移。
[0274]一個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:單片三維存儲器陣列的存儲器胞元;連接到所述存儲器胞元的字線;連接到所述存儲器胞元的多個垂直定向位線;多個全局位線;連接到所述全局位線的第一組選擇器件;連接到所述垂直定向位線和所述第一組選擇器件的第二組選擇器件,所述第一組選擇器件在第一水平上,并且所述第二組選擇器件在所述第一水平上方的第二水平上;以及連接到所述第一組選擇器件和所述第二組選擇器件的選擇線。
[0275]該非易失性存儲系統的各種實施例包括以下內容的任意組合:所述第一組選擇器件中的每個選擇器件在所述第二組選擇器件中的相應的選擇器件頂部;所述第一組選擇器件中的每個選擇器件連接到所述第二組選擇器件中的相應的選擇器件;所述第一組選擇器件中的每個選擇器件與所述第二組選擇器件中的相應的選擇器件串聯;所述第一組選擇器件中的每個選擇器件包括兩個柵極接口 ;所述第二組選擇器件中的每個選擇器件包括兩個柵極接口 ;以及所述選擇線包括各自連接到所述第一組選擇器件的兩個柵極接口的第一組選擇線和各自連接到所述第二組選擇器件的兩個柵極接口的第二組選擇線,所述第一組選擇線在所述第一水平上,并且所述第二組選擇線在所述第二水平上;通過接通所述第一組選擇器件中的第一選擇器件和所述第二組選擇器件中的第二選擇器件,使得所述第一選擇器件連接到特定全局位線,并且所述第二選擇器件連接到特定垂直定向位線,第一選擇器件連接到所述第二選擇器件,使所述特定垂直定向位線與所述特定全局位線通信;以及接通所述第一選擇器件和所述第二選擇器件包括:選擇所述第一組選擇線中的第一選擇線和所述第二組選擇線中的第二選擇線,所述第一選擇線相對于所述第二選擇線處在所述第一選擇器件和所述第二選擇器件的相對側;選擇線的對角對連接在一起,每個對角對包括所述第一組選擇線中的一個選擇線和所述第二組選擇線中的在串聯連接的選擇器件對的相對側的一個選擇線;通過選擇所述第一組選擇線中的第一選擇線和所述第二組選擇線中的第二選擇線,使得所述第一選擇線相對于所述第二選擇線處于串聯連接的選擇器件對的相對側,使特定垂直定向位線與特定全局位線通信;將所述存儲器胞元分組為塊;在塊之間,選擇線作為單個信號線存在;以及在塊下面,選擇線分割為包括第一線和第二線的多個信號線,所述第一線連接到所述第一組選擇器件中的選擇器件,所述第二線連接到所述第二組選擇器件中的選擇器件;行選擇線驅動器,以塊為單位布置所述存儲器胞元,所述存儲器陣列包括塊之間的間隙,并且每個行選擇線驅動器包括分布在塊之間的不同間隙中并且連接到所述間隙中的選擇線的多個部件;基板,所述單片三維存儲器陣列的存儲器胞元被定位在所述基板上方并且不在所述基板中,所述垂直定向位線被定位在所述基板上方并且不在所述基板中,所述第一組選擇器件和所述第二組選擇器件是在所述基板上方并且不在所述基板中的垂直定向選擇器件,字線的組連接在一起;通過接通所述第一組選擇器件中的第一選擇器件和所述第二組選擇器件中的第二選擇器件,使得所述第一選擇器件連接到特定全局位線,并且所述第二選擇器件連接到特定垂直定向位線,第一選擇器件連接到所述第二選擇器件,使所述特定垂直定向位線與所述特定全局位線通信;接通所述第一選擇器件和所述第二選擇器件包括:選擇第一選擇線和第二選擇線,所述第一選擇線相對于所述第二選擇線處在所述第一選擇器件和所述第二選擇器件的相對側;以及所述第一選擇線還連接到與所述第一選擇器件相鄰的另一選擇器件,所述第二選擇線還連接到與所述第二選擇器件相鄰的另一選擇器件。
[0276]一個實施例包括一種操作存儲系統的方法,所述存儲系統包括單片三維存儲器陣列的存儲器胞元,垂直定向位線和字線連接到所述存儲器胞元。該方法包括:對連接到選擇的存儲器胞元的字線施加選擇的字線電壓,選擇的垂直定向位線還連接到所述選擇的存儲器胞元;基于數據模式,對選擇的全局位線施加選擇的位線電壓,所述全局位線經由連接到所述全局位線的第一組選擇器件以及連接到所述垂直定向位線和所述第一組選擇器件的第二組選擇器件,與所述垂直定向位線通信,所述第一組選擇器件在第一水平上,并且所述第二組選擇器件在所述第一水平上方的第二水平上;通過對連接到所述第一組選擇器件中的第一選擇器件的第一選擇線施加第一選擇信號,并且對連接到所述第二組選擇器件中的第二選擇器件的第二選擇線施加第二選擇信號,來接通所述第一選擇器件和所述第二選擇器件,所述第一選擇線相對于所述第二選擇線處在堆棧的相對側,其中,所述堆棧包括串聯連接在一起的所述第一選擇器件和所述第二選擇器件;以及響應于所述選擇的位線電壓和所述選擇的字線電壓,在所述選擇的存儲器胞元中進行存儲器操作。
[0277]該操作方法的各個實施例包括以下內容的任意組合:所述第一選擇線還連接到與所述第一選擇器件相鄰的另一選擇器件,所述第二選擇線還連接到與所述第二選擇器件相鄰的另一選擇器件;以及對所述選擇的字線施加所述選擇的字線電壓包括對連接的字線的組施加所述選擇的字線電壓;在施加所述選擇的字線電壓之前,對未選擇的字線施加未選擇的字線電壓;在施加所述選擇的位線電壓之前,對全局位線施加未選擇的位線電壓;以及在施加所述未選擇的字線電壓之后,將垂直定向位線浮置,使得所述垂直定向位線朝向所述未選擇的字線電壓漂移;以塊為單位布置所述存儲器胞元,并且所述存儲器陣列包括塊之間的間隙;以及對第一選擇線施加第一選擇信號包括從所述間隙中的部件驅動所述第一選擇線。
[0278]—個實施例包括一種非易失性存儲系統,該非易失性存儲系統包括:基板;被定為在所述基板上方并且不在所述基板中的單片三維存儲器陣列的存儲器胞元;連接到所述存儲器胞元的字線;在所述基板上方并且不在所述基板中的多個垂直定向位線,所述垂直定向位線連接到所述存儲器胞元;多個全局位線;在所述基板上方并且不在所述基板中的多個不對稱垂直定向選擇器件,所述不對稱垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,所述不對稱垂直定向選擇器件具有第一柵極接口和第二柵極接口 ;以及連接到所述選擇器件的多個選擇線,每個不對稱垂直定向選擇器件使所述選擇線中的一個連接到各個不對稱垂直定向選擇器件的所述第一柵極接口,并且使所述選擇線中的另一個連接到各個不對稱垂直定向選擇器件的所述第二柵極接口。
[0279]該非易失性存儲系統的各種實施例包括以下內容的任意組合:每個不對稱垂直定向選擇器件包括不對稱地摻雜的溝道;每個不對稱垂直定向選擇器件包括不對稱溝道;每個不對稱垂直定向選擇器件包括具有在所述第一柵極接口處的第一側和在所述第二柵極接口處的第二側的溝道,所述第一側具有與所述第二側不同的閾值電壓;包括所述第一柵極接口的不對稱垂直定向選擇器件的第一側像耗盡模式晶體管一樣起作用,并且包括所述第二柵極接口的所述不對稱垂直定向選擇器件的第二側像增強模式晶體管一樣起作用;每個不對稱垂直定向選擇器件包括增強模式側和耗盡模式側;多個所述選擇線中的每個被定位在兩個相鄰的不對稱垂直定向選擇器件的柵極接口之間,并且與所述柵極接口通信,對所述選擇線施加選擇信號僅使兩個相鄰的不對稱垂直定向選擇器件中的一個接通;所述不對稱垂直定向選擇器件是具有垂直定向溝道的有源薄膜晶體管;所述字線包括字線的組,字線的每個組包括連接在一起的多個字線;以及每個選擇線連接到所述不對稱垂直定向選擇器件的集合,所述不對稱垂直定向選擇器件連接到所述垂直定向位線的集合,所述垂直定向位線連接到還僅連接到字線的特定組中的一個字線的存儲器胞元;所述存儲器胞元與所述垂直定向位線和所述字線組合形成連續網格;行選擇線驅動器,以塊為單位布置所述存儲器胞元,所述存儲器陣列包括塊之間的間隙,并且每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件;每個不對稱垂直定向選擇器件包括在所述第一柵極接口處的第一柵極氧化物和在所述第二柵極接口處的第二柵極氧化物,所述第一柵極氧化物具有與所述第二柵極氧化物不同的厚度;每個不對稱垂直定向選擇器件由于柵極材料功函數不同而不對稱。
[0280]一個實施例包括一種制造非易失性存儲器的方法,該方法包括:在基板的頂部增加一個或更多個器件和信號線;在所述一個或更多個器件和信號線上方增加選擇層,所述增加選擇層包括:增加選擇線并且增加不對稱垂直定向選擇器件;以及在所述選擇層上方增加單片三維陣列,所述單片三維陣列包括連接到存儲器元件的字線和垂直定向位線;所述垂直定向選擇器件連接到所述垂直定向位線、所述選擇線和全局位線。
[0281]該制造方法的各個實施例包括以下內容的任意組合:其中,所述增加選擇線包括:沉積下氧化物層;在所述下氧化物層頂部沉積柵極材料;在所述柵極材料頂部沉積上氧化物層;以及在所述下氧化物層、所述柵極材料和所述上氧化物層中刻蝕溝槽,以創建堆棧;沉積熱氧化物材料;沉積側壁間隔物;刻蝕溝槽;進行朝向第一角度的高閾值電壓增強模式斜角注入,使得所述堆棧的第一側接收所述高閾值電壓增強模式斜角注入;進行朝向第二角度的耗盡模式斜角注入,使得所述堆棧的第二側接收所述耗盡模式斜角注入;用P-多晶硅填充所述溝槽;進行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及進行熱退火,以在所述多晶硅的底部創建η+區域;還包括:在沉積所述下氧化物層之前增加η+多晶硅層,所述熱退火激活所述P-多晶硅和所述η+多晶硅層之間的結,使得由于來自所述η+多晶硅層的η+注入的擴散,所述P-多晶硅具有以η+摻雜的其底部端,以形成垂直定向選擇器件的漏極;其中,所述增加垂直定向選擇器件包括:增加η+多晶硅層;在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;進行朝向第一角度的高閾值電壓增強模式斜角注入,使得選擇線堆棧的第一側接收所述高閾值電壓增強模式斜角注入;進行朝向第二角度的耗盡模式斜角注入,使得所述堆棧的第二側接收所述耗盡模式斜角注入;用P-多晶硅填充所述溝槽;進行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及進行熱退火,以在所述多晶硅的底部創建η+區域,在進行所述熱退火之后,在所述多晶硅的上方增加所述垂直定向位線;其中,所述增加垂直定向選擇器件包括:在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;進行朝向第一角度的高閾值電壓增強模式斜角注入,使得選擇線堆棧的第一側接收所述高閾值電壓增強模式斜角注入;進行朝向第二角度的耗盡模式斜角注入,使得所述堆棧的第二側接收所述耗盡模式斜角注入;用多晶硅填充所述溝槽。
[0282]一個實施例包括一種操作存儲系統的方法,所述存儲系統包括單片三維存儲器陣列的存儲器胞元,垂直定向位線和字線連接到所述存儲器胞元。該方法包括:基于數據模式,對選擇的全局位線施加選擇的位線電壓,所述全局位線經由多個不對稱垂直定向選擇器件與所述垂直定向位線通信,每個不對稱垂直定向選擇器件使多個選擇線中的一個連接到各個不對稱垂直定向選擇器件的第一柵極接口,并且使所述選擇線中的另一個連接到各個不對稱垂直定向選擇器件的所述第二柵極接口,所述第一柵極接口具有比所述第二柵極接口低的閾值電壓;對連接到特定不對稱垂直定向選擇器件的所述第一柵極接口的特定選擇線施加選擇信號,所述特定不對稱垂直定向選擇器件連接到選擇的垂直定向位線,所述選擇的垂直定向位線連接到選擇的存儲器胞元;對連接到所述選擇的存儲器胞元的選擇的字線施加選擇的字線電壓;以及響應于所述選擇的字線電壓和所述選擇的位線電壓,進行存儲器操作。
[0283]該操作方法的各個實施例包括以下內容的任意組合:對所述選擇的字線施加所述選擇的字線電壓包括對連接的字線的組施加所述選擇的字線電壓;并且還包括:在施加所述選擇的位線電壓之前,對未選擇的字線施加未選擇的字線電壓;在施加所述選擇的位線電壓之前,對全局位線施加未選擇的位線電壓;以及在施加所述未選擇的字線電壓之后,將垂直定向位線浮置,使得所述垂直定向位線朝向所述未選擇的字線電壓漂移。
[0284]為了說明和描述的目的,呈現了前面的詳細描述。不旨在窮盡或者局限于公開的精確形式。按照上面的教導,可以進行許多變形和變化。為了最好地解釋所公開的技術的原理及其實際應用,而選擇了所描述的實施例,由此使得本領域技術人員能夠適合于預期的特定用途,最好地利用各種實施例中以及具有各種變形的技術。旨在范圍由所附權利要求來限定。
[0285]附記:
[0286]附記1.一種非易失性存儲系統,包括:
[0287]基板;
[0288]被定位在所述基板上方并且不在所述基板中的存儲器元件的單片三維陣列;[0289]連接到所述存儲器元件的字線;
[0290]在所述基板中并且與所述字線通信的多個字線驅動器;
[0291]所述基板中的多個位線驅動器;
[0292]與所述位線驅動器通信的多個全局位線;
[0293]在所述基板上方并且不在所述基板中的多個垂直定向位線,所述存儲器元件與所述垂直定向位線以及所述字線組合形成連續網格;
[0294]在所述基板上方并且不在所述基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線;以及
[0295]連接到所述垂直定向選擇器件的多個選擇線,所述選擇線在所述基板上方并且不在所述基板中。
[0296]附記2.根據附記I所述的非易失性存儲系統,其中:
[0297]所述字線驅動器被定位在所述存儲器元件的單片三維陣列下面。
[0298]附記3.根據附記I或2所述的非易失性存儲系統,其中:
[0299]在所述存儲器元件的單片三維陣列下面并且在所述基板的頂部上的金屬層中,形成所述全局字線。
[0300]附記4.根據附記1-3中的任一項所述的非易失性存儲系統,其中:
[0301]所述垂直定向選擇器件是三端子開關。
[0302]附記5.根據附記1-4中的任一項所述的非易失性存儲系統,其中:
[0303]每個垂直定向選擇器件是晶體管。
[0304]附記6.根據附記1-5中的任一項所述的非易失性存儲系統,其中:
[0305]所述垂直定向選擇器件是支柱形狀的薄膜晶體管。
[0306]附記7.根據附記1-6中的任一項所述的非易失性存儲系統,其中:
[0307]所述垂直定向選擇器件是具有垂直定向溝道的有源薄膜晶體管。
[0308]附記8.根據附記1-7中的任一項所述的非易失性存儲系統,其中:
[0309]所述垂直定向選擇器件是支柱形狀的薄膜晶體管。
[0310]附記9.根據附記1-8中的任一項所述的非易失性存儲系統,其中:
[0311]所述垂直定向位線是支柱;以及
[0312]兩個相鄰的垂直定向選擇器件共享公共柵極區域。
[0313]附記10.根據附記1-9中的任一項所述的非易失性存儲系統,其中:
[0314]所述字線被定位在所述存儲器元件的單片三維陣列的不同垂直層處。
[0315]附記11.根據附記1-10中的任一項所述的非易失性存儲系統,其中:
[0316]所述多個垂直定向選擇器件和所述多個選擇線被定位在選擇層中,所述選擇層在所述存儲器元件的單片三維陣列下方并且在金屬層上方,所述金屬層包括所述全局字線并且被定位在所述基板的頂部。
[0317]附記12.根據附記1-11中的任一項所述的非易失性存儲系統,其中:
[0318]所述選擇層包括η+多晶硅層,所述η+多晶硅層在所述全局字線上方并且在所述多個垂直定向選擇器件和所述多個選擇線兩者的下方。
[0319]附記13.根據附記1-12中的任一項所述的非易失性存儲系統,其中:
[0320]所述存儲器元件的一個集合包括可逆電阻開關材料的垂直定向層,所述垂直定向層在垂直定向位線旁邊并且在多個字線旁邊。
[0321]附記14.一種操作非易失性存儲系統的方法,包括:
[0322]對多個全局位線施加依賴于數據的信號;
[0323]對字線的集合施加依賴于地址的信號,所述字線連接到存儲器元件的單片三維陣列,所述存儲器元件與所述字線以及垂直定向位線形成連續網格,所述存儲器元件的單片三維陣列被定位在基板上方并且不在基板中;
[0324]對第一選擇線施加使能信號,以接通多個垂直定向選擇器件,所述垂直定向選擇器件在所述基板上方并且不在所述基板中,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,以使得接通所述多個垂直定向選擇器件向所述垂直定向位線提供來自所述全局位線的信號,所述垂直定向位線在所述基板上方并且不在所述基板中;以及
[0325]響應于對所述多個全局位線施加依賴于數據的信號、對所述字線的集合施加依賴于地址的信號和對所述第一選擇線施加所述使能信號,執行一個或更多個存儲器操作。
[0326]附記15.根據附記14所述的方法,還包括:
[0327]對連接到處在所述基板上方并且不在所述基板中的其它垂直定向選擇器件的其它選擇線施加禁用信號,以使得所述其它垂直定向選擇器件不接通。
[0328]附記16.—種制造非易失性存儲器的方法,包括:
[0329]在基板的頂部上增加一個或更多個器件和信號線;
[0330]在所述一個或更多個器件和信號線上方增加選擇層,所述增加選擇層包括:在所述基板上方并且不在所述基板中增加選擇線并且增加垂直定向選擇器件;以及
[0331]在所述選擇層上方增加單片三維陣列,所述單片三維陣列包括形成連續網格的字線、垂直定向位線和存儲器元件;
[0332]所述垂直定向選擇器件連接到所述垂直定向位線、所述選擇線和全局位線。
[0333]附記17.根據附記16所述的方法,其中,所述增加選擇線包括:
[0334]沉積下氧化物層;
[0335]在所述下氧化物層的頂部上沉積柵極材料;
[0336]在所述柵極材料的頂部上沉積上氧化物層;以及
[0337]在所述下氧化物層、所述柵極材料和所述上氧化物層中刻蝕溝槽。
[0338]附記18.根據附記16或17所述的方法,其中,所述增加垂直定向選擇器件包括:
[0339]沉積熱氧化物材料;
[0340]沉積側壁間隔物;
[0341]刻蝕溝槽;
[0342]用P-多晶硅填充所述溝槽;
[0343]進行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及
[0344]進行熱退火,以在所述多晶硅的底部創建η+區域。
[0345]附記19.根據附記16、17或18所述的方法,還包括:
[0346]在沉積所述下氧化物層之前增加η+多晶硅層,所述熱退火激活在所述P-多晶硅和所述η+多晶硅層之間的結,以使得由于來自所述η+多晶硅層的η+注入的擴散,所述P-多晶硅具有以η+摻雜的底部端,以形成垂直定向選擇器件的漏極。
[0347]附記20.根據附記16或17所述的方法,其中,所述增加垂直定向選擇器件包括:[0348]增加η+多晶硅層;
[0349]在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;
[0350]用ρ-多晶娃填充所述溝槽;
[0351]執行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及
[0352]執行熱退火,以在所述多晶硅的底部創建η+區域,在執行所述熱退火之后,在所述多晶硅的上方增加所述垂直定向位線。
[0353]附記21.根據附記16或17所述的方法,其中,所述增加垂直定向選擇器件包括:
[0354]在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;
[0355]用第一類型的多晶硅填充所述溝槽;
[0356]在所述第一類型的多晶硅的頂部創建第二類型的多晶硅區域;以及
[0357]在所述第一類型的多晶硅的底部創建第二類型的區域,在所述多晶硅的底部創建所述第二類型的區域之后,在所述多晶硅上方增加所述垂直定向位線。
[0358]附記22.—種非易失性存儲系統,包括:
[0359]基板;
[0360]被定位在所述基板上方并且不在所述基板中的存儲器胞元的單片三維存儲器陣列;
[0361]連接到所述存儲器胞元的字線;
[0362]在所述基板中并且與所述字線通信的多個字線驅動器;
[0363]所述基板中的多個位線驅動器;
[0364]連接到所述位線驅動器的多個全局位線;
[0365]在所述基板上方并且不在所述基板中的多個垂直定向位線,所述垂直定向位線連接到所述存儲器胞元;
[0366]在所述基板上方、而不在所述基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線;以及
[0367]連接到所述選擇器件的多個選擇線,每個選擇器件被定位在所述選擇線中的兩個之間,以使得能夠由兩個相鄰選擇線中的任意一個控制每個選擇器件。
[0368]附記23.根據附記22所述的非易失性存儲系統,其中:
[0369]通過使用相對于存儲器胞元在連接到所述存儲器胞元的特定垂直定向位線的相對側的選擇線,選擇所述特定垂直定向位線正下方的垂直定向選擇器件,來訪問所述存儲器胞元。
[0370]附記24.根據附記22或23所述的非易失性存儲系統,還包括:
[0371]非易失性開關材料的垂直定向層,所述非易失性開關材料的垂直定向層在所述垂直定向位線的兩側中的每一側,以使得存儲器胞元形成在所述垂直定向位線的兩側,所述垂直定向選擇器件被定位在所述垂直定向位線正下方,通過使用在特定垂直定向位線的兩側中的第二側的選擇線選擇在所述特定垂直定向位線正下方的垂直定向選擇器件,訪問在所述特定垂直定向位線的兩側中的第一側的特定存儲器胞元。
[0372]附記25.根據附記22-24中的任一項所述的非易失性存儲系統,其中:
[0373]每個選擇線被定位在兩個垂直定向選擇器件之間,以使得每個選擇線能夠驅動任意一個垂直定向選擇器件。[0374]附記26.根據附記22-25中的任一項所述的非易失性存儲系統,其中:
[0375]對于特定垂直定向選擇器件,兩個相鄰的選擇線都能夠用作柵極信號,以使得所述特定垂直定向選擇器件被雙柵極化。
[0376]附記27.根據附記22-26中的任一項所述的非易失性存儲系統,其中:
[0377]特定垂直定向位線能夠通過所述選擇線中的兩個選擇線連接到所述全局位線中的一個。
[0378]附記28.根據附記22-27中的任一項所述的非易失性存儲系統,其中:
[0379]所述垂直定向選擇器件是具有垂直定向溝道的有源薄膜晶體管。
[0380]附記29.根據附記22-28中的任一項所述的非易失性存儲系統,其中:
[0381 ] 所述多個垂直定向選擇器件和所述多個選擇線被定位在選擇層中,所述選擇層在所述存儲器胞元的單片三維陣列下方并且在金屬層上方,所述金屬層包括所述全局字線并且被定位在所述基板的頂部。
[0382]附記30.根據附記22所述的非易失性存儲系統,其中:
[0383]通過使用各個垂直定向位線兩側的選擇線選擇相關聯的垂直定向選擇器件,訪問存儲器胞元。
[0384]附記31.—種操作非易失性存儲系統的方法,包括:
[0385]基于數據模式,對選擇的全局位線施加選擇的位線電壓;
[0386]對于相對于選擇的存儲器元件處在相關聯的垂直定向位線的相對側的特定選擇線施加選擇信號;
[0387]對選擇的字線施加選擇的字線電壓;以及
[0388]響應于所述選擇的字線電壓和所述選擇的位線電壓,執行存儲器操作。
[0389]附記32.根據附記31所述的方法,還包括:
[0390]在施加所述選擇的位線電壓之前,對未選擇的字線施加未選擇的字線電壓;以及
[0391]在施加所述選擇的位線電壓之前,對全局位線施加未選擇的位線電壓。
[0392]附記33.根據附記31或32所述的方法,還包括:
[0393]在施加所述未選擇的字線電壓之后,將垂直定向位線浮置,以使得所述垂直定向位線朝向所述未選擇的字線電壓漂移。
[0394]附記34.根據附記31、32或33所述的方法,還包括:
[0395]施加用于防止選擇其它選擇線的信號。
[0396]附記35.根據附記31-34中的任一項所述的方法,其中:
[0397]所述特定選擇線是在基板上方并且不在基板中的多個選擇線中的一部分;
[0398]所述多個選擇線連接到在所述基板上方并且不在所述基板中的多個垂直定向選擇器件,所述垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,每個垂直定向選擇器件被定位在各個垂直定向位線正下方;以及
[0399]對所述特定選擇線施加所述選擇信號使得各個垂直定向選擇器件接通并且將特定垂直定向位線連接到特定全局位線。
[0400]附記36.根據附記31-35中的任一項所述的方法,其中:
[0401]所述多個選擇線包括在所述特定垂直定向位線和所述垂直定向選擇器件的第一側的所述特定選擇線;[0402]所述多個選擇線包括在所述特定垂直定向位線和所述垂直定向選擇器件的相對的第二側的另一選擇線;以及
[0403]所選擇的存儲器胞元處在所述特定垂直定向位線和所述垂直定向選擇器件的第二側。
[0404]附記37.—種非易失性存儲系統,包括:
[0405]基板;
[0406]被定位在所述基板上方并且不在所述基板中的存儲器胞元的單片三維存儲器陣列;
[0407]連接在一起并且連接到所述存儲器胞元的集合的多個字線;
[0408]在所述基板中、在所述存儲器胞元的集合下方并且與連接在一起的所有所述字線通信的字線驅動器;
[0409]多個全局位線;
[0410]連接到存儲器胞元的陣列的多個垂直定向位線;
[0411]在所述基板上方、而不在所述基板中的多個垂直定向選擇器件,所述多個垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,當激活所述垂直定向選擇器件時,所述垂直定向位線與所述全局位線通信。
[0412]附記38.根據附記37所述的非易失性存儲系統,其中:
[0413]所述存儲器胞元的集合在公共塊中;
[0414]所述字線驅動器被定位在所述公共塊下面;
[0415]所述存儲器胞元的單片三維存儲器陣列包括多個水平的存儲器胞元;以及
[0416]所述連接在一起的字線在公共平面上,并且所述存儲器胞元的集合在公共水平上。
[0417]附記39.根據附記38或39所述的非易失性存儲系統,其中:
[0418]所述連接在一起的字線形成梳形。
[0419]附記40.根據附記39所述的非易失性存儲系統,其中:
[0420]所述梳形包括脊、第一側的指和第二側的指;
[0421]所述連接在一起的字線的第一集合是所述第一側的指;以及
[0422]所述連接在一起的字線的第二集合是所述第二側的指。
[0423]附記41.根據附記40所述的非易失性存儲系統,其中:
[0424]作為所述第一側的指的所述字線的第一集合連接到第一塊中的存儲器胞元;以及
[0425]作為所述第二側的指的所述字線的第二集合連接到第二塊中的存儲器胞元,所述第一塊在所述第二塊旁邊。
[0426]附記42.根據附記41或42所述的非易失性存儲系統,其中:
[0427]多個垂直定向位線在所述字線的第一集合的兩個相鄰的字線之間。
[0428]附記43.根據附記37-42中的任一項所述的非易失性存儲系統,其中:
[0429]所述連接在一起的字線形成第一結構;
[0430]所述非易失性存儲系統還包括連接在一起的附加字線,以在梳形中形成第二結構;以及
[0431]所述第一結構的字線與所述第二結構的字線交織。[0432]附記44.根據附記43所述的非易失性存儲系統,其中:
[0433]連接到垂直定向位線的存儲器胞元在所述第一結構的字線和所述第二結構的字線之間。
[0434]附記45.根據附記37-44中的任一項所述的非易失性存儲系統,其中:
[0435]所述字線驅動器是與所述連接在一起的字線的總和相同的大小。
[0436]附記46.根據附記37-45中的任一項所述的非易失性存儲系統,還包括:
[0437]連接到所述垂直定向選擇器件的多個選擇線,所述多個垂直定向位線在所述基板上方并且不在所述基板中,所述多個垂直定向選擇器件在所述基板上方并且不在所述基板中,所述存儲器胞元與所述垂直定向位線和以及所述字線組合形成連續網格。
[0438]附記47.—種對非易失性存儲系統執行存儲器操作的方法,包括:
[0439]對多個字線施加公共信號,并且將垂直定向位線浮置,以使得所述垂直定向位線朝向所述公共信號漂移;
[0440]對全局位線施加一個或更多個信號;
[0441]接通垂直定向選擇器件,以將選擇的垂直定向位線連接到相應的全局位線;以及
[0442]使用公共字線驅動器,對連接在一起并且連接到單片三維陣列中的所選擇的存儲器胞元的字線的選擇的集合,施加新信號。
[0443]附記48.根據附記47所述的方法,其中:
[0444]所述連接在一起的字線的選擇的集合形成梳形;
[0445]所述梳形包括脊、第一側的指和第二側的指;
[0446]所述字線的所述選擇的集合的第一集合是所述第一側的指;
[0447]所述字線的所述選擇的集合的第二集合是所述第二側的指;以及
[0448]所述選擇的垂直定向位線和所述第一側的指連接到所述選擇的存儲器胞元。
[0449]附記49.根據附記47或48所述的方法,其中:
[0450]所述公共字線驅動器被定位在所述選擇的存儲器胞元下方。
[0451]附記50.根據附記47-49中的任一項所述的方法,其中:
[0452]未選擇的垂直定向位線保持浮置,以進行自偏置并避免干擾。
[0453]附記51.根據附記47-50中的任一項所述的方法,其中:
[0454]所述公共信號是編程電壓的幅值的一半;
[0455]在對全局位線施加一個或更多個信號之前,對所述全局位線施加未選擇的電壓;以及
[0456]選擇的垂直定向位線朝向依賴于數據的信號中的一個或更多個移動。
[0457]附記52.根據附記47-51中的任一項所述的方法,其中:
[0458]對所述字線的選擇的集合施加所述新信號包括:將所述字線的選擇的集合下拉到地;
[0459]在接通垂直定向選擇器件之后,執行對所述字線的選擇的集合施加所述新信號;以及
[0460]在接通垂直定向選擇器件之前,執行對所述字線的選擇的集合施加所述新信號。
[0461]附記53.—種非易失性存儲系統,包括:
[0462]基板;[0463]被定位在所述基板上方并且不在所述基板中的存儲器元件的單片三維存儲器陣列,所述存儲器元件以塊為單位布置;
[0464]連接到所述存儲器元件的多個字線,所述字線被布置作為連接的字線的組;
[0465]多個全局字線,每個全局字線連接到塊中的所述組中的一個;
[0466]在所述基板中、在所述存儲器元件下方并且與所述組通信的字線驅動器;
[0467]所述基板中的多個位線驅動器;
[0468]連接到所述位線驅動器的多個全局位線;
[0469]在所述基板上方并且不在所述基板中的多個垂直定向位線;
[0470]連接到所述垂直定向位線和所述全局位線的多個選擇器件,存儲器元件的每個塊連接到所述選擇器件的不同子集;
[0471]多個行選擇線,每個行選擇線連接到用于多個塊的選擇器件的子集;以及
[0472]在所述基板中的行選擇線驅動器,每個行選擇線驅動器驅動行選擇線。
[0473]附記54.根據附記53所述的非易失性存儲系統,其中:
[0474]每個行選擇線跨越所述存儲器元件的多個塊。
[0475]附記55.根據附記53或54所述的非易失性存儲系統,其中:
[0476]一個字線的扇出大于一個垂直定向位線的扇出;
[0477]一個行選擇線驅動器的扇出大于所述一個字線的扇出;以及
[0478]一個全局位線的扇出和一個全局字線的扇出都大于所述一個行選擇線驅動器的扇出。
[0479]附記56.根據附記53-55中的任一項所述的非易失性存儲系統,其中:
[0480]所述多個選擇器件是在所述基板上方并且不在所述基板中的垂直定向選擇器件。
[0481]附記57.根據附記53-56中的任一項所述的非易失性存儲系統,其中:
[0482]連接的字線的每個組包括連接到兩個塊中的存儲器元件的字線。
[0483]附記58.根據附記53-57中的任一項所述的非易失性存儲系統,其中:
[0484]所述存儲器元件的單片三維存儲器陣列包括在多個水平上的存儲器元件;以及
[0485]連接的字線的每個組包括在公共水平上的字線。
[0486]附記59.根據附記53-58中的任一項所述的非易失性存儲系統,其中:
[0487]連接的字線的組形成梳形;
[0488]所述梳形包括脊、第一側的指和第二側的指;
[0489]各個組的字線的第一集合是所述第一側的指;
[0490]各個組的字線的第二集合是所述第二側的指。
[0491]附記60.根據附記53-59中的任一項所述的非易失性存儲系統,其中:
[0492]所述行選擇線驅動器被定位在所述存儲器元件下面;以及
[0493]所述行選擇線驅動器被定位在存儲器元件的塊之間。
[0494]附記61.根據附記53-60中的任一項所述的非易失性存儲系統,其中:
[0495]所述存儲器元件包括塊的多個集合,所述塊的多個集合包括由多個塊組成的第一集合;
[0496]所述行選擇線驅動器的子集以分布的方式被定位在所述由多個塊組成的第一集合的各個塊之間;以及[0497]所述行選擇線驅動器的子集連接到行選擇線的集合,所述行選擇線的集合連接到所述垂直定向選擇器件,所述垂直定向選擇器件連接到用于所述由多個塊組成的第一集合中的所有塊的垂直定向位線。
[0498]附記62.根據附記53-60中的任一項所述的非易失性存儲系統,其中:
[0499]所述存儲器元件包括塊的多個集合,所述塊的多個集合包括由多個塊組成的第一集合;
[0500]所述行選擇線驅動器的第一子集被定位在所述由多個塊組成的第一集合的第一側;
[0501]所述行選擇線驅動器的第二子集被定位在所述由多個塊組成的第一集合的第二側;以及
[0502]所述行選擇線驅動器的第一子集和所述行選擇線驅動器的第二子集連接到行選擇線的第一集合,所述行選擇線連接到所述垂直定向選擇器件,所述垂直定向選擇器件連接到用于所述由多個塊組成的第一集合中的所有塊的垂直定向位線。
[0503]附記63.根據附記53-60中的任一項所述的非易失性存儲系統,其中:
[0504]所述存儲器元件包括塊的多個集合,所述塊的多個集合包括由多個塊組成的第一集合;
[0505]所述行選擇線驅動器的子集被定位在所述由多個塊組成的第一集合的中間;以及
[0506]所述行選擇線驅動器的子集連接到行選擇線的集合,所述行選擇線連接到所述垂直定向選擇器件,所述垂直定向選擇器件連接到用于所述由多個塊組成的第一集合中的所有塊的垂直定向位線。
[0507]附記64.—種操作存儲器元件的單片三維存儲器陣列的方法,所述存儲器元件的單片三維存儲器陣列被定位在基板上方并且不在基板中,所述存儲器元件以塊為單位布置,所述方法包括:
[0508]在字線和全局位線上驅動信號;
[0509]使用行選擇線驅動器,以對多個行選擇線施加信號;
[0510]基于對所述行選擇線施加的信號激活多個選擇器件,存儲器元件的每個塊連接到所述選擇器件的不同子集,每個行選擇線連接到用于多個塊的選擇器件的子集;以及
[0511]使用所述選擇器件,從所述全局位線向在所述基板上方并且不在所述基板中的垂直定向位線傳送信號。
[0512]附記65.根據附記64所述的方法,其中:
[0513]每個行選擇線跨越所述存儲器元件的多個塊。
[0514]附記66.根據附記64或65所述的方法,其中:
[0515]一個字線的扇出大于一個垂直定向位線的扇出;
[0516]一個行選擇線驅動器的扇出大于所述一個字線的扇出;以及
[0517]一個全局位線的扇出和一個全局字線的扇出都大于所述一個行選擇線驅動器的扇出。
[0518]附記67.根據附記64、65或66所述的方法,其中:
[0519]所述多個選擇器件是在所述基板上方并且不在所述基板中的垂直定向選擇器件,所述字線被布置作為連接的字線的組;以及[0520]連接的字線的每個組包括連接到兩個塊中的存儲器元件的字線。
[0521]附記68.根據附記64-68所述的方法,其中:
[0522]連接的字線的組形成梳形;
[0523]所述梳形包括脊、第一側的指和第二側的指;
[0524]各個組的字線的第一集合是所述第一側的指;
[0525]各個組的字線的第二集合是所述第二側的指。
[0526]附記69.—種非易失性存儲系統,包括:
[0527]以塊為單位布置的存儲器胞元的單片三維存儲器陣列,所述存儲器陣列包括塊之間的間隙;
[0528]連接到所述存儲器胞元的多個字線;
[0529]連接到所述存儲器胞元的多個垂直定向位線;
[0530]多個全局位線;
[0531]在基板上方并且不在基板中的多個垂直定向選擇器件,所述多個垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,并且選擇性地使所述垂直定向位線與所述全局位線通信;
[0532]連接到所述垂直定向選擇器件并且用于控制所述垂直定向選擇器件的多個行選擇線;以及
[0533]連接到所述行選擇線并且驅動所述行選擇線的行選擇線驅動器,每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件。
[0534]附記70.根據附記69所述的非易失性存儲系統,其中:
[0535]每個行選擇線驅動器包括分布在塊之間的不同間隙中的三個晶體管。
[0536]附記71.根據附記69或70所述的非易失性存儲系統,其中:
[0537]每個行選擇線驅動器包括分布在塊之間的相鄰間隙中的多個部件。
[0538]附記72.根據附記69-71中的任一項所述的非易失性存儲系統,其中:
[0539]用于不同的選擇線驅動器的部件被定位在塊之間的交錯的間隙中。
[0540]附記73.根據附記69-72中的任一項所述的非易失性存儲系統,其中:
[0541]所述塊之間的間隙是字線斷裂;以及
[0542]所述行選擇線驅動器中的每個包括被定位在不同字線斷裂中的三個晶體管。
[0543]附記74.根據附記69-73中的任一項所述的非易失性存儲系統,其中:
[0544]僅有與所述行選擇線正交的一個信號線位于所述間隙中。
[0545]附記75.根據附記69-74中的任一項所述的非易失性存儲系統,其中:
[0546]針對所述行選擇線驅動器,所述間隙中的每個包括來自所述行選擇線驅動器之一的僅僅一個部件。
[0547]附記76.根據附記69-75中的任一項所述的非易失性存儲系統,其中:
[0548]每個行選擇線驅動器的源極輸入是所述全局字線之一。
[0549]附記77.根據附記69-76中的任一項所述的非易失性存儲系統,還包括:
[0550]被定位在僅在與PMOS晶體管的其它相鄰間隙之間的間隙中的電源線;以及
[0551]被定位在僅在與NMOS晶體管的其它相鄰間隙之間的間隙中的地線。
[0552]附記78.根據附記69-77中的任一項所述的非易失性存儲系統,其中:[0553]所述行選擇線驅動器在所述基板中;
[0554]所述存儲器胞元在所述基板上方并且不在所述基板中;
[0555]所述垂直定向位線在所述基板上方并且不在所述基板中;以及
[0556]所述垂直定向選擇器件在所述基板上方并且不在所述基板中。
[0557]附記79.根據附記69-78中的任一項所述的非易失性存儲系統,其中:
[0558]所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管;
[0559]所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間;
[0560]所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及
[0561]所述第二 nmos晶體管連接在所述相關聯的行選擇線和地之間。
[0562]附記80.根據附記79所述的非易失性存儲系統,其中:
[0563]當選擇了所述相關聯的全局字線并且選擇了所述相關聯的行選擇線時,電流從所述相關聯的全局字線通過所述pmos晶體管流到所述相關聯的行選擇線;
[0564]當未選擇所述相關聯的全局字線而選擇了所述相關聯的行選擇線時,所述相關聯的全局字線通過所述第一 nmos晶體管將所述相關聯的行選擇線下拉到地;以及
[0565]當未選擇所述相關聯的行選擇線時,通過所述第二 nmos晶體管將所述相關聯的行選擇線下拉到地。
[0566]附記81.根據附記69-80中的任一項所述的非易失性存儲系統,其中:
[0567]所述字線包括字線的組,字線的每個組包括連接在一起的多個字線;以及
[0568]行選擇線連接到所述垂直定向選擇器件的集合,所述垂直定向選擇器件連接到所述垂直定向位線的集合,所述垂直定向位線連接到存儲器胞元,所述存儲器胞元還連接到字線的特定組中的僅僅一個字線。
[0569]附記82.根據附記69-81中的任一項所述的非易失性存儲系統,其中:
[0570]每個行選擇線連接到用于所述多個塊的選擇器件的子集;以及
[0571]所述存儲器胞元與所述垂直定向位線以及所述字線組合,形成連續網格。
[0572]附記83.—種操作非易失性存儲系統的方法,所述非易失性存儲系統包括以塊為單位布置的存儲器胞元的單片三維存儲器陣列,所述存儲器陣列包括塊之間的間隙,所述系統包括連接到所述存儲器胞元的多個字線和連接到所述存儲器胞元的多個垂直定向位線,所述方法包括:
[0573]在所述字線和全局位線上驅動信號;以及
[0574]使用由行選擇線控制的垂直定向選擇器件選擇性地將所述全局位線連接到所述垂直定向位線,所述選擇性地連接包括使用行選擇線驅動器來驅動所述行選擇線,使用特定行選擇線驅動器包括控制分布在所述塊之間的不同間隙中的部件。
[0575]附記84.根據附記83所述的方法,其中:
[0576]當選擇了相關聯的全局字線并且選擇了相關聯的行選擇線時,電流從所述相關聯的全局字線通過所述pmos晶體管流到所述相關聯的行選擇線;
[0577]當未選擇所述相關聯的全局字線而選擇了所述相關聯的行選擇線時,所述相關聯的全局字線通過所述第一 nmos晶體管將所述相關聯的行選擇線下拉到地;以及[0578]當未選擇所述相關聯的行選擇線時,通過所述第二 nmos晶體管將所述相關聯的行選擇線下拉到地。
[0579]附記85.根據附記83或84所述的方法,其中:
[0580]針對所述行選擇線驅動器,所述間隙中的每個僅包括來自一個行選擇線驅動器的一個部件。
[0581]附記86.根據附記83-85中的任一項所述的方法,其中:
[0582]所述行選擇線驅動器在所述基板中;
[0583]所述存儲器胞元在所述基板上方并且不在所述基板中;
[0584]所述垂直定向位線在所述基板上方并且不在所述基板中;以及
[0585]所述垂直定向選擇器件在所述基板上方并且不在所述基板中。
[0586]附記87.根據附記82-86中的任一項所述的方法,其中:
[0587]所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管;
[0588]所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間;
[0589]所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及
[0590]所述第二 nmos晶體管連接在所述相關聯的行選擇線和地之間。
[0591]附記88.—種非易失性存儲系統,包括:
[0592]基板;
[0593]被定位在所述基板上方并且不在所述基板中的存儲器胞元的單片三維存儲器陣列;
[0594]連接在一起并且連接到所述存儲器胞元的子集的多個字線;
[0595]多個全局位線;
[0596]連接到所述存儲器胞元的多個垂直定向位線,所述存儲器胞元與所述垂直定向位線以及所述字線組合,形成連續網格;
[0597]在所述基板上方并且不在所述基板中的多個雙柵極化垂直定向選擇器件,所述雙柵極化垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,當激活所述雙柵極化垂直定向選擇器件時,所述垂直定向位線與所述全局位線通信;以及
[0598]連接到所述雙柵極化垂直定向選擇器件的兩個柵極的多個選擇線,每個垂直定向選擇器件連接到所述選擇線中的兩個,以使得所述兩個選擇線都必須針對要被激活的各個雙柵極化垂直定向選擇器件驅動“on”信號。
[0599]附記89.根據附記88所述的非易失性存儲系統,其中:
[0600]每個垂直定向選擇器件被定位在所述選擇線中的兩個之間。
[0601]附記90.根據附記88或89所述的非易失性存儲系統,其中:
[0602]所述雙柵極化垂直定向選擇器件各自包括摻雜的溝道區域,以使得為了滿足所述雙柵極化垂直定向選擇器件的閾值電壓并且電流在所述溝道中流動,需要來自所述兩個選擇線中的兩個的“on”電壓。
[0603]附記91.根據附記88-90中的任一項所述的非易失性存儲系統,其中:
[0604]所述雙柵極化垂直定向選擇器件是具有垂直定向溝道和兩個柵極接口的晶體管。[0605]附記92.根據附記88-91中的任一項所述的非易失性存儲系統,其中:
[0606]以塊為單位布置所述存儲器胞元;
[0607]所述存儲器陣列包括塊之間的間隙;以及
[0608]每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件。
[0609]附記93.根據附記92所述的非易失性存儲系統,其中:
[0610]所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管;
[0611]所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間;
[0612]所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及
[0613]所述第二 nmos晶體管連接在所述相關聯的行選擇線和地之間。
[0614]附記94.根據附記88-93中的任一項所述的非易失性存儲系統,其中:
[0615]以塊為單位布置所述存儲器胞元;
[0616]存儲器胞元的每個塊連接到所述雙柵極化垂直定向選擇器件的不同子集;以及
[0617]每個行選擇線連接到用于多個塊的雙柵極化垂直定向選擇器件。
[0618]附記95.根據附記88-94中的任一項所述的非易失性存儲系統,其中:
[0619]所述連接在一起的字線形成梳形;
[0620]所述梳形包括脊、第一側的指和第二側的指;
[0621]所述連接在一起的字線的第一集合是所述第一側的指;以及
[0622]所述連接在一起的字線的第二集合是所述第二側的指。
[0623]附記96.根據附記95所述的非易失性存儲系統,其中:
[0624]作為所述第一側的指的所述字線的第一集合連接到第一塊中的存儲器胞元;以及
[0625]作為所述第二側的指的所述字線的第二集合連接到第二塊中的存儲器胞元,所述第一塊在所述第二塊旁邊。
[0626]附記98.—種操作存儲系統的方法,所述存儲系統包括被定為在相關聯的基板上方并且不在所述基板中的存儲器胞元的單片三維存儲器陣列,所述存儲器胞元以塊為單位布置,垂直定向位線和字線連接到所述存儲器胞元,所述方法包括:
[0627]對未選擇的字線施加未選擇的字線電壓;
[0628]基于數據模式,對全局位線施加一個或更多個選擇的位線電壓,垂直定向位線和全局位線連接到雙柵極化垂直定向選擇器件;
[0629]對特定垂直定向位線兩側的行選擇線施加一個或更多個選擇信號,以激活連接到所述特定垂直定向位線的各個雙柵極化垂直定向選擇器件,以便使所述特定垂直定向位線與各自的全局位線通信;以及
[0630]對連接到選擇的存儲器胞元的選擇的字線施加選擇的字線電壓,所述選擇的存儲器胞元也連接到所述特定垂直定向位線,所述施加選擇的字線電壓和所述施加一個或更多個選擇的位線電壓,使得所述選擇的存儲器胞元經受存儲器操作。
[0631]附記99.根據附記98所述的方法,還包括:
[0632]對其它行選擇線施加信號,以防止激活連接到未選擇的位線的雙柵極化垂直定向選擇器件。[0633]附記100.根據附記98或99所述的方法,還包括:
[0634]將所述特定垂直定向位線兩側的行選擇線連接在所述各個雙柵極化垂直定向選擇器件的不同柵極接口。
[0635]附記101.根據附記98-100中的任一項所述的方法,其中:
[0636]對所述各個雙柵極化垂直定向選擇器件的溝道進行摻雜,以使得所述各個雙柵極化垂直定向選擇器件僅在激活兩個連接的行選擇線的情況下接通。
[0637]附記102.根據附記98-101中的任一項所述的方法,其中:
[0638]包括所述選擇的字線的多個所述字線連接在一起,以使得對所述選擇的字線施加所述選擇的字線電壓還使得要對連接在一起的全部多個字線施加所述選擇的字線電壓,所述存儲器胞元與所述垂直定向位線以及所述字線組合形成連續網格,雙柵極化垂直定向選擇器件和垂直定向位線在所述基板上方并且不在所述基板中。
[0639]附記103.根據附記102所述的方法,其中:
[0640]所述存儲器陣列包括塊之間的間隙;以及
[0641]每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個晶體管。
[0642]附記104.根據附記98-103中的任一項所述的方法,還包括:
[0643]在對全局位線施加一個或更多個選擇的位線電壓之前,對全局位線施加未選擇的位線電壓。
[0644]附記105.根據附記104所述的方法,還包括:
[0645]在對全局位線施加所述未選擇的位線電壓的同時,將所述垂直定向位線浮置,從而使得連接到浮置的垂直定向位線的存儲器胞元朝向所述未選擇的位線電壓漂移。
[0646]附記106.—種非易失性存儲系統,包括:
[0647]存儲器胞元的單片三維存儲器陣列;
[0648]連接到所述存儲器胞元的字線;
[0649]連接到所述存儲器胞元的多個垂直定向位線;
[0650]多個全局位線;
[0651]連接到所述全局位線的第一組選擇器件;
[0652]連接到所述垂直定向位線和所述第一組選擇器件的第二組選擇器件,所述第一組選擇器件在第一水平上,并且所述第二組選擇器件在所述第一水平上方的第二水平上;以及
[0653]連接到所述第一組選擇器件和所述第二組選擇器件的選擇線。
[0654]附記107.根據附記106所述的非易失性存儲系統,其中:
[0655]所述第一組選擇器件中的每個選擇器件處于所述第二組選擇器件中的相應的選擇器件的頂部上。
[0656]附記108.根據附記106或107所述的非易失性存儲系統,其中:
[0657]所述第一組選擇器件中的每個選擇器件連接到所述第二組選擇器件中的相應的選擇器件。
[0658]附記109.根據附記108所述的非易失性存儲系統,其中:
[0659]所述第一組選擇器件中的每個選擇器件與所述第二組選擇器件中的相應的選擇器件串聯。[0660]附記110.根據附記106-109中的任一項所述的非易失性存儲系統,其中:
[0661]所述第一組選擇器件中的每個選擇器件包括兩個柵極接口 ;
[0662]所述第二組選擇器件中的每個選擇器件包括兩個柵極接口 ;以及
[0663]所述選擇線包括各自連接到所述第一組選擇器件的兩個柵極接口的第一組選擇線和各自連接到所述第二組選擇器件的兩個柵極接口的第二組選擇線,所述第一組選擇線在所述第一水平上,并且所述第二組選擇線在所述第二水平上。
[0664]附記111.根據附記110所述的非易失性存儲系統,其中:
[0665]通過接通所述第一組選擇器件中的第一選擇器件和所述第二組選擇器件中的第二選擇器件,以使得所述第一選擇器件連接到特定全局位線,并且所述第二選擇器件連接到特定垂直定向位線,第一選擇器件連接到所述第二選擇器件,使所述特定垂直定向位線與所述特定全局位線通信;以及
[0666]接通所述第一選擇器件和所述第二選擇器件包括:選擇所述第一組選擇線中的第一選擇線和所述第二組選擇線中的第二選擇線,所述第一選擇線相對于所述第二選擇線處在所述第一選擇器件和所述第二選擇器件的相對側。
[0667]附記112.根據附記106-111中的任一項所述的非易失性存儲系統,其中:
[0668]選擇線的對角對連接在一起,每個對角對包括所述第一組選擇線中的一個選擇線和所述第二組選擇線中的在串聯連接的選擇器件對的相對側的一個選擇線。
[0669]附記113.根據附記106-112中的任一項所述的非易失性存儲系統,其中:
[0670]通過選擇所述第一組選擇線中的第一選擇線和所述第二組選擇線中的第二選擇線,以使得所述第一選擇線相對于所述第二選擇線處在串聯連接的選擇器件對的相對側,使特定垂直定向位線與特定全局位線通信。
[0671]附記114.根據附記106-113中的任一項所述的非易失性存儲系統,其中:
[0672]將所述存儲器胞元分組為塊;
[0673]在塊之間,選擇作為單個信號線存在的線;以及
[0674]在塊下面,選擇被分割為包括第一線和第二線的多個信號線的線,所述第一線連接到所述第一組選擇器件中的選擇器件,所述第二線連接到所述第二組選擇器件中的選擇器件。
[0675]附記115.根據附記106-114中的任一項所述的非易失性存儲系統,還包括:
[0676]行選擇線驅動器,所述存儲器胞元以塊為單位布置,所述存儲器陣列包括塊之間的間隙,并且每個行選擇線驅動器包括分布在塊之間的不同間隙中并且連接到所述間隙中的選擇線的多個部件。
[0677]附記116.根據附記106-115中的任一項所述的非易失性存儲系統,還包括:
[0678]基板,所述存儲器胞元的單片三維存儲器陣列被定位在所述基板上方并且不在所述基板中,所述垂直定向位線被定位在所述基板上方并且不在所述基板中,所述第一組選擇器件和所述第二組選擇器件是在所述基板上方并且不在所述基板中的垂直定向選擇器件,字線的組連接在一起。
[0679]附記117.根據附記106-116中的任一項所述的非易失性存儲系統,其中:
[0680]通過接通所述第一組選擇器件中的第一選擇器件和所述第二組選擇器件中的第二選擇器件,以使得所述第一選擇器件連接到特定全局位線,并且所述第二選擇器件連接到特定垂直定向位線,第一選擇器件連接到所述第二選擇器件,使所述特定垂直定向位線與所述特定全局位線通信;
[0681]接通所述第一選擇器件和所述第二選擇器件包括:選擇第一選擇線和第二選擇線,所述第一選擇線相對于所述第二選擇線處在所述第一選擇器件和所述第二選擇器件的相對側;以及
[0682]所述第一選擇線還連接到與所述第一選擇器件相鄰的另一選擇器件,所述第二選擇線還連接到與所述第二選擇器件相鄰的另一選擇器件。
[0683]附記118.—種操作存儲系統的方法,所述存儲系統包括存儲器胞元的單片三維存儲器陣列,垂直定向位線和字線連接到所述存儲器胞元,所述方法包括:
[0684]對連接到選擇的存儲器胞元的字線施加選擇的字線電壓,選擇的垂直定向位線還連接到所述選擇的存儲器胞元;
[0685]基于數據模式,對選擇的全局位線施加選擇的位線電壓,所述全局位線經由連接到所述全局位線的第一組選擇器件以及連接到所述垂直定向位線和所述第一組選擇器件的第二組選擇器件,與所述垂直定向位線通信,所述第一組選擇器件在第一水平上,并且所述第二組選擇器件在所述第一水平上方的第二水平上;
[0686]通過對連接到所述第一組選擇器件中的第一選擇器件的第一選擇線施加第一選擇信號,并且對連接到所述第二組選擇器件中的第二選擇器件的第二選擇線施加第二選擇信號,來接通所述第一選擇器件和所述第二選擇器件,所述第一選擇線相對于所述第二選擇線處在堆棧的相對側,其中所述堆棧包括串聯連接在一起的所述第一選擇器件和所述第二選擇器件;以及
[0687]響應于所述選擇的位線電壓和所述選擇的字線電壓,在所述選擇的存儲器胞元中執行存儲器操作。
[0688]附記119.根據附記118所述的方法,其中:
[0689]所述第一選擇線還連接到與所述第一選擇器件相鄰的另一選擇器件,所述第二選擇線還連接到與所述第二選擇器件相鄰的另一選擇器件;以及
[0690]對所述選擇的字線施加所述選擇的字線電壓包括對連接的字線的組施加所述選擇的字線電壓。
[0691]附記120.根據附記118或119所述的方法,還包括:
[0692]在施加所述選擇的字線電壓之前,對未選擇的字線施加未選擇的字線電壓;
[0693]在施加所述選擇的位線電壓之前,對全局位線施加未選擇的位線電壓;以及
[0694]在施加所述未選擇的字線電壓之后,將垂直定向位線浮置,以使得所述垂直定向位線朝向所述未選擇的字線電壓漂移。
[0695]附記121.根據附記118、119或120所述的方法,其中:
[0696]以塊為單位布置所述存儲器胞元,并且所述存儲器陣列包括塊之間的間隙;以及
[0697]對第一選擇線施加第一選擇信號包括由所述間隙中的部件驅動所述第一選擇線。
[0698]附記122.—種非易失性存儲系統,包括:
[0699]基板;
[0700]被定為在所述基板上方并且不在所述基板中的存儲器胞元的單片三維存儲器陣列;[0701]連接到所述存儲器胞元的字線;
[0702]在所述基板上方并且不在所述基板中的多個垂直定向位線,所述垂直定向位線連接到所述存儲器胞元;
[0703]多個全局位線;
[0704]在所述基板上方并且不在所述基板中的多個不對稱垂直定向選擇器件,所述不對稱垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,所述不對稱垂直定向選擇器件具有第一柵極接口和第二柵極接口 ;以及
[0705]連接到所述選擇器件的多個選擇線,每個不對稱垂直定向選擇器件使所述選擇線中的一個連接到用于各個不對稱垂直定向選擇器件的所述第一柵極接口,并且使所述選擇線中的另一個連接到用于各個不對稱垂直定向選擇器件的所述第二柵極接口。
[0706]附記123.根據附記122所述的非易失性存儲系統,其中:
[0707]每個不對稱垂直定向選擇器件包括被不對稱摻雜的溝道。
[0708]附記124.根據附記122或123所述的非易失性存儲系統,其中:
[0709]每個不對稱垂直定向選擇器件包括不對稱溝道。
[0710]附記125.根據附記122、123或124所述的非易失性存儲系統,其中:
[0711]每個不對稱垂直定向選擇器件包括具有在所述第一柵極接口處的第一側和在所述第二柵極接口處的第二側的溝道,所述第一側具有與所述第二側不同的閾值電壓。
[0712]附記126.根據附記122-125中的任一項所述的非易失性存儲系統,其中:
[0713]包括所述第一柵極接口的不對稱垂直定向選擇器件的第一側像耗盡模式晶體管一樣起作用,并且包括所述第二柵極接口的所述不對稱垂直定向選擇器件的第二側像增強模式晶體管一樣起作用。
[0714]附記127.根據附記122-126中的任一項所述的非易失性存儲系統,其中:
[0715]每個不對稱垂直定向選擇器件包括增強模式側和耗盡模式側。
[0716]附記128.根據附記122-127中的任一項所述的非易失性存儲系統,其中:
[0717]多個所述選擇線中的每個被定位在用于兩個相鄰的不對稱垂直定向選擇器件的柵極接口之間,并且與所述柵極接口通信,對所述選擇線施加選擇信號僅使兩個相鄰的不對稱垂直定向選擇器件中的一個接通。
[0718]附記129.根據附記122-128中的任一項所述的非易失性存儲系統,其中:
[0719]所述不對稱垂直定向選擇器件是具有垂直定向溝道的有源薄膜晶體管。
[0720]附記130.根據附記122-129中的任一項所述的非易失性存儲系統,其中:
[0721]所述字線包括字線的組,字線的每個組包括連接在一起的多個字線;以及
[0722]每個選擇線連接到所述不對稱垂直定向選擇器件的集合,所述不對稱垂直定向選擇器件連接到所述垂直定向位線的集合,所述垂直定向位線連接到存儲器胞元,所述存儲器胞元還連接到字線的特定組中的僅僅一個字線。
[0723]附記131.根據附記122-130中的任一項所述的非易失性存儲系統,其中:
[0724]所述存儲器胞元與所述垂直定向位線以及所述字線組合形成連續網格。
[0725]附記132.根據附記122-131中的任一項所述的非易失性存儲系統,還包括:
[0726]行選擇線驅動器,所述存儲器胞元以塊為單位布置,所述存儲器陣列包括塊之間的間隙,并且每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件。[0727]附記133.根據附記122所述的非易失性存儲系統,其中:
[0728]每個不對稱垂直定向選擇器件包括在所述第一柵極接口處的第一柵極氧化物和在所述第二柵極接口處的第二柵極氧化物,所述第一柵極氧化物具有與所述第二柵極氧化物不同的厚度。
[0729]附記134.根據附記122所述的非易失性存儲系統,其中:
[0730]每個不對稱垂直定向選擇器件由于柵極材料功函數不同而不對稱。
[0731]附記135.—種制造非易失性存儲器的方法,包括:
[0732]在基板的頂部增加一個或更多個器件和信號線;
[0733]在所述一個或更多個器件和信號線上方增加選擇層,所述增加選擇層包括:增加選擇線并且增加不對稱垂直定向選擇器件;以及
[0734]在所述選擇層上方增加單片三維陣列,所述單片三維陣列包括連接到存儲器元件的字線和垂直定向位線;
[0735]所述垂直定向選擇器件連接到所述垂直定向位線、所述選擇線和全局位線。
[0736]附記136.根據附記135所述的方法,其中,所述增加選擇線包括:
[0737]沉積下氧化物層;
[0738]在所述下氧化物層頂部沉積柵極材料;
[0739]在所述柵極材料頂部沉積上氧化物層;以及
[0740]在所述下氧化物層、所述柵極材料和所述上氧化物層中刻蝕溝槽,以創建堆棧。
[0741]附記137.根據附記136所述的方法,其中,所述增加垂直定向選擇器件包括:
[0742]沉積熱氧化物材料;
[0743]沉積側壁間隔物;
[0744]刻蝕溝槽;
[0745]執行朝向第一角度的高閾值電壓增強模式斜角注入,以使得所述堆棧的第一側接收所述高閾值電壓增強模式斜角注入;
[0746]執行朝向第二角度的耗盡模式斜角注入,以使得所述堆棧的第二側接收所述耗盡模式斜角注入;
[0747]用ρ-多晶硅填充所述溝槽;
[0748]執行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及
[0749]執行熱退火,以在所述多晶硅的底部創建η+區域。
[0750]附記138.根據附記137所述的方法,還包括:
[0751]在沉積所述下氧化物層之前增加η+多晶硅層,所述熱退火激活在所述ρ-多晶硅和所述η+多晶硅層之間的結,以使得由于來自所述η+多晶硅層的η+注入的擴散,所述P-多晶硅具有以η+摻雜的底部端,以形成垂直定向選擇器件的漏極。
[0752]附記139.根據附記135所述的方法,其中,所述增加垂直定向選擇器件包括:
[0753]增加η+多晶硅層;
[0754]在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;
[0755]執行朝向第一角度的高閾值電壓增強模式斜角注入,以使得選擇線堆棧的第一側接收所述高閾值電壓增強模式斜角注入;
[0756]執行朝向第二角度的耗盡模式斜角注入,以使得所述堆棧的第二側接收所述耗盡模式斜角注入;
[0757]用ρ-多晶娃填充所述溝槽;
[0758]執行η+源極注入,以在所述多晶硅的頂部創建η+區域;以及
[0759]執行熱退火,以在所述多晶硅的底部創建η+區域,在執行所述熱退火之后,在所述多晶硅的上方增加所述垂直定向位線。
[0760]附記140.根據附記135所述的方法,其中,所述增加垂直定向選擇器件包括:
[0761]在信號線的兩側并且在垂直定向位線要占據的位置下方刻蝕溝槽;
[0762]執行朝向第一角度的高閾值電壓增強模式斜角注入,以使得選擇線堆棧的第一側接收所述高閾值電壓增強模式斜角注入;
[0763]執行朝向第二角度的耗盡模式斜角注入,以使得所述堆棧的第二側接收所述耗盡模式斜角注入;
[0764]用多晶硅填充所述溝槽。
[0765]附記141.一種操作存儲系統的方法,所述存儲系統包括存儲器胞元的單片三維存儲器陣列,垂直定向位線和字線連接到所述存儲器胞元,所述方法包括:
[0766]基于數據模式,對選擇的全局位線施加選擇的位線電壓,所述全局位線經由多個不對稱垂直定向選擇器件與所述垂直定向位線通信,每個不對稱垂直定向選擇器件使多個選擇線中的一個連接到用于各個不對稱垂直定向選擇器件的第一柵極接口,并且使所述選擇線中的另一個連接到用于各個不對稱垂直定向選擇器件的第二柵極接口,所述第一柵極接口具有比所述第二柵極接口低的閾值電壓;
[0767]對連接到用于特定不對稱垂直定向選擇器件的所述第一柵極接口的特定選擇線施加選擇信號,所述特定不對稱垂直定向選擇器件連接到選擇的垂直定向位線,所述選擇的垂直定向位線連接到選擇的存儲器胞元;
[0768]對連接到所述選擇的存儲器胞元的選擇的字線施加選擇的字線電壓;以及
[0769]響應于所述選擇的字線電壓和所述選擇的位線電壓,執行存儲器操作。
[0770]附記142.根據附記141所述的方法,其中:
[0771]對所述選擇的字線施加所述選擇的字線電壓包括對連接的字線的組施加所述選擇的字線電壓。
[0772]附記143.根據附記141或142所述的方法,還包括:
[0773]在施加所述選擇的位線電壓之前,對未選擇的字線施加未選擇的字線電壓;
[0774]在施加所述選擇的位線電壓之前,對全局位線施加未選擇的位線電壓;以及
[0775]在施加所述未選擇的字線電壓之后,將垂直定向位線浮置,以使得所述垂直定向位線朝向所述未選擇的字線電壓漂移。
【權利要求】
1.一種非易失性存儲系統,包括: 以塊為單位布置的存儲器胞元的單片三維存儲器陣列,所述存儲器陣列包括塊之間的間隙; 連接到所述存儲器胞元的多個字線; 連接到所述存儲器胞元的多個垂直定向位線; 多個全局位線; 在基板上方并且不在基板中的多個垂直定向選擇器件,所述多個垂直定向選擇器件連接到所述垂直定向位線和所述全局位線,并且選擇性地使所述垂直定向位線與所述全局位線通信; 連接到所述垂直定向選擇器件并且用于控制所述垂直定向選擇器件的多個行選擇線;以及 連接到所述行選擇線并且驅動所述行選擇線的行選擇線驅動器,每個行選擇線驅動器包括分布在塊之間的不同間隙中的多個部件。
2.根據權利要求1所述的非易失性存儲系統,其中: 每個行選擇線驅動器包括分布在塊之間的不同間隙中的三個晶體管。
3.根據權利要求1或2所述的非易失性存儲系統,其中: 每個行選擇線驅動器包括分布在塊之間的相鄰間隙中的多個部件。
4.根據權利要求1-3中的任一項所述的非易失性存儲系統,其中: 用于不同的選擇線驅動器的部件被定位在塊之間的交錯的間隙中。
5.根據權利要求1-4中的任一項所述的非易失性存儲系統,其中: 所述塊之間的間隙是字線斷裂;以及 所述行選擇線驅動器中的每個包括被定位在不同字線斷裂中的三個晶體管。
6.根據權利要求1-5中的任一項所述的非易失性存儲系統,其中: 僅有與所述行選擇線正交的一個信號線位于所述間隙中。
7.根據權利要求1-6中的任一項所述的非易失性存儲系統,其中: 針對所述行選擇線驅動器,所述間隙中的每個包括來自所述行選擇線驅動器之一的僅僅一個部件。
8.根據權利要求1-7中的任一項所述的非易失性存儲系統,其中: 每個行選擇線驅動器的源極輸入是所述全局字線之一。
9.根據權利要求1-8中的任一項所述的非易失性存儲系統,還包括: 被定位在僅在與PMOS晶體管的其它相鄰間隙之間的間隙中的電源線;以及 被定位在僅在與NMOS晶體管的其它相鄰間隙之間的間隙中的地線。
10.根據權利要求1-9中的任一項所述的非易失性存儲系統,其中: 所述行選擇線驅動器在所述基板中; 所述存儲器胞元在所述基板上方并且不在所述基板中; 所述垂直定向位線在所述基板上方并且不在所述基板中;以及 所述垂直定向選擇器件在所述基板上方并且不在所述基板中。
11.根據權利要求1-10中的任一項所述的非易失性存儲系統,其中: 所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管; 所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間; 所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及 所述第二 nmos晶體管連接在所述相關聯的行選擇線和地之間。
12.根據權利要求11所述的非易失性存儲系統,其中: 當選擇了所述相關聯的全局字線并且選擇了所述相關聯的行選擇線時,電流從所述相關聯的全局字線通過所述pmos晶體管流到所述相關聯的行選擇線; 當未選擇所述相關聯的全局字線而選擇了所述相關聯的行選擇線時,所述相關聯的全局字線通過所述第一 nmos晶體管將所述相關聯的行選擇線下拉到地;以及 當未選擇所述相關聯的行選擇線時,通過所述第二 nmos晶體管將所述相關聯的行選擇線下拉到地。
13.根據權利要求1-12中的任一項所述的非易失性存儲系統,其中: 所述字線包括字線的組,字線的每個組包括連接在一起的多個字線;以及 行選擇線連接到所述垂直定向選擇器件的集合,所述垂直定向選擇器件連接到所述垂直定向位線的集合,所述垂直定向位線連接到存儲器胞元,所述存儲器胞元還連接到字線的特定組中的僅僅一個字線。
14.根據權利要求1-13中的任一項所述的非易失性存儲系統,其中: 每個行選擇線連接到用于所述多個塊的選擇器件的子集;以及 所述存儲器胞元與所述垂直定向位線以及所述字線組合,形成連續網格。
15.一種操作非易失性存儲系統的方法,所述非易失性存儲系統包括以塊為單位布置的存儲器胞元的單片三維存儲器陣列,所述存儲器陣列包括塊之間的間隙,所述系統包括連接到所述存儲器胞元的多個字線和連接到所述存儲器胞元的多個垂直定向位線,所述方法包括: 在所述字線和全局位線上驅動信號;以及 使用由行選擇線控制的垂直定向選擇器件選擇性地將所述全局位線連接到所述垂直定向位線,所述選擇性地連接包括使用行選擇線驅動器來驅動所述行選擇線,使用特定行選擇線驅動器包括控制分布在所述塊之間的不同間隙中的部件。
16.根據權利要求15所述的方法,其中: 當選擇了相關聯的全局字線并且選擇了相關聯的行選擇線時,電流從所述相關聯的全局字線通過所述pmos晶體管流到所述相關聯的行選擇線; 當未選擇所述相關聯的全局字線而選擇了所述相關聯的行選擇線時,所述相關聯的全局字線通過所述第一 nmos晶體管將所述相關聯的行選擇線下拉到地;以及 當未選擇所述相關聯的行選擇線時,通過所述第二 nmos晶體管將所述相關聯的行選擇線下拉到地。
17.根據權利要求15或16所述的方法,其中: 針對所述行選擇線驅動器 ,所述間隙中的每個僅包括來自一個行選擇線驅動器的一個部件。
18.根據權利要求15-17中的任一項所述的方法,其中: 所述行選擇線驅動器在所述基板中;所述存儲器胞元在所述基板上方并且不在所述基板中; 所述垂直定向位線在所述基板上方并且不在所述基板中;以及 所述垂直定向選擇器件在所述基板上方并且不在所述基板中。
19.根據權利要求15-18中的任一項所述的方法,其中: 所述行選擇線驅動器中的每個包括第一 nmos晶體管、第二 nmos晶體管和pmos晶體管; 所述第一 nmos晶體管連接在相關聯的全局字線和相關聯的行選擇線之間; 所述pmos晶體管連接在所述相關聯的全局字線和所述相關聯的行選擇線之間;以及 所述第二 nmos晶體 管連接在所述相關聯的行選擇線和地之間。
【文檔編號】H01L27/24GK103794620SQ201410020325
【公開日】2014年5月14日 申請日期:2011年12月12日 優先權日:2010年12月14日
【發明者】羅伊·E·朔伊爾萊因 申請人:桑迪士克3D有限責任公司