一種具有高維持電壓的ldmos結構的esd保護器件的制作方法
【專利摘要】一種具有高維持電壓的LDMOS結構的ESD保護器件，可用于片上IC高壓ESD保護電路。主要由P襯底、高壓N阱、N阱、P阱、P下沉摻雜、P+注入區、第一N+注入區、第二N+注入區、金屬陽極、金屬陰極、多晶硅柵、薄柵氧化層和若干場氧隔離區構成。該LDMOS結構的ESD保護器件在高壓ESD脈沖作用下，一方面由P下沉摻雜、N阱、高壓N阱、P阱、第一N+注入區形成寄生SCR電流泄放路徑，提高器件的失效電流、增強器件的ESD魯棒性；另一方面利用第二N+注入區與P下沉摻雜之間形成的反偏PN結，提高器件的維持電壓，增強器件的抗閂鎖能力。
【專利說明】—種具有高維持電壓的LDMOS結構的ESD保護器件
【技術領域】
[0001]本發明屬于集成電路的靜電放電保護領域，涉及一種高壓ESD保護器件，具體涉及一種具有高維持電壓的LDMOS結構的ESD保護器件，可用于提高片上IC高壓ESD保護的
可靠性。
【背景技術】
[0002]隨著功率集成技術的不斷發展，功率集成電路(IC)已成為半導體產業的一個重要分支。橫向雙擴散絕緣柵場效應管(LDMOS)是上世紀末迅速發展起來的常用功率器件，在汽車電子、電源管理、馬達傳動以及各種驅動電路等高壓、大功率電路系統中應用廣泛。然而，隨著半導體集成工藝的快速發展，在工程應用實踐中，功率集成電路遭受ESD的危害越來越嚴重。因此，設計既具有高可靠性、強魯棒性、強抗閂鎖能力，又具有高效能比的高壓ESD保護器件，成為高壓ESD保護設計領域中的一個重要的課題。
[0003]近年來，人們利用LDMOS器件大電流、耐高壓的特性，常用作高壓ESD保護器件。然而，實踐證明，LDMOS器件的ESD保護性能較差，在高壓ESD脈沖的作用下易發生Kirk效應，致使器件一旦觸發回滯，就遭到損壞，ESD魯棒性較弱，達不到國際電工委員會規定的電子產品要求人體模型不低于2000 V的靜電防護標準(IEC6000-4-2)。最近幾年，有人提出將SCR結構內嵌LDMOS器件(LDM0S-SCR)應用于高壓ESD保護，與LDMOS相比，雖然LDM0S-SCR器件的ESD魯棒性顯著提高，但維持電壓大幅下降，且還存在容易進入閂鎖狀態的風險。本發明提供了一種新的LDMOS結構的高壓ESD防護技術方案，它一方面可構成SCR結構的電流泄放路徑的ESD保護器件，可提高器件在有限版圖面積下的電流泄放效率，增強器件的ESD魯棒性，另一方面在高壓ESD防護中通過調整反向PN結，能有效提高器件的維持電壓避免器件進入閂鎖狀態。
【發明內容】
[0004]針對現有的高壓ESD防護器件中普遍存在的ESD魯棒性弱、抗閂鎖能力不足等問題，本發明實例設計了一種具有高維持電壓的LDOMS結構的ESD保護器件，既充分利用了LDOMS器件能承受高壓擊穿的特點，又利用了器件通過特殊設計的P下沉摻雜、N阱、高壓N阱、P阱和N+注入的版圖層次，使器件在高壓ESD脈沖作用下，形成SCR結構的ESD電流泄放路徑，通過綜合權衡及合理控制N+/P下沉摻雜二極管的版圖參數，可得到耐高壓、高維持電壓、強魯棒性的可適用于高壓IC電路中的ESD保護器件。
[0005]本發明通過以下技術方案實現:
一種具有高維持電壓的LDMOS結構的ESD保護器件，其包括具有SCR結構的ESD電流泄放路徑和與SCR結構串聯的反向PN結，以增強器件的ESD魯棒性和提高維持電壓。其特征在于:主要由P襯底、高壓N阱、P阱、N阱、P下沉摻雜、P+注入區、第一 N+注入區、第二N+注入區、第一場氧隔離區、第二場氧隔離區、第三場氧隔離區、第四場氧隔離區和多晶硅柵及其覆蓋的薄柵氧化層構成； 所述高壓N阱在所述P襯底的表面區域；
在所述高壓N阱的表面區域從左到右依次設有所述P阱和所述N阱，所述P阱和所述N阱之間設有所述多晶硅柵及其覆蓋的所述薄柵氧化層、所述第三場氧隔離；
所述多晶硅柵及其覆蓋的所述薄柵氧化層的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求；
所述P阱的表面部分區域從左到右依次設有所述P+注入區、所述第二場氧隔離區、所述第一 N+注入區，在所述高壓N阱的左側邊緣與所述P+注入區之間設有所述第一場氧隔離區，所述第一場氧隔離區的右側與所述P+注入區的左側相連，所述第一場氧隔離區的左側與所述高壓N阱的左側邊緣相連；
所述多晶硅柵及其覆蓋的薄柵氧化層橫跨在所述高壓N阱和所述P阱表面部分區域，所述多晶硅柵及其覆蓋的所述薄柵氧化層的左側與所述第一 N+注入區的右側相連；
所述第三場氧隔離區橫跨在所述高壓N阱和所述N阱表面部分區域，所述第三場氧隔離區的左側與所述多晶硅柵覆蓋的所述薄柵氧化層的右側相連，所述多晶硅柵覆蓋了所述第三場氧隔離區的表面部分區域，所述第三場氧隔離區的右側與所述P下沉摻雜的左側相連；
所述N阱內設有所述P下沉摻雜，所述P下沉摻雜內設有所述第二 N+注入區，所述第二 N+注入區的兩側與所述P下沉摻雜的兩側邊緣的橫向間隔長度必須控制在一定的數值范圍內；
所述第四場氧隔離區橫跨在所述高壓N阱和所述N阱表面部分區域，所述第四場氧隔離區的左側與所述P下沉摻雜的右側相連，所述第四場氧隔離區的右側與所述高壓N阱的右側邊緣相連；
所述P+注入區與第一金屬I相連接，所述第一 N+注入區與第二金屬I相連接，所述多晶硅柵與第三金屬I相連接，所述第一金屬1、所述第二金屬I和所述第三金屬I均與金屬2相連，并從所述金屬2引出一電極，用作器件的金屬陰極；
所述第二 N+注入區與第四金屬I相連，并從所述第四金屬I引出一電極，用作器件的金屬陽極。
[0006]本發明的有益技術效果為:
(I)本發明實例器件充分利用了 LDMOS器件能夠承受高壓擊穿的特點，提高器件的耐高壓能力，通過所述P下沉摻雜的版圖設計將所述第二 N+和所述N阱結構隔離，抑制器件在ESD作用下發生Kirk效應，避免器件一旦觸發回滯即發生失效損傷，提高器件的二次失效電流。
[0007](2)本發明實例器件利用所述金屬陽極、所述第二 N+注入區、所述P下沉摻雜、所述第N阱、所述高壓N阱、所述P阱、所述第一 N+注入區和所述金屬陰極構成一條齊納二極管與SCR串聯結構的ESD電流泄放路徑，以提高器件的二次失效電流、增強ESD魯棒性。
[0008](3)本發明實例利用所述第二 N+注入區與所述P下沉摻雜形成的反向PN結，以鉗制ESD保護器件的兩端電壓，實現有限的版圖面積下獲得高維持電壓的設計目標，同時，本發明實例器件還能通過調節某關鍵版圖特征參數調整維持電壓值，使器件能應用于不同需求的功率集成電路產品中的高壓ESD保護。
[0009]【專利附圖】
【附圖說明】 圖1是本發明實施例的內部結構剖面示意圖；
圖2是本發明實例用于高壓ESD保護的電路連接圖；
圖3是本發明實例器件的ESD脈沖作用下的等效電路。
【具體實施方式】
[0010]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
本發明實例設計了一種具有高維持電壓的LDMOS結構的ESD保護器件，既充分利用了LDMOS器件耐高壓特點，又利用了 SCR器件低導通電阻、大電流泄放能力的特點。利用P下沉摻雜特殊的版圖結構設計，與第二 N+注入區構成PN結結構，可以增大器件的維持電壓，通過調整關鍵的版圖尺寸使器件滿足于不同需求的功率集成電路產品中的高壓ESD保護，不會產生閂鎖效應。
[0011]如圖1所示的本發明實例器件內部結構的剖面圖，具體為一種具有高維持電壓的LDMOS結構的ESD保護器件，具有SCR與齊納二極管串聯的ESD電流泄放路徑，以增強器件的ESD魯棒性和提高維持電壓。其特征在于:包括P襯底101、高壓N阱102、P阱103、N阱104、P下沉摻雜105、P+注入區106、第一 N+注入區107、第二 N+注入區108、第一場氧隔離區109、第二場氧隔離區110、第三場氧隔離區113、第四場氧隔離區114、多晶硅柵112及其覆蓋的薄柵氧化層111。
[0012]所述高壓N阱102在所述P襯底101的表面區域，以提高器件的耐壓能力。
[0013]在所述高壓N阱102的表面區域從左到右依次設有所述P阱103和所述N阱104，所述P阱103和所述N阱104之間設有所述多晶硅柵112及其覆蓋的所述薄柵氧化層111、所述第三場氧隔離113。
[0014]所述多晶硅柵112及其覆蓋的所述薄柵氧化層111的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求。
[0015]所述P阱103的表面部分區域從左到右依次設有所述P+注入區106、所述第二場氧隔離區110、所述第一 N+注入區107，在所述高壓N阱102的左側邊緣與所述P+注入區110之間設有所述第一場氧隔離區109，所述第一場氧隔離區109的右側與所述P+注入區106的左側相連，所述第一場氧隔離區109的左側與所述高壓N阱102的左側邊緣相連。
[0016]所述多晶硅柵112及其覆蓋的薄柵氧化層111橫跨在所述高壓N阱102和所述P阱103表面部分區域，所述多晶硅柵112及其覆蓋的薄柵氧化層111的左側與所述第一N+注入區107的右側相連。
[0017]所述第三場氧隔離區113橫跨在所述高壓N阱102和所述N阱104表面部分區域，所述第三場氧隔離區113的左側與所述多晶硅柵112覆蓋的所述薄柵氧化層111的右側相連，所述對晶硅柵112覆蓋了所述第三場氧分離區113的表面部分區域，所述第三場氧隔離區113的右側與所述P下沉摻雜105的左側相連。
[0018]所述N阱104內設有所述P下沉摻雜105，所述P下沉摻雜105內設有所述第二N+注入區108，所述P下沉摻雜105的濃度要滿足一定的濃度注入條件，以實現所述第二N+注入區108與所述P下沉摻雜105能實現反向PN結的齊納擊穿。同時，所述第二 N+注入區108的兩側到所述P下沉摻雜105兩側邊緣的橫向間隔必須控制在一定的數值范圍內，一方面可形成由所述P下沉摻雜105、所述第N阱104、所述高壓N阱102、所述P阱103、所述第一 N+注入區107構成的SCR結構，快速有效的泄放ESD電流，增強器件的魯棒性。另一方面還可形成由所述P下沉摻雜105、所述第二 N+注入區108構成的反向PN結，可以有效鉗制器件兩端電壓，提高維持電壓。
[0019]所述第四場氧隔離區114橫跨在所述高壓N阱102和所述N阱104表面部分區域，所述第四場氧隔離區114的左側與所述P下沉摻雜105的右側相連，所述第四場氧隔離區114的右側與所述高壓N阱102的右側邊緣相連。
[0020]如圖2所示，所述P+注入區106與第一金屬I 115相連接，所述第一 N+注入區107與第二金屬I 116相連接,所述多晶娃柵112與第三金屬I 117相連接,所述第一金屬I 115、所述第二金屬I 116和所述第三金屬I 117均與金屬2 119相連,并從所述金屬2119引出一電極120，用作器件的金屬陰極，接ESD脈沖的低電位。
[0021]所述第二N+注入區108與第四金屬I 118相連，并從所述第四金屬I 118引出一電極121，用作器件的金屬陽極，接ESD脈沖的高電位。
[0022]通過拉長或縮短所述第二 N+注入區108的左側到所述P下沉摻雜105的左側邊緣的橫向長度，可增大或減小由所述第二 N+注入區108、所述P下沉摻雜105構成二極管的等效電阻值，改變器件的維持電壓值。
[0023]如圖3所示，當ESD脈沖作用于本發明實例器件時，所述金屬陽極接ESD脈沖高電位，所述金屬陰極接ESD脈沖低電位，當所述P+注入區106、所述P阱103上的電阻R2上的電位上升至0.7 V時，寄生NPN管T2的發射極正偏，隨著ESD脈沖進一步增大，所述高壓N阱102與所述P阱103形成的反偏PN結內的雪崩倍增效應不斷增強，并導致空間電荷區內的少數載流子的濃度遠超過多數載流子時，所述高壓N阱、所述N阱上的電阻Rl上的電位上升至0.7 V時，寄生PNP管Tl觸發開啟，由所述P下沉摻雜105、所述N阱104、所述高壓N阱102、所述P阱103、所述第一 N+注入區107構成的寄生SCR結構泄放ESD電流。所述第二 N+注入區108和所述P下沉摻雜105形成的PN結，用于鉗制器件兩端的電壓值，有效提高維持電壓，防止器件進入閂鎖狀態。
[0024]最后說明的是，以上實施例僅用以說明本發明的技術方案而非限制，盡管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的宗旨和范圍，其均應涵蓋在本發明的權利要求范圍當中。
【權利要求】
1.一種具有高維持電壓的LDMOS結構的ESD保護器件，其包括具有SCR結構的ESD電流泄放路徑和與SCR結構串聯的反向PN結，以增強器件的ESD魯棒性和提高維持電壓，其特征在于:主要由P襯底(101)、高壓N阱(102)、P講(103)、N講(104)、P下沉摻雜(105)、P+注入區(106)、第一 N+注入區(107)、第二 N+注入區(108)、第一場氧隔離區(109)、第二場氧隔離區(110)、第三場氧隔離區(113)、第四場氧隔離區(114)和多晶硅柵(112)及其覆蓋的薄柵氧化層(111)構成； 所述高壓N阱(102)在所述P襯底(101)的表面區域； 在所述高壓N阱(102)的表面區域從左到右依次設有所述P阱(103)和所述N阱(104)，所述P阱(103)和所述N阱(104)之間設有所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)、所述第三場氧隔離(113)； 所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求； 所述P阱(103)的表面部分區域從左到右依次設有所述P+注入區(106)、所述第二場氧隔離區(110)、所述第一 N+注入區(107)，在所述高壓N阱(102)的左側邊緣與所述P+注入區(110)之間設有所述第一場氧隔離區(109)，所述第一場氧隔離區(109)的右側與所述P+注入區(106)的左側相連，所述第一場氧隔離區(109)的左側與所述高壓N阱(102)的左側邊緣相連； 所述多晶硅柵(112)及其覆蓋的薄柵氧化層(111)橫跨在所述高壓N阱(102)和所述P阱(103)表面部分區域，所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)的左側與所述第一 N+注入區(107)的右側相連； 所述第三場氧隔離區(113)橫跨在所述高壓N阱(102)和所述N阱(104)表面部分區域，所述第三場氧隔離區(113)的左側與所述多晶硅柵(112)覆蓋的所述薄柵氧化層(111)的右側相連，所述多晶硅柵(112)覆蓋了所述第三場氧隔離區(113)的表面部分區域，所述第三場氧隔離區(113)的右側與所述P下沉摻雜(105)的左側相連； 所述N阱(104)內設有所述P下沉摻雜(105)，所述P下沉摻雜(105)內設有所述第二N+注入區(108)，所述第二 N+注入區(108)的兩側與所述P下沉摻雜(105)的兩側邊緣的橫向間隔長度必須控制在一定的數值范圍內； 所述第四場氧隔離區(114)橫跨在所述高壓N阱(102)和所述N阱(104)表面部分區域，所述第四場氧隔離區(114)的左側與所述P下沉摻雜(105)的右側相連，所述第四場氧隔離區(114)的右側與所述高壓N阱(102)的右側邊緣相連； 所述P+注入區(106)與第一金屬1(115)相連接，所述第一 N+注入區(107)與第二金屬1(116)相連接，所述多晶硅柵(112)與第三金屬1(117)相連接，所述第一金屬I (115)、所述第二金屬I (116)和所述第三金屬I (117)均與金屬2 (119)相連，并從所述金屬2 (119)引出一電極(120)，用作器件的金屬陰極； 所述第二 N+注入區(108)與第四金屬1(118)相連，并從所述第四金屬1(118)引出一電極(121)，用作器件的金屬陽極。
2.如權利要求1所述的一種具有高維持電壓的LDMOS結構的ESD保護器件，其特征在于:所述第二 N+注入區(108)的兩側到所述P下沉摻雜(105)兩側邊緣的橫向長度必須控制在一定的數值范圍內，以提高器件的維持電壓，所述多晶硅柵(112)及其覆蓋的所述薄柵氧化層(111)的橫向長度必須滿足一定的范圍，以滿足不同開啟電壓的ESD保護需求。
3.如權利要求1所述的一種具有高維持電壓的LDMOS結構的ESD保護器件，其特征在于:所述金屬陽極、所述第二 N+注入區(108)、所述P下沉摻雜(105)、所述第N阱(104)、所述高壓N阱(102)、所述P阱(103)、所述第一 N+注入區(107)和所述金屬陰極構成一條齊納二極管與SCR串聯結構的ESD電流泄放路徑，以提高器件的二次失效電流、增強器件的ESD魯棒性。·
【文檔編號】H01L29/78GK103715233SQ201410011734
【公開日】2014年4月9日 申請日期:2014年1月10日 優先權日:2014年1月10日
【發明者】顧曉峰, 黃龍, 梁海蓮, 畢秀文 申請人:江南大學