半導體襯底、半導體器件及半導體襯底制造方法
【專利摘要】本發明公開了一種半導體襯底、半導體器件及半導體襯底制造方法，所述半導體襯底包括第一半導體層以及位于所述第一半導體層上的第二半導體層，所述第一半導體層和第二半導體層以及各自按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面。本發明的半導體襯底具有特殊的晶格結構和力學結構，將半導體襯底設為復合型襯底結構，同樣襯底厚度的條件下，可以減少半導體外延層施加的應力對半導體襯底產生的損害，從而減半導體襯底破碎的幾率；同時可以減小工藝難度，增強半導體器件的可靠性。
【專利說明】半導體襯底、半導體器件及半導體襯底制造方法
【技術領域】
[0001]本發明涉及微電子【技術領域】，特別是涉及一種半導體襯底、半導體器件及半導體襯底制造方法。
【背景技術】
[0002]以氮化鎵為代表的III族氮化物越來越受到人們的重視，因為III族氮化物可以廣泛用作半導體照明的發光二極管(LED)和高功率電子器件。由于本征襯底的缺乏，氮化鎵器件普遍制備在異質襯底上，比如藍寶石、碳化硅和硅。硅襯底由于其廣泛的應用性，它的尺寸和質量都是在上述幾種襯底材料當中最好的。目前互補金屬氧化物半導體(CMOS)的主流技術就是基于12寸的硅基板，而且硅的價格也是其他幾種材料不能比擬的。所以，在大尺寸硅襯底上制備氮化鎵材料，是降低氮化鎵基器件成本的最佳辦法。
[0003]但是，由于氮化鎵和硅之間存在巨大的晶格失配和熱失配，在制備和冷卻的過程中會引入大量的應力。這個應力會造成外延片的翹曲和外延膜的龜裂，另外對硅襯底本身也有很大的傷害。由于硅襯底中殘余的應力，在工藝過程中硅上的氮化鎵外延片會發生破碎，造成巨大的損失。為了避免這種情況，通常的辦法是采用厚的硅基板，但是工藝線對襯底的厚度都存在一個上限。當硅襯底的厚度超過一定臨界值之后，工藝設備無法處理，比如光刻機無法聚焦對準，工藝無法實現。
[0004]因此，針對上述技術問題及改進方法，有必要提供一種半導體襯底、半導體器件及半導體襯底制造方法。
【發明內容】
[0005]為了解決上述問題，本發明提出了一個復合襯底結構的概念。通常來說，由于對稱性的原因，氮化鎵外延片最好都是在Si (111)襯底上制備，使得制備的外延膜具有較好的晶體質量、電學性質和光學性質。氮化鎵的晶格結構具有六角對稱的特點，在應力釋放的時候也遵循同樣的關系。而Si (111)的解離面也有三角對稱的特點，硅襯底在因受到應力而損傷的時候則是三角對稱。由于對稱的匹配關系，在Si(Ill)上制備的氮化鎵晶體質量最好，但是相應的，在受到應力的時候也是最容易破碎的。為了避免這種情況，本發明提出了利用硅非對稱復合襯底來制備氮化鎵外延層。
[0006]硅半導體內的應力是隨著同一晶向的硅的厚度增加而不斷累積的，而當同一晶向的硅的表面處與另一晶向的硅相接觸時，應力會減少而不會累積。本發明通過引入兩層或多層不同晶向的Si (111)，使相互接觸的Si(Ill)半導體層的解離面不重合，從而降低應力通過硅襯底的損傷，防止硅襯底龜裂引起的氮化鎵半導體層的破裂，達到提高氮化鎵半導體層堅固性和可靠性的目的。
[0007]上述復合襯底也可以通過將兩種不同晶向的硅半導體層結合形成，如將Si(Ill)半導體層和Si (100)半導體層結合形成復合襯底結構。通過控制硅片鍵合時的角度，可以使得Si (111)半導體層和Si(IOO)半導體層的解離面不重合，所以氮化鎵外延層產生的缺陷傳遞到其中一個硅半導體層上時將會大大減少，從而避免延續到另一種硅半導體層，減少了氮化鎵外延層的應力導致的襯底破碎的幾率，增強了襯底的堅固性和可靠性。
[0008]上述復合型襯底的制造可以用晶片鍵合的方法完成，例如可以把兩片較薄襯底按照不同的晶向錯開一定角度進行鍵合生成復合襯底。
[0009]為了實現上述目的，本發明實施例提供的技術方案如下:
[0010]一種半導體襯底，所述半導體襯底包括第一半導體層以及位于所述第一半導體層上的第二半導體層，所述第一半導體層和第二半導體層、所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層、所述第一半導體層與所述第二半導體層按其晶格對稱性旋轉后、以及所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面。
[0011]作為本發明的進一步改進，所述第一半導體層和第二半導體層的材料相同或不同。
[0012]作為本發明的進一步改進，所述第一半導體層和第二半導體層具有相同的晶格結構，第一半導體層和第二半導體層在垂直方向上具有相同的晶向、在水平方向上的晶向不重合。
[0013]作為本發明的進一步改進，所述第一半導體層和第二半導體層的晶體結構不同，第一半導體層和第二半導體層在水平方向的晶向不重合。
[0014]作為本發明的進一步改進，所述第一半導體層的材料形態包括晶態、非晶態和無定形態的一種或多種的組合。
[0015]作為本發明的進一步改進，所述無定形材料還包括非半導體材料，所述非半導體材料包括氮化鋁、多晶碳化硅、陶瓷和石英。
[0016]作為本發明的進一步改進，所述第一半導體層為無定形材料時，第一半導體層和第二半導體層的鍵合方向不受限制。
[0017]作為本發明的進一步改進，所述第二半導體層為晶體層。
[0018]作為本發明的進一步改進，所述第一半導體層和第二半導體層依次交替形成三層
或三層以上的層疊結構。
[0019]作為本發明的進一步改進，所述層疊結構包括位于第一半導體層和/或第二半導體層之間的介質層。
[0020]作為本發明的進一步改進，所述介質層與相鄰的第一半導體層和/或第二半導體層在垂直方向上具有相同的晶向、在水平方向上晶向不重合。
[0021]作為本發明的進一步改進，所述介質層與相鄰的第一半導體層和/或第二半導體層的晶體結構不同，且在水平方向上晶向不重合。
[0022]相應地，一種半導體器件，所述半導體器件包括半導體襯底以及位于所述半導體襯底上的半導體外延層，所述半導體襯底包括第一半導體層以及位于所述第一半導體層上的第二半導體層，所述第一半導體層和第二半導體層、所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層、所述第一半導體層與所述第二半導體層按其晶格對稱性旋轉后、以及所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面。
[0023]作為本發明的進一步改進，所述半導體外延層包括硅、砷化鎵、氮化鎵、鋁鎵氮、銦鎵氮、鋁鎵銦氮中的一種或多種的組合。
[0024]作為本發明的進一步改進，所述半導體器件包括發光二極管、激光二極管、高電子遷移率晶體管、場效應晶體管、肖特基二極管、PIN 二極管和太陽能電池。
[0025]相應地，一種半導體襯底的制造方法，所述方法包括:
[0026]S1、提供第一半導體層；
[0027]S2、在所述第一半導體層上制備第二半導體層，所述第一半導體層和第二半導體層、所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層、所述第一半導體層與所述第二半導體層按其晶格對稱性旋轉后、以及所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面。
[0028]作為本發明的進一步改進，所述步驟S2后還包括:
[0029]在所述第二半導體層上制備半導體外延層。
[0030]作為本發明的進一步改進，所述第一半導體層和所述第二半導體層的制備方法包括直拉法、區熔法、物理氣相沉積和化學氣相沉積中的一種或多種的組合。
[0031]作為本發明的進一步改進，所述步驟S2中在所述第一半導體層上制備第二半導體層的方法包括晶片鍵合。
[0032]作為本發明的進一步改進，所述半導體外延層的制備方法包括金屬有機物化學氣相沉積、分子束外延和氫化物氣相外延中的一種或多種的組合。
[0033]作為本發明的進一步改進，所述步驟S2后還包括:
[0034]在所述第二半導體層上依次交替制備第一半導體層、或第一半導體層和第二半導體層，形成三層或三層以上的層疊結構。
[0035]作為本發明的進一步改進，所述方法還包括:
[0036]在第一半導體層和/或第二半導體層之間生長介質層。
[0037]作為本發明的進一步改進，介質層通過沉積、熱氧化或者氮化的方法制成，沉積的方法包括CVD、PECVD, LPCVD, RTCVD, MOCVD, MBE、ALD中的一種或多種的組合。
[0038]本發明提供的半導體襯底、半導體器件及半導體襯底制造方法使得半導體襯底具有特殊的晶格結構和力學結構，將半導體襯底設為復合型襯底結構，同樣襯底厚度的條件下，可以減少半導體外延層施加的應力對硅襯底產生的損害，從而減少硅襯底破碎的幾率；同時可以減小工藝難度，增強半導體器件的可靠性。
【專利附圖】
【附圖說明】
[0039]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明中記載的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0040]圖1為本發明中涉及到的硅各個晶向的示意圖；
[0041]圖2為本發明第一實施方式中上層Si(Ill)的〈-211〉方向和下層Si(Ill)的〈1-10〉方向平行的半導體襯底結構圖；
[0042]圖3為本發明第二實施方式中上層的Si(Ill)的〈-211〉方向和下層Si(Ill)的〈-101〉方向平行的半導體襯底結構圖；[0043]圖4(a)為本發明第三實施方式中上層的Si (111)的〈_211>方向和下層Si (111)的〈-211〉方向存在一個偏角的半導體襯底結構圖，圖4(b)和圖4(c)分別為上層Si(Ill)和下層Si (111)的俯視圖；
[0044]圖5 (a)為本發明第四實施方式中上層的Si (111)的〈_211>方向和下層Si (100)的〈-110〉方向存在一個偏角的半導體襯底結構圖，圖5(b)和圖5(c)分別為上層Si(Ill)和下層Si (100)的俯視圖；
[0045]圖6為本發明第五實施方式中具有Si (111)層和Si (100)層交替復合襯底結構的半導體襯底結構圖；
[0046]圖7為本發明第六實施方式中具有Si (110)層和Si (100)層交替復合襯底結構的半導體襯底結構圖；
[0047]圖8為本發明第七實施方式中具有Si (111)層和Si (110)層交替復合襯底結構的半導體襯底結構圖。
【具體實施方式】
[0048]以下將結合附圖所示的【具體實施方式】對本發明進行詳細描述。但這些實施方式并不限制本發明，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本發明的保護范圍內。
[0049]此外，在不同的實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關聯性。
[0050]圖1所示為本發明中涉及到的硅各個晶向的示意圖，以下結合圖1針對不同的實施方式對本發明作進一步說明。
[0051]圖2為本發明第一實施方式中半導體襯底的結構示意圖，即上層Si(Ill)的〈-211〉方向和下層Si (111)的〈1-10〉方向平行的半導體襯底結構圖。本實施方式中，半導體襯底I包括:第一半導體層11 ;位于第一半導體層11上的第二半導體層12，第二半導體層12可以用來制備半導體外延層2。其中，第一半導體層11和第二半導體層12在垂直方向上具有不同的解離面。
[0052]優選地，第一半導體層11可以是半導體材料、無定形材料和晶體中的一種或多種的組合，第一半導體層11選用的半導體材料包括S1、GaN, AIN、SiC, GaAs, InP、金剛石中的一種或多種，無定形材料包括氮化鋁、陶瓷和石英等，當第一半導體層11為無定形材料時，第一半導體層11和第二半導體層12的鍵合方向不受限制。
[0053]第一半導體層12可以是晶體層,第一半導體層12選用的半導體材料包括S1、GaN、AIN、SiC、GaAs, InP、金剛石中的一種或多種，第一半導體層11和第二半導體層12的材料可以相同或不同，但是采用不同的晶向。如第一半導體層和第二半導體層具有相同的晶格結構，第一半導體層和第二半導體層在垂直方向上具有相同的晶向、在水平方向上的晶向不重合；或者第一半導體層和第二半導體層的晶體結構不同，第一半導體層和第二半導體層在水平方向的晶向不重合。
[0054]本實施方式中，第一半導體層11和第二半導體層12具有相同的晶格結構Si(Ill),在垂直方向上具有相同的晶向，但是在水平方向上的晶體對稱性不同。
[0055]上述半導體外延層2可以包括硅、砷化鎵、氮化鎵、鋁鎵氮、銦鎵氮、鋁鎵銦氮中的一種或多種的組合。半導體外延層為氮化物時，可以用于制作多種器件結構，包括發光二極管(LED)、激光二極管、高電子遷移率晶體管(HEMT)、場效應晶體管(FET)、肖特基二極管、PIN 二極管和太陽能電池等。
[0056]本實施方式中，同時提供了上述半導體襯底I的制造方法，包括以下步驟:
[0057]S1、提供第一半導體層11 ；
[0058]S2、在所述第一半導體層11上制備第二半導體層12，第一半導體層11和第二半導體層12在垂直方向上具有不同的解離面。
[0059]進一步地，步驟S2后還包括:在第二半導體層12上制備半導體外延層2。
[0060]本實施方式中還可以在第二半導體層12上依次交替制備第一半導體層、或第一半導體層和第二半導體層，形成三層或三層以上的層疊結構。
[0061]本實施方式中第一半導體層11和第二半導體層12都包括Si (111)半導體層，其中，第二半導體層12即上層Si(Ill)半導體層的〈-211〉方向和第一半導體層11即下層Si (111)半導體層的〈1-10〉方向相互平行。當然在其他實施方式中第二半導體層12的〈-211〉方向和第一半導體層11的〈1-10〉方向之間可以設有夾角，如夾角可以是10°、20°或30°等；第一半導體層11和第二半導體層12可以交替層疊形成復合結構，這樣使得上層Si (111)半導體層和下層Si (111)半導體層的解離面相互錯開，與單一硅半導體層相比，這種方法可以在上層Si(Ill)半導體層和下層Si(Ill)半導體層界面處減小應力的累積，可以避免由于硅半導體層局部的應力累積到整個硅半導體層，導致整個硅襯底發生龜裂。
[0062]圖3為本發明第二實施方式中半導體襯底的結構示意圖，即上層的Si (111)的〈-211〉方向和下層Si (111)的〈-101〉方向平行的半導體襯底結構圖。本實施方式中，半導體襯底I包括:第一半導體層11 ;位于第一半導體層11上的第二半導體層12，第二半導體層12可以用來制備半導體外延層2。
[0063]第一半導體層11包括下層Si(Ill)半導體層，第二半導體層12包括上層的Si(Ill)半導體層，且上層Si (111)半導體層的〈-211〉方向和下層Si (111)層的〈-101〉方向相互平行。優選地，第一半導體層11和第二半導體層12可以交替層疊形成復合結構。這樣可以保證上層Si (111)半導體層和下層Si (111)半導體層具有的解離面不在同一個方向上，從而避免了應力的累積導致的硅襯底的龜裂，可以大大提高硅襯底的可靠性。
[0064]圖4(a)、圖4(b)和圖4(c)為本發明第三實施方式中半導體襯底的結構示意圖，即上層的Si (111)的〈-211〉方向和下層Si (111)的〈-211〉方向存在一個偏角的半導體襯底結構圖。其中，圖4 (a)為該結構的剖面示意圖，圖4(b)和圖4(c)分別為上層Si (111)和下層Si (111)的俯視圖。本實施方式中，半導體襯底I包括:第一半導體層11 ;位于第一半導體層11上的第二半導體層12，第二半導體層12可以用來制備半導體外延層2。
[0065]第一半導體層11包括下層Si(Ill)半導體層，第二半導體層12包括上層的Si(Ill)半導體層，且上層Si (111)半導體層的〈-211〉方向和下層Si (111)層的〈-211〉方向存在一個偏角，該偏角的大小不等于60°或者60°的整數倍。優選地，第一半導體層11和第二半導體層12可以交替層疊形成復合結構。這樣可以保證上層Si (111)半導體層和下層Si(Ill)半導體層具有的解離面不在同一個方向上，從而避免了應力的累積導致的硅襯底的龜裂，可以大大提高硅襯底的可靠性。[0066]圖5(a)、圖5(b)和圖5(c)為本發明第四實施方式中半導體襯底的結構示意圖，即上層的Si (111)的〈-211〉方向和下層Si (100)的〈-110〉方向存在一個偏角的半導體襯底結構圖。其中，圖5(a)為該結構的剖面示意圖，圖5(b)和圖5(c)分別為上層Si (111)和下層Si (100)的俯視圖。半導體襯底I包括:第一半導體層11 ;位于第一半導體層11上的第二半導體層12，第二半導體層12可以用來制備半導體外延層2。本實施方式中，第一半導體層11和第二半導體層12的晶體結構不同，第一半導體層11和第二半導體層12在水平方向的晶向不重合。
[0067]第一半導體層11包括下層Si(IOO)半導體層，第二半導體層12包括上層的Si(Ill)半導體層，且上層Si(Ill)半導體層的〈-211〉方向和下層Si (100)層的〈-110〉方向存在一個偏角，該偏角的大小不等于90°或者90°的整數倍。優選地，第一半導體層和第二半導體層可以交替層疊形成復合結構。這樣可以保證上層Si (111)半導體層和下層Si(IOO)半導體層具有的解離面不在同一個方向上，從而避免了應力的累積導致的硅襯底的龜裂，可以大大提高硅襯底的可靠性。
[0068]圖6為本發明第五實施方式中半導體襯底的結構不意圖，具有Si(Ill)層和Si(IOO)層交替復合襯底結構的半導體襯底結構圖。本實施方式中，半導體襯底I包括三層或三層以上的半導體層交替層疊形成，半導體襯底I上制備有半導體外延層2。
[0069]其中，第一半導體層11包括下層Si (111)半導體層，第二半導體層12包括上層的Si(IOO)半導體層。兩種半導體層層疊形成Si (111)、Si (100)、Si (111)和Si (100)的復合襯底結構。這種方法同樣可以保證各個硅半導體層具有的解離面不在同一個方向上，從而避免了應力的累積導致的硅襯底的龜裂，可以大大提高硅襯底的可靠性。
[0070]進一步地，層疊結構還包括位于第一半導體層和/或第二半導體層之間的介質層，介質層材料包括Si02、SiN、AlN等。介質層與相鄰的第一半導體層和/或第二半導體層在垂直方向上具有相同的晶向、在水平方向上晶向不重合；或者介質層與相鄰的第一半導體層和/或第二半導體層的晶體結構不同，且在水平方向上晶向不重合。一方面，介質材料也可以是無定形態，作為襯底材料的緩沖層，減少應力的累積；另一方面，介質材料具有較高的介電常數(如SiO2介電常數為3.9，SiN介電常數為7.0, AlN介電常數為8.5)和臨界擊穿電場，在保證襯底承受足夠的擊穿電壓的前提下，可以擁有足夠厚度的介質材料，可以保證介質材料的質量，增大襯底材料的堅固性和可靠性。
[0071]圖7為本發明第六實施方式中半導體襯底的結構示意圖，具有Si(IlO)層和Si(IOO)層交替復合襯底結構的半導體襯底結構圖。本實施方式中，半導體襯底I包括三層或三層以上的半導體層交替層疊形成，半導體襯底I上制備有半導體外延層2。
[0072]其中，第一半導體層11包括下層Si (110)半導體層，第二半導體層12包括上層的Si(IOO)半導體層。兩種半導體層層疊形成Si (110)、Si (100)、Si (110)和Si (100)的復合襯底結構。這種方法同樣可以保證各個硅半導體層具有的解離面不在同一個方向上，從而避免了應力的累積導致的硅襯底的龜裂，可以大大提高硅襯底的可靠性。
[0073]進一步地，層疊結構還包括位于第一半導體層和/或第二半導體層之間的介質層，介質層材料包括Si02、SiN、AlN等。介質層與相鄰的第一半導體層和/或第二半導體層在垂直方向上具有相同的晶向、在水平方向上晶向不重合；或者介質層與相鄰的第一半導體層和/或第二半導體層的晶體結構不同，且在水平方向上晶向不重合。一方面，介質材料可以作為襯底材料的緩沖層，減少應力的累積；另一方面，介質材料具有較高的介電常數(如Si02介電常數為3.9, SiN介電常數為7.0, AlN介電常數為8.5),在保證襯底承受足夠的擊穿電壓的前提下，可以擁有足夠厚度的介質材料，可以保證介質材料的質量，增大襯底材料的堅固性和可靠性。
[0074]圖8為本發明第七實施方式中半導體襯底的結構示意圖，具有Si(Ill)層和Si(IlO)層交替復合襯底結構的半導體襯底結構圖。本實施方式中，半導體襯底I包括三層或三層以上的半導體層交替層疊形成，半導體襯底I上制備有半導體外延層2。
[0075]其中，第一半導體層11包括下層Si (111)半導體層，第二半導體層12包括上層的Si(IlO)半導體層。兩種半導體層層疊形成Si (111)、Si (110)、Si (111)和Si (110)的復合襯底結構。這種方法同樣可以保證各個硅半導體層具有的解離面不在同一個方向上，從而避免了應力的累積導致的硅襯底的龜裂，可以大大提高硅襯底的可靠性。
[0076]進一步地，層疊結構還包括位于第一半導體層和/或第二半導體層之間的介質層，介質層材料包括Si02、SiN、AlN等。介質層與相鄰的第一半導體層和/或第二半導體層在垂直方向上具有相同的晶向、在水平方向上晶向不重合；或者介質層與相鄰的第一半導體層和/或第二半導體層的晶體結構不同，且在水平方向上晶向不重合。一方面，介質材料也可以是無定形態，作為襯底材料的緩沖層，減少應力的累積；另一方面，介質材料具有較高的介電常數(如Si02介電常數為3.9，SiN介電常數為7.0, AlN介電常數為8.5)和臨界擊穿電場，在保證襯底承受足夠的擊穿電壓的前提下，可以擁有足夠厚度的介質材料，可以保證介質材料的質量，增大襯底材料的堅固性和可靠性。
[0077]綜上所述，只要襯底中的第一半導體層和第二半導體層以及各自按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面，均可以在第一半導體層和第二半導體層界面處減小應力的累積，可以避免由于第二半導體層局部的應力累積到整個半導體層，導致整個襯底發生龜裂。
[0078]由以上技術方案可以看出，本發明提供的半導體襯底、半導體器件及半導體襯底制造方法使得半導體襯底具有特殊的晶格結構和力學結構，將半導體襯底設為復合型襯底結構，同樣襯底厚度的條件下，可以減少半導體外延層施加的應力對硅襯底產生的損害，從而減少硅襯底破碎的幾率；同時可以減小工藝難度，增強半導體器件的可靠性。
[0079]對于本領域技術人員而言，顯然本發明不限于上述示范性實施例的細節，而且在不背離本發明的精神或基本特征的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發明的范圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內的所有變化囊括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。
[0080]此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
【權利要求】
1.一種半導體襯底，其特征在于，所述半導體襯底包括第一半導體層以及位于所述第一半導體層上的第二半導體層，所述第一半導體層和第二半導體層、所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層、所述第一半導體層與所述第二半導體層按其晶格對稱性旋轉后、以及所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面。
2.根據權利要求1所述的半導體襯底，其特征在于，所述第一半導體層和第二半導體層的材料相同或不同。
3.根據權利要求2所述的半導體襯底，其特征在于，所述第一半導體層和第二半導體層具有相同的晶格結構，第一半導體層和第二半導體層在垂直方向上具有相同的晶向、在水平方向上的晶向不重合。
4.根據權利要求2所述的半導體襯底，其特征在于，所述第一半導體層和第二半導體層的晶體結構不同，第一半導體層和第二半導體層在水平方向的晶向不重合。
5.根據權利要求1所述的半導體襯底，其特征在于，所述第一半導體層的材料形態包括晶態、非晶態和無定形態的一種或多種的組合。
6.根據權利要求5所述的半導體襯底，其特征在于，所述無定形材料還包括非半導體材料，所述非半導體材料包括氮化鋁、多晶碳化硅、陶瓷和石英。
7.根據權利要求5所述的半導體襯底，其特征在于，所述第一半導體層為無定形材料時，第一半導體層和第二半導體層的鍵合方向不受限制。
8.根據權利要求1所述的半導體襯底，其特征在于，所述第二半導體層為晶體層。
9.根據權利要求1所述的半導體襯底，其特征在于，所述第一半導體層和第二半導體層依次交替形成三層或三層以上的層疊結構。
10.根據權利要求9所述的半導體襯底，其特征在于，所述層疊結構包括位于第一半導體層和/或第二半導體層之間的介質層。
11.根據權利要求10所述的半導體襯底，其特征在于，所述介質層與相鄰的第一半導體層和/或第二半導體層在垂直方向上具有相同的晶向、在水平方向上晶向不重合。
12.根據權利要求10所述的半導體襯底，其特征在于，所述介質層與相鄰的第一半導體層和/或第二半導體層的晶體結構不同，且在水平方向上晶向不重合。
13.—種包括權利要求1~12中任意一項中半導體襯底的半導體器件,其特征在于,所述半導體器件包括半導體襯底以及位于所述半導體襯底上的半導體外延層，所述半導體襯底包括第一半導體層以及位于所述第一半導體層上的第二半導體層，所述第一半導體層和第二半導體層、所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層、所述第一半導體層與所述第二半導體層按其晶格對稱性旋轉后、以及所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面。
14.根據權利要求13所述的半導體器件，其特征在于，所述半導體外延層包括硅、砷化鎵、氮化鎵、鋁鎵氮、銦鎵氮、鋁鎵銦氮中的一種或多種的組合。
15.根據權利要求13所述的半導體器件，其特征在于，所述半導體器件包括發光二極管、激光二極管、高電子遷移率晶體管、場效應晶體管、肖特基二極管、PIN 二極管和太陽能電池。
16.—種如權利要求1所述的半導體襯底的制造方法，其特征在于，所述方法包括: 51、提供第一半導體層； 52、在所述第一半導體層上制備第二半導體層，所述第一半導體層和第二半導體層、所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層、所述第一半導體層與所述第二半導體層按其晶格對稱性旋轉后、以及所述第一半導體層按其晶格對稱性旋轉后與所述第二半導體層按其晶格對稱性旋轉后在垂直方向上均具有不同的解離面。
17.根據權利要求16所述的制造方法，其特征在于，所述步驟S2后還包括: 在所述第二半導體層上制備半導體外延層。
18.根據權利要求16所述的制造方法，其特征在于，所述第一半導體層和所述第二半導體層的制備方法包括直拉法、區熔法、物理氣相沉積和化學氣相沉積中的一種或多種的組合。
19.根據權利要求16所述的制造方法，其特征在于，所述步驟S2中在所述第一半導體層上制備第二半導體層的方法包括晶片鍵合。
20.根據權利要求16所述的制造方法，其特征在于，所述半導體外延層的制備方法包括金屬有機物化學氣相沉積、分子束外延和氫化物氣相外延中的一種或多種的組合。
21.根據權利要求16所述的制造方法，其特征在于，所述步驟S2后還包括: 在所述第二半導體層上依次交替制備第一半導體層、或第一半導體層和第二半導體層，形成三層或三層以上的層疊結構。
22.根據權利要求21所述的制造方法，其特征在于，所述方法還包括: 在第一半導體層和/或第二半導體層之間生長介質層。
23.根據權利要求22所述的制造方法，其特征在于，所述介質層通過沉積、熱氧化或者氮化的方法制成，沉積的方法包括CVD、PECVD、LPCVD、RTCVD、MOCVD、MBE、ALD中的一種或多種的組合。
【文檔編號】H01L33/20GK103681992SQ201410006568
【公開日】2014年3月26日 申請日期:2014年1月7日 優先權日:2014年1月7日
【發明者】程凱 申請人:蘇州晶湛半導體有限公司