使用uv-可硬化黏著膜的激光及等離子體蝕刻晶圓分割的制作方法

使用uv-可硬化黏著膜的激光及等離子體蝕刻晶圓分割的制作方法
【專利摘要】本發明描述使用UV-可硬化黏著膜的激光及等離子體蝕刻晶圓切割。在實例中，本發明的方法包括以下步驟：形成掩模于半導體晶圓上。半導體晶圓利用UV-可硬化黏著膜耦接至承載基板。掩模覆蓋及保護集成電路。以激光劃線工藝圖案化掩模，以提供具有間隙的圖案化掩模。圖案化露出集成電路之間的半導體晶圓區域。接著經由圖案化掩模的間隙蝕刻半導體晶圓，以形成單粒化集成電路。接著以紫外(UV)光照射UV-可硬化黏著膜。接著自承載基板取下單粒化集成電路。
【專利說明】使用UV-可硬化黏著膜的激光及等離子體蝕刻晶圓分割
[0001] 相關申請的交叉引用
[0002] 本申請案主張2012年4月24日申請的美國臨時專利申請案第61/637, 506號和 2012年6月22日申請的美國臨時專利申請案第61/663, 397號的權益，該等申請案全文內 容以引用方式并入本文中。
[0003] 背景
[0004] 1)領域
[0005] 本發明的實施例關于半導體處理領域，且特別關于切割半導體晶圓的方法，每一 晶圓具有多個集成電路于晶圓上。
[0006] 2)相關技術描述
[0007] 在半導體晶圓處理中，集成電路形成在由硅或其它半導體材料組成的晶圓（亦稱 作基板）上。通常，各種半導體、導體或絕緣材料層用于形成集成電路。利用各種已知工藝 來摻雜、沉積及蝕刻該等材料，以形成集成電路。各晶圓經處理而形成大量個別區域，區域 含有稱為晶粒的集成電路。
[0008] 在集成電路形成工藝后，"切割"晶圓，以將個別晶粒彼此分開供封裝或以未封裝 形式用于較大電路內。兩種主要晶圓切割技術為劃線及鋸切。實行劃線時，鉆石尖端劃片 沿著預成形刻劃線移動越過晶圓表面。該等刻劃線沿著晶粒之間的間隔延伸。該等間隔一 般稱作"切割道"。鉆石劃片沿著切割道在晶圓表面形成淺劃痕。如利用輥施加壓力后，晶 圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。劃線可用于厚度約10 密耳（千分之一英寸）或以下的晶圓。對較厚晶圓而言，鋸切是目前較佳的切割方法。
[0009] 實行鋸切時，每分鐘高轉速旋轉的鉆石尖端鋸子接觸晶圓表面及沿著切割道鋸切 晶圓。晶圓裝設在支撐構件上，例如延展整個膜框的黏著膜，鋸子反復施加于垂直與水平切 割道。實行劃線或鋸切的問題在于碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形 成且從晶粒邊緣傳布到基板內，導致集成電路無效。碎裂和破裂在劃線方面尤其嚴重，因為 在晶體結構的〈11〇>方向上，方形或矩形晶粒只有一側可被劃線。是以劈開晶粒另一側將 產生鋸齒狀分離線。由于碎裂和破裂，晶圓上的晶粒間需有額外間距，以免破壞集成電路， 例如使碎片和裂痕與實際集成電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許 多晶粒，以致浪費了否則可被用于電路的晶圓地產（real estate)。使用鋸子加劇了半導體 晶圓上的地產浪費。鋸刃厚度為約15微米。故為確保鋸切周圍的破裂和其它破壞不會損 害集成電路，各晶粒的電路往往需分開300至500微米。另外，切割后，需大量清洗各晶粒， 以移除鋸切工藝產生的微粒和其它污染物。
[0010] 亦可實行等離子體切割，但等離子體切割也有所限制。例如，阻礙等離子體切割實 施的一限制為成本。用于圖案化光阻的標準微影操作將致使實施成本過高。可能阻礙等離 子體切割實施的另一限制為沿著切割道切割時，等離子體處理常用金屬（例如銅）會造成 生產問題或產量限制。
[0011] 概要
[0012] 本發明的實施例系針對使用UV-可硬化黏著膜的激光及等離子體蝕刻晶圓切割。
[0013] 在實施例中，本發明的方法包括以下步驟：形成掩模于半導體晶圓上。半導體晶圓 利用UV-可硬化黏著膜耦接至承載基板。掩模覆蓋及保護集成電路。以激光劃線工藝圖案 化掩模，以提供具有間隙的圖案化掩模。圖案化露出集成電路之間的半導體晶圓區域。接 著經由圖案化掩模的間隙蝕刻半導體晶圓，以形成單粒化集成電路。接著以紫外（UV)光照 射UV-可硬化黏著膜。接著自承載基板取下單粒化集成電路。
[0014] 在實施例中，用于切割具有多個集成電路的半導體晶圓的系統包括工作接口。激 光劃線設備耦接工作接口。等離子體蝕刻腔室耦接工作接口。紫外（UV)照射站耦接工作 接口。UV照射站配置以削弱UV-可硬化黏著膜。
[0015] 在實施例中，切割具有多個集成電路的半導體晶圓的方法包括以下步驟：形成掩 模于硅基板上，硅基板利用UV-可硬化黏著膜耦接至承載基板。掩模覆蓋及保護置于硅基 板上的集成電路。集成電路包括二氧化硅層，二氧化硅層置于低介電常數（K)材料層和銅 層上。方法進一步包括以下步驟：以激光劃線工藝圖案化掩模、二氧化硅層、低K材料層和 銅層，以露出集成電路之間的硅基板區域。接著經由所露出區域蝕刻硅基板，以形成單粒化 集成電路。以紫外（UV)光照射UV-可硬化黏著膜。方法亦包括以下步驟：自承載基板取下 單粒化集成電路。
[0016] 附圖簡述
[0017] 圖1為根據本發明實施例，切割包括多個集成電路的半導體晶圓的方法操作流程 圖。
[0018] 圖2A為根據本發明實施例，在進行切割半導體晶圓的方法期間，對應圖1流程圖 的操作102時，包括多個集成電路的半導體晶圓的截面圖。
[0019] 圖2B為根據本發明實施例，在進行切割半導體晶圓的方法期間，對應圖1流程圖 的操作104時，包括多個集成電路的半導體晶圓的截面圖。
[0020] 圖2C為根據本發明實施例，在進行切割半導體晶圓的方法期間，對應圖1流程圖 的操作106U08時，包括多個集成電路的半導體晶圓的截面圖。
[0021] 圖3為根據本發明實施例的材料堆棧截面圖，材料堆棧可用于半導體晶圓或基板 的切割道區域。
[0022] 圖4A至圖4K為根據本發明實施例，切割半導體晶圓的方法中的各種操作截面圖。
[0023] 圖5為根據本發明實施例，用于激光及等離子體切割晶圓或基板的工具布局方塊 圖。
[0024] 圖6為根據本發明實施例的示例性計算機系統方塊圖。
[0025] 詳細描述
[0026] 茲描述切割半導體晶圓的方法，每一晶圓具有多個集成電路于晶圓上。在以下說 明中提出許多特定細節，例如使用UV-可硬化黏著膜的激光及等離子體蝕刻晶圓切割方 式，以對本發明實施例有更徹底的了解。熟諳此技術者將明白，本發明實施例可不以該等特 定細節實踐。在其它情況下，并不詳述諸如集成電路制造等已知方面，以免讓本發明實施例 變得晦澀難懂。另外，應理解附圖所示各種實施例為代表性說明，故未必按比例繪制。
[0027] 涉及初始激光劃線與后續等離子體蝕刻的混合式晶圓或基板切割工藝可用于晶 粒單粒化。激光劃線工藝可用于干凈地移除掩模層、有機與無機介電層和裝置層。接著在 暴露或部分蝕刻晶圓或基板后，即可終止激光蝕刻工藝。切割工藝的等離子體蝕刻部分接 著可用于蝕穿大塊晶圓或基板，例如穿過大塊單晶硅，以產生晶粒或芯片單粒化或切割。
[0028] 在混合式晶圓或基板切割工藝中，晶圓經特別處置，以供切割及分離晶粒采集。待 切割晶圓通常應保持在載具上，例如切割帶或承載晶圓。載具應確保分離晶粒的清潔度，以 供后續晶粒拾取。例如，裝置晶圓可裝設在切割帶上。晶圓和帶與框一同經歷等離子體蝕 刻工藝。然此方式對所用切割帶有特定要求。
[0029] 本發明的一或更多實施例包括使用玻璃晶圓做為承載晶圓。將裝置晶圓裝設在切 割帶上，然后放到玻璃晶圓上。如此在等離子體蝕刻階段不會涉及帶框。蝕刻后，將晶圓的 裝置側裝設在切割帶上以作保護。隨后，移除玻璃承載晶圓和背側切割帶，及將晶圓裝設在 具有框的切割帶上。接著移除正面保護帶。如此可拾取個別晶粒用于后續封裝與組裝操作。
[0030] 上述包括使用透明或玻璃晶圓的方式包括下列一或更多優點，但不以此為限：（1) 等離子體腔室內能省略使用帶框。此可避免等離子體蝕刻期間切割帶可能劣化和任何伴 隨的腔室構造改變以適應大尺寸帶框方面的擔憂。（2)目前用于等離子體操作的晶圓裝載 與卸載設備仍可使用，包括晶圓儲放匣、機器人或輸送硬件。（3)切割帶與保護帶均可使用 UV-可硬化材料，故可利用UV硬化輕易取下切割帶與保護帶。在一實施例中，適合上述方式 的晶圓厚度為約120微米或更厚。
[0031] 就1C存儲器芯片而言，隨著存儲容量增加，多芯片功能與連續包裝微型化需要極 薄的晶圓切割。就邏輯裝置芯片/處理器而言，主要挑戰在于1C性能提升及采用低k材料 和其它材料。在此情況下，晶圓厚度縮減并非主要驅動力，通常以約100微米至760微米范 圍內的晶圓厚度用于主要應用，以確保足夠的芯片完整性。處理器芯片設計商/芯片制造 商可把測試元件群組（TEG或測試圖案）和對準圖案放在晶圓切割道。一方面，此類測試圖 案可在芯片單粒化工藝期間完全移除。另一方面，測試圖案的復雜度會使測試圖案的尺寸 仍舊相當大，通常垂直晶圓切割道的50微米至100微米范圍。故至少在晶圓頂表面處，需 有約50微米至100微米范圍內的切口寬度，以完全移除測試圖案。是以對邏輯裝置晶圓單 粒化而言，主要焦點為達成無脫層又有效率的切割工藝。
[0032] 就基于鉆石鋸切的純機械方式而言，應用到低k晶圓切割時，即使速度遽減（例如 從典型的40-100毫米/秒降至2至3毫米/秒），多數低k晶圓切割通常仍無法避免因機 械應力造成的碎裂和脫層/裂痕形成。基于純激光剝離的切割技術在產量增進、維持所需 晶粒強度與側壁粗糙度及當使用高功率應付所需產量時降低脫層與芯片破損方面面臨更 大挑戰。數種混合式技術結合激光與常規鋸切，以應付低k晶圓。首先，激光劃過切割道內 的頂部鈍化與金屬結構，該結構乃機械鋸切難以切穿。接著，鋸子用于切穿實際的硅（Si) 基板。此一混合式工藝很慢，且典型的機械鋸切問題仍在。例如，仍有出自鉆石鋸切固有的 機械應力造成晶圓背側碎裂。
[0033] 另外，亦試圖減輕激光誘發的前側碎裂和與低k介電堆棧相關的脫層。例如，把密 封環放在各晶粒周圍當作層間介電質與金屬層片剝/脫層的傳播的阻障層。而且，將一定 銅密度（例如通常為20% -80% )的方形銅網（稱作仿真物或磚）增設在切割道的鈍化層 底下凡缺少對準或測試圖案處。此方式有助于抑制脫層和碎裂。就100微米或更厚的晶圓 而言，切割時，剛性足以讓晶圓直接放在裝設帶上而不需晶粒附接膜（DAF)，如此不會涉及 DAF切割工藝。
[0034] 本文所述實施例可應付1C晶圓的切割應用，特別是具有處理器芯片的晶圓，芯片 厚度為約100微米至800微米，更特別約100微米至600微米厚，于晶圓正面測量的可接受 切割切口寬度為約50微米至200微米，更特別約50微米至100微米（例如對應在激光/ 鋸切混合式工藝中，從晶圓背側測量的典型切口寬度為約30微米至50微米）。一或更多實 施例針對上述混合式激光劃線加上等離子體蝕刻方式，以切割晶圓。
[0035] 圖1為根據本發明實施例，切割包括多個集成電路的半導體晶圓的方法操作流程 圖100。圖2A至圖2C為根據本發明實施例，在進行切割半導體晶圓的方法期間，對應流程 圖100的操作時，包括多個集成電路的半導體晶圓的截面圖。
[0036] 參照流程圖100的操作102和對應圖2A，掩模202形成在半導體晶圓或基板204 上。晶圓或基板204置于UV-可硬化黏著膜214上。UV-可硬化黏著膜214可進一步置于 基板（未圖示）上，例如玻璃基板，此將參照圖4A至圖4K詳述于后。掩模202覆蓋及保護 集成電路206,集成電路206形成在半導體晶圓204的表面。掩模202還覆蓋形成于各集成 電路206間的中間切割道207。
[0037] 根據本發明實施例，形成掩模202包括形成層，例如光阻層或I-線（I-line)圖案 化層，但不以此為限。例如，諸如光阻層的聚合物層可由適合用于微影工藝的材料組成。在 一實施例中，光阻層由正光阻材料組成，例如248納米（nm)光阻、193nm光阻、157nm光阻、 極紫外線（EUV)光阻或具重氮萘醌敏化劑的酚醛樹脂基質，但不以此為限。在另一實施例 中，光阻層由負光阻材料組成，例如聚順異戊二烯和聚桂皮酸乙烯酯，但不以此為限。
[0038] 在實施例中，半導體晶圓或基板204由適合承受制造工藝且供半導體處理層適當 放置于上的材料組成。例如，在一實施例中，半導體晶圓或基板204由IV族基材料組成，例 如結晶硅、鍺或硅/鍺，但不以此為限。在一特定實施例中，提供半導體晶圓204包括提供 單晶硅基板。在特定實施例中，單晶硅基板摻雜雜質原子。在另一實施例中，半導體晶圓或 基板204由III-V材料組成，例如用于制造發光二極管（LED)的III-V材料基板。
[0039] 在實施例中，半導體晶圓或基板204上或內已設置半導體裝置陣列做為部分集成 電路206。此類半導體裝置實例包括存儲器裝置或制造于硅基板且包圍在介電層中的互補 式金屬氧化物半導體（CMOS)晶體管，但不以此為限。多個金屬互連可形成在裝置或晶體管 上并位于周圍介電層中，金屬互連可用于電氣耦接裝置或晶體管而形成集成電路206。導電 凸塊及/或鈍化層可形成在互連層上。組成切割道207的材料可與用于形成集成電路206 的材料類似或一樣。例如，切割道207可由介電材料層、半導體材料層和金屬化層組成。在 一實施例中，一或更多切割道207包括測試裝置，測試裝置類似集成電路206的實際裝置。
[0040] 參照流程圖100的操作104和對應圖2B，利用激光劃線工藝來圖案化掩模202,以 提供具有間隙210的圖案化掩模208,而露出集成電路206間的半導體晶圓或基板204區 域。如此，激光劃線工藝用于移除原本形成在集成電路206間的切割道207材料。根據本 發明實施例，如圖2B所示，以激光劃線工藝圖案化掩模202包括形成溝槽212,使溝槽212 部分進入集成電路206間的半導體晶圓204區域。
[0041] 在實施例中，以激光劃線工藝圖案化掩模202包括使用具飛秒范圍脈寬的激光。 特定言之，具可見光光譜或紫外線（UV)或紅外線（IR)范圍波長（三者總體為寬帶光譜） 的激光可用于提供基于飛秒的激光，即脈寬為飛秒等級（1〇_ 15秒）的激光。在一實施例中， 剝離并非或實質不為波長相依，因此適合復雜膜，例如掩模202、切割道207和也許部分半 導體晶圓或基板204的膜。
[0042] 激光參數選擇（例如脈寬）對開發成功的激光劃線與切割工藝而言至關重要，成 功的工藝可使碎片、微裂和脫層減至最少，以達成干凈的激光劃線切割。激光劃線切割越干 凈，用以最終晶粒單粒化的蝕刻工藝進行越平順。在半導體裝置晶圓中，通常有許多不同材 料類型（例如導體、絕緣體、半導體）和厚度的功能層置于晶圓上。此類材料可包括有機材 料（例如聚合物）、金屬或無機介電質（例如二氧化硅和氮化硅），但不以此為限。
[0043] 置于晶圓或基板上的個體集成電路間的切割道可包括與集成電路本身類似或一 樣的層。例如，圖3為根據本發明實施例的材料堆棧截面圖，材料堆棧可用于半導體晶圓或 基板的切割道區域。
[0044] 參照圖3,切割道區域300包括硅基板頂部302、第一二氧化硅層304、第一蝕刻終 止層306、第一低K介電層308 (例如介電常數小于二氧化硅的介電常數4. 0)、第二蝕刻終 止層310、第二低K介電層312、第三蝕刻終止層314、無摻雜硅玻璃（USG)層316、第二二氧 化硅層318和光阻層320,并具所示相對厚度。銅金屬化物322置于第一與第三蝕刻終止 層306、314間且穿過第二蝕刻終止層310。在特定實施例中，第一、第二和第三蝕刻終止層 306、310、314由氮化硅組成，而低K介電層308、312由碳摻雜氧化硅材料組成。
[0045] 在常規激光照射（例如基于納秒或皮秒的激光照射）下，切割道300的材料在光 吸收和剝離機制方面的行為相當不同。例如，介電層（例如二氧化硅）在正常條件下對所 有市售激光波長本質上是透明的。相較之下，金屬、有機物（例如低K材料）和硅很容易耦 合光子，特別是響應基于納秒或皮秒的激光照射。然在實施例中，可用基于飛秒的激光工 藝，通過在剝離低K材料層和銅層前剝離二氧化硅層，以圖案化二氧化硅層、低K材料層和 銅層。在特定實施例中，基于飛秒的激光照射工藝使用約小于或等于400飛秒的脈沖來移 除掩模、切割道和部分硅基板。
[0046] 根據本發明實施例，適合的基于飛秒的激光工藝特征在于高峰強度（輻照度），此 通常會造成各種材料的非線性交互作用。在此一實施例中，飛秒激光源的脈寬為約10飛秒 至500飛秒范圍，但較佳為100飛秒至400飛秒范圍。在一實施例中，飛秒激光源的波長為 約1570納米至200納米，但較佳為540納米至250納米。在一實施例中，激光和對應光學 系統于工作表面提供約3微米至15微米范圍的焦點，但較佳為約5微米至10微米范圍。
[0047] 工作表面的空間光束分布可為單模（高斯）或具有塑形高帽分布。在實施例中，激 光源的脈沖重復率為約200千赫（kHz)至10兆赫（MHz)范圍內，但較佳為約500kHz至5MHz 范圍內。在實施例中，激光源于工作表面輸送的脈沖能量為約0.5微焦耳（μ J)至100yJ 范圍，但較佳為約1 μ J至5 μ J范圍。在實施例中，激光劃線工藝以約500毫米/秒至5米 /秒范圍的速度沿著工件表面行進，但較佳為約600毫米/秒至2米/秒范圍。
[0048] 劃線工藝可只運行單遍或多遍，但在一實施例中，較佳為1至2遍。在一實施例中， 工件中的劃線深度為約5微米至50微米范圍深，較佳為約10微米至20微米范圍深。可按 特定脈沖重復率以一連串單一脈沖或一連串脈沖猝發來施加激光。在實施例中，產生的激 光束切口寬度為約2微米至15微米范圍，但在硅晶圓劃線/切割中，于裝置/硅界面測量 的切口寬度較佳為約6微米至10微米范圍。
[0049] 可選擇激光參數以獲得益處和優勢，例如在直接剝離無機介電質前，提供夠大的 激光強度來達成離子化無機介電質（例如二氧化硅），及使下層破壞引起的脫層和碎片減 至最少。而且，可選擇參數以利用精確控制的剝離寬度（例如切口寬度）和深度，提供工業 應用有意義的工藝產量。如上所述，基于飛秒的激光遠比基于皮秒和納秒的激光剝離工藝 適合提供此優勢。然即使在基于飛秒的激光剝離光譜中，某些波長可能提供較其它波長更 佳的性能。例如，在一實施例中，波長接近或為UV范圍內的基于飛秒的激光工藝提供比波 長接近或為IR范圍內的基于飛秒的激光工藝還干凈的剝離工藝。在此一特定實施例中，適 合半導體晶圓或基板劃線的基于飛秒的激光工藝以波長約小于或等于540納米的激光為 基礎。在此一特定實施例中，采用約小于或等于400飛秒的激光脈沖，激光波長約小于或等 于540納米。然在替代實施例中，采用雙激光波長（例如結合IR激光和UV激光）。
[0050] 參照流程圖100的操作106和對應圖2C，經由圖案化掩模208的間隙210蝕刻半 導體晶圓204,以形成單粒化集成電路206。根據本發明實施例，如圖2C所示，蝕刻半導體 晶圓204包括蝕刻以激光劃線工藝所形成的溝槽212,以最終完全蝕穿半導體晶圓204。
[0051] 在實施例中，蝕刻半導體晶圓204包括利用等離子體蝕刻工藝。在一實施例中， 實行穿硅通孔型蝕刻工藝。例如，在特定實施例中，半導體晶圓204材料的蝕刻速率大于 25微米/分鐘。極高密度等離子體源可用于晶粒單粒化工藝的等離子體蝕刻部分。適于 進行等離子體蝕刻工藝的處理腔室的示例為取自美國加州Sunnyvale的應用材料公司的 Applied Centura? Silvia? 蝕刻系統。Applied Centura? Silvia? 蝕刻系統結合電容與 感應射頻（RF)耦合，此比僅利用電容耦合更能獨立控制離子密度和離子能量，即使有磁性 增強改善亦然。此結合能有效使離子密度和離子能量去耦合，即使在很低的壓力下，也可達 到相當高密度的等離子體，又無可能有害的高DC偏壓位準。此將造成異常寬廣的工藝窗 口。然可采用任何能蝕刻硅的等離子體蝕刻腔室。在示例性實施例中，深硅蝕刻用于以比 常規硅蝕刻速率快約40%的蝕刻速率蝕刻單晶硅基板或晶圓404,同時維持實質精確的輪 廓控制和實際無扇形扭曲（scallop-free)的側壁。在特定實施例中，實行穿娃通孔型蝕刻 工藝。蝕刻工藝以反應氣體產生的等離子體為基礎，反應氣體通常是氟系氣體，例如SF 6、 C4F8、CHF3、XeF2或任何能以較快蝕刻速率蝕刻硅的其它反應氣體。
[0052] 再次參照圖2C，單粒化集成電路206仍耦接UV-可硬化黏著膜214。參照流程圖 100的操作108和詳述于后的圖4A至圖4K，以UV光照射UV-可硬化黏著膜214,以削弱 UV-可硬化黏著膜214的黏著性。接著，參照流程圖100的操作110和同樣詳述于后的圖 4A至圖4K，自UV-可硬化黏著膜214取下單粒化集成電路206。在實施例中，在單粒化工藝 的激光劃線及等離子體蝕刻部分后，移除圖案化掩模208,此亦如圖2C所示。然圖案化掩模 208可在UV照射UV-可硬化黏著膜214之前、期間或之后移除，此將參照圖4A至圖4K詳述 于后。
[0053] 故再次參照流程圖100和圖2A至圖2C，晶圓切割可藉由最初激光剝穿掩模、通過 晶圓切割道（包括金屬化）并部分進入硅基板而進行。激光脈寬可選在飛秒范圍。接著進 行后續穿硅深等離子體蝕刻，以完成晶粒單粒化。另外，利用UV光曝照來削弱UV-可硬化 黏著膜214,以提供單粒化集成電路。根據本發明實施例，用于切割的材料堆棧特例將參照 圖4A至圖4K描述于后。
[0054] 參照圖4A，處置晶圓以用于激光劃線及等離子體蝕刻的方法包括提供裝置晶圓 400,裝置晶圓400具有作用側402和背側404。如圖4B所示，裝置晶圓400經由背側404 裝設在UV-可硬化黏著膜406上。參照圖4C，裝置晶圓400接著經由UV-可硬化黏著膜406 裝設在承載基板408上。
[0055] 在實施例中，UV-可硬化黏著膜是包括承載膜置于二黏著層間的雙面帶。在此一實 施例中，承載膜由聚氯乙烯組成，二黏著層為基于丙烯酸的黏著層。在一實施例中，UV-可硬 化黏著膜由一旦曝照UV光，黏著性即削弱的材料或材料堆棧組成。在實施例中，UV-可硬 化黏著膜對約365nm的UV光敏感。在此一實施例中，此敏感性能使用LED光來進行硬化。
[0056] 參照圖4D，利用如旋涂光阻或其它材料至作用側402上，以將掩模410置于裝置晶 圓400的作用側402上。如圖4E所示，接著利用激光劃線工藝來圖案化掩模410和部分裝 置晶圓400,以提供刻劃線412而露出部分裝置晶圓400。參照圖4F，把掩模410放在適當 位置，接著利用等離子體蝕刻工藝，蝕穿刻劃線412露出的部分裝置晶圓400至UV-可硬化 黏著膜406。裝置晶圓400的個體化部分414(例如414A、414B)由間隙416隔開，此亦如圖 4F所示。
[0057] 參照圖4G，移除掩模410,以露出裝置晶圓400的現在個體化部分414A、414B的作 用側402。如圖4H所示，接著將保護層418(例如保護帶）涂鋪于作用側402,包括覆蓋間 隙416上面。參照圖41，移除UV-可硬化黏著膜406和承載基板408,以露出裝置晶圓400 的現在個體化部分414A、414B的背側404。
[0058] 在實施例中，以UV光照射UV-可硬化黏著膜包括使UV-可硬化黏著膜的黏著性減 低至少約90%。在實施例中，承載基板408對UV光具透光性。以UV光照射UV-可硬化黏 著膜包括照射通過承載基板而至UV-可硬化黏著膜。在此一實施例中，透明基板是玻璃基 板。
[0059] 參照圖41，裝置晶圓400的個體化部分414A、414B經由背側404附接至切割框422 的帶層420。接著參照圖4K，移除保護層418 (如圖4J所示），以露出個體化部分414A、414B 的作用側402,此例如現為切割框422的帶層420支撐的個體化晶粒。在實施例中，保護層 418亦為UV-可硬化，并可在和用于照射UV-可硬化黏著膜406 -樣或不同的UV照射操作 中移除或削弱。在此階段，個體晶粒可供個別選擇或自切割框422的帶層420拾取。在實 施例中，自帶層420移除單粒化集成電路供封裝用。
[0060] 故根據本發明實施例，將UV-可硬化黏著膜涂鋪于裝置晶圓供單粒化用。將UV-可 硬化黏著膜附接膜涂鋪于承載帶或承載晶圓上。在激光劃線與后續硅蝕刻工藝后，單粒化 晶粒，同時露出沿著晶圓切割道的部分UV-可硬化黏著膜。在一實施例中，接著以UV光照 射UV-可硬化黏著膜后，即自UV-可硬化黏著膜釋開單粒化裝置晶圓。
[0061] 再次參照圖2A至圖2C，寬度約10微米或更小的切割道207可隔開多個集成電路 206。至少部分因嚴格控制激光分布所致，使用基于飛秒的激光劃線方式能獲得如此緊密的 集成電路布局。然應理解即使基于飛秒的激光劃線工藝能達成，并非總是期切割道寬度縮 減至小于10微米。例如，一些應用需有至少40微米的切割道寬度，以于隔開集成電路的切 割道中制造仿真或測試裝置。在實施例中，多個集成電路206可依非限定或自由布局形式 排列在半導體晶圓或基板204上。
[0062] 單一工藝工具可配置以進行混合式激光剝離與等離子體蝕刻單粒化工藝中的許 多或所有操作，混合式工藝包括使用UV-可硬化黏著膜。例如，圖5為根據本發明實施例， 用于激光與等離子體切割晶圓或基板的工具布局方塊圖。
[0063] 參照圖5,工藝工具500包括工作接口（FI) 502,工作接口 502具有多個負載鎖定 室504與工作接口 502耦接。叢集工具506耦接工作接口 502。叢集工具506包括等離子 體蝕刻腔室508。激光劃線設備510亦耦接至工作接口 502。在一實施例中，如圖5所示， 工藝工具500的整體占地面積為約3500毫米（3. 5米）X約3800毫米（3. 8米）。
[0064] 在實施例中，激光劃線設備510內放置激光。在此實施例中，激光是基于飛秒的激 光。激光適于進行混合式激光與蝕刻單粒化工藝的激光剝離部分，包括使用掩模，例如上述 激光剝離工藝。在一實施例中，激光劃線設備500亦包括移動平臺，移動平臺配置以相對激 光移動晶圓或基板（或晶圓或基板的載具）。在特定實施例中，激光亦可移動。在一實施例 中，如圖5所示，激光劃線設備1210的整體占地面積為約2240毫米X約1270毫米。
[0065] 在實施例中，等離子體蝕刻腔室508配置以經由圖案化掩模中的間隙蝕刻晶圓或 基板，以單粒化多個集成電路。在此一實施例中，等離子體蝕刻腔室508配置以進行深硅蝕 刻工藝。在特定實施例中，等離子體蝕刻腔室508是取自美國加州Sunnyvale的應用材料 公司的Applied Centura? Silvia?蝕刻系統。等離子體蝕刻腔室508可特別設計用于深 硅蝕刻，以制造位于單晶硅基板或晶圓上或內的單粒化集成電路。在實施例中，等離子體蝕 刻腔室508包括高密度等離子體源，以促進高硅蝕刻速率。在實施例中，工藝工具500的叢 集工具506部分包括超過一個等離子體蝕刻腔室，以使單粒化或切割工藝達高制造產量。 [0066] 工作接口 502可為適合的大氣端口，以接合具有激光劃線設備510的外側制造設 施和叢集工具506。工作接口 502可包括具有手臂或葉片的機器人，以將晶圓（或晶圓的載 具）從儲放單元（例如前開式晶圓盒）傳送到叢集工具506或激光劃線設備510或二者。
[0067] 叢集工具506可包括適合執行單粒化方法中的功能的其他腔室。例如，在一實施 例中，可包括沉積腔室512來代替附加蝕刻腔室。沉積腔室512可配置以在激光劃線晶圓 或基板前，沉積掩模至晶圓或基板的裝置層上或上方。在此一實施例中，沉積腔室512適于 沉積光阻層。
[0068] 在實施例中，包括紫外線（UV)照射站514,以削弱UV-可硬化黏著膜，該UV照射站 514例如包括UV光源。在此一實施例中，UV照射站配置使UV-可硬化黏著膜的黏著性減低 至少約90%。在實施例中，亦包括測量站做為工藝工具500的部件。
[0069] 本發明的實施例可提供做為計算機程序產品或軟件，計算機程序產品或軟件可包 括內含儲存指令的機器可讀取媒體，用以編程計算機系統（或其它電子裝置）而進行根據 本發明實施例的工藝。在一實施例中，計算機系統耦接圖5所述的工藝工具1200。機器可 讀取媒體包括任何用來儲存或傳遞機器（例如計算機）可讀取形式信息的機構。例如，機 器可讀取（例如計算機可讀取）媒體包括機器（例如計算機）可讀取儲存媒體（例如只讀 存儲器（ROM)、隨機存取存儲器（RAM)、磁盤儲存媒體、光學儲存媒體、快閃存儲裝置等）、機 器（例如計算機）可讀取傳輸媒體（電子、光學、聲音或其它形式的傳播信號（例如紅外線 信號、數字信號等））等。
[0070] 圖6為示例性計算機系統600的機器示意圖，計算機系統600可執行指令集，以促 使機器進行本文所述任一或更多方法。在替代實施例中，機器可連接（例如網絡聯結）至 局域網絡（LAN)、內聯網、外聯網或因特網中的其它機器。機器可由主從網絡環境中的服務 器或客戶機操作，或當作對等（或分布式）網絡環境中的對等方機器。機器可為個人計算 機（PC)、平板PC、機頂盒（STB)、個人數字助理（PDA)、手機、網絡設備、服務器、網絡路由器、 交換機或橋接器，或任何能（循序或按其它方式）執行指令集的機器，指令集指定機器執行 動作。另外，雖然只圖示單一機器，但"機器"一詞亦應視同包括任何機器（例如計算機）的 集合，該等機器個別或共同執行一組（或多組）指令，以進行本文所述任一或更多方法。
[0071] 示例性計算機系統600包括處理器602、主存儲器604 (例如只讀存儲器（ROM)、閃 存、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等動態隨機存取存儲器（DRAM))、靜態 存儲器606 (例如閃存、靜態隨機存取存儲器（SRAM)等）和次存儲器618 (例如數據儲存裝 置），處理器602、存儲器604、606、618透過總線630互相通信。
[0072] 處理器602代表一或更多通用處理裝置，例如微處理器、中央處理單元等。更特別 地，處理器602可為復雜指令集運算（CISC)微處理器、精簡指令集運算（RISC)微處理器、 超長指令字組（VLIW)微處理器、實施其它指令集的處理器或實施指令集組合的處理器。處 理器602亦可為一或更多特殊用途處理裝置，例如專用集成電路（ASIC)、場可編程門陣列 (FPGA)、數字信號處理器（DSP)、網絡處理器等。處理器602配置以執行處理邏輯626,以進 行本文所述操作。
[0073] 計算機系統600可進一步包括網絡接口裝置608。計算機系統600亦可包括視頻 顯示單元610(例如液晶顯示器（LCD)、發光二極管顯示器（LED)或陰極射線管（CRT))、文 數輸入裝置612 (例如鍵盤）、光標控制裝置614 (例如鼠標）和信號產生裝置616 (例如揚 聲器）。
[0074] 次存儲器618可包括機器可存取儲存媒體（或更特定言之為計算機可讀取儲存媒 體）631，機器可存取儲存媒體631儲存體現本文所述任一或更多方法或功能的一或更多組 指令（例如軟件622)。計算機系統600執行軟件622時，軟件622亦可完全或至少部分常 駐在主存儲器604及/或處理器602內，主存儲器604和處理器602亦構成機器可讀取儲 存媒體。軟件622可進一步透過網絡接口裝置608在網絡620上傳送或接收。
[0075] 雖然在示例性實施例中，機器可存取儲存媒體631顯示為單一媒體，但"機器可讀 取儲存媒體"一詞應視同包括單一媒體或多個媒體（例如集中式或分布式數據庫及/或相 關高速緩沖儲存器和服務器），用以儲存一或更多組指令。"機器可讀取儲存媒體" 一詞亦 應視同包括任何能儲存或編碼機器執行的指令集而使機器進行本發明的任一或更多方法 的媒體。因此，"機器可讀取儲存媒體"一詞宜視同包括固態存儲器和光學與磁性媒體，但不 以此為限。
[0076] 根據本發明實施例，機器可存取儲存媒體具有儲存指令，用以促使數據處理系統 進行切割具有多個集成電路的半導體晶圓的方法。方法包括以下步驟：形成掩模于半導體 晶圓上。半導體晶圓利用UV-可硬化黏著膜耦接至承載基板。掩模覆蓋及保護集成電路。 以激光劃線工藝圖案化掩模，以提供具有間隙的圖案化掩模。圖案化露出集成電路間的半 導體晶圓區域。接著經由圖案化掩模的間隙蝕刻半導體晶圓，以形成單粒化集成電路。接 著以紫外（UV)光照射UV-可硬化黏著膜。接著自承載基板取下單粒化集成電路。
[0077] 故揭示使用UV-可硬化黏著膜的激光及等離子體蝕刻晶圓切割。根據本發明實施 例，方法包括以下步驟：形成掩模于半導體晶圓上。半導體晶圓利用UV-可硬化黏著膜耦接 至承載基板。掩模覆蓋及保護集成電路。以激光劃線工藝圖案化掩模，以提供具有間隙的圖 案化掩模。圖案化露出集成電路間的半導體晶圓區域。接著經由圖案化掩模的間隙蝕刻半 導體晶圓，以形成單粒化集成電路。接著以紫外（UV)光照射UV-可硬化黏著膜。接著自承 載基板取下單粒化集成電路。在一實施例中，以UV光照射UV-可硬化黏著膜包含使UV-可 硬化黏著膜的黏著性減低至少約90%。
【權利要求】
1. 一種切割半導體晶圓的方法，所述半導體晶圓包含多個集成電路，所述方法包含以 下步驟： 形成掩模于所述半導體晶圓上，所述半導體晶圓利用UV-可硬化黏著膜耦接至承載基 板，所述掩模覆蓋及保護所述集成電路； 以激光劃線工藝圖案化所述掩模，以提供具有間隙的圖案化掩模，而露出所述集成電 路之間所述半導體晶圓的區域； 經由所述圖案化掩模中的所述間隙蝕刻所述半導體晶圓，以形成單粒化集成電路； 以紫外（UV)光照射所述UV-可硬化黏著膜；及 自所述承載基板取下所述單粒化集成電路。
2. 如權利要求1所述的方法，其特征在于，以UV光照射所述UV-可硬化黏著膜的步驟 包含以下步驟：使所述UV-可硬化黏著膜的黏著性減低至少約90%。
3. 如權利要求1所述的方法，其特征在于，所述承載基板對UV光具透光性，以UV光照 射所述UV-可硬化黏著膜的步驟包含以下步驟：照射通過所述承載基板而至所述UV-可硬 化黏著膜。
4. 如權利要求1所述的方法，其特征在于，進一步包含以下步驟： 在蝕刻所述半導體晶圓后及在照射所述UV-可硬化黏著膜前，移除所述掩模。
5. 如權利要求4所述的方法，其特征在于，進一步包含以下步驟： 在移除所述掩模后及在照射所述UV-可硬化黏著膜前，涂鋪保護層至所述單粒化集成 電路。
6. 如權利要求1所述的方法，其特征在于，所述UV-可硬化黏著膜是雙面帶，所述雙面 帶包含承載膜置于二黏著層之間。
7. 如權利要求6所述的方法，其特征在于，所述承載膜包含聚氯乙烯，所述二黏著層是 基于丙烯酸的黏著層。
8. 如權利要求1所述的方法，其特征在于，所述半導體晶圓具有約在100微米至600微 米的范圍內的厚度。
9. 如權利要求1所述的方法，其特征在于，以所述激光劃線工藝圖案化所述掩模的步 驟包含以下步驟：利用基于飛秒的激光劃線工藝來圖案化，且經由所述圖案化掩模中的所 述間隙蝕刻所述半導體晶圓的步驟包含以下步驟：使用高密度等離子體蝕刻工藝。
10. -種用于切割半導體晶圓的系統，所述半導體晶圓包含多個集成電路，所述系統包 含： 工作接口； 激光劃線設備，所述激光劃線設備耦接所述工作接口； 等離子體蝕刻腔室，所述等離子體蝕刻腔室耦接所述工作接口；及 紫外（UV)照射站，所述UV照射站耦接所述工作接口，所述UV照射站經配置以削弱 UV-可硬化黏著膜。
11. 如權利要求10所述的系統，其特征在于，所述UV照射站經配置使所述UV-可硬化 黏著膜的黏著性減低至少約90%。
12. -種切割半導體晶圓的方法，所述半導體晶圓包含多個集成電路，所述方法包含以 下步驟： 形成掩模于硅基板上，所述硅基板利用UV-可硬化黏著膜耦接至承載基板，所述掩模 覆蓋及保護置于所述硅基板上的集成電路，所述集成電路包含二氧化硅層，所述二氧化硅 層置于低介電常數（K)材料層和銅層上； 以激光劃線工藝圖案化所述掩模、所述二氧化硅層、所述低K材料層和所述銅層，以露 出所述集成電路之間所述硅基板的區域； 經由所露出區域蝕刻所述硅基板，以形成單粒化集成電路； 以紫外（UV)光照射所述UV-可硬化黏著膜；及 自所述承載基板取下所述單粒化集成電路。
13. 如權利要求12所述的方法，其特征在于，以UV光照射所述UV-可硬化黏著膜的步 驟包含以下步驟：使所述UV-可硬化黏著膜的黏著性減低至少約90%。
14. 如權利要求12所述的方法，其特征在于，所述承載基板對UV光具透光性，以UV光 照射所述UV-可硬化黏著膜的步驟包含以下步驟：照射通過所述承載基板而至所述UV-可 硬化黏著膜。
15. 如權利要求12所述的方法，其特征在于，進一步包含以下步驟： 在蝕刻所述硅基板后及在照射所述UV-可硬化黏著膜前，移除所述掩模。
【文檔編號】H01L21/301GK104246986SQ201380021247
【公開日】2014年12月24日 申請日期:2013年4月15日 優先權日:2012年4月24日
【發明者】W-S·類, M·K·喬杜里, T·伊根, B·伊頓, M·R·亞拉曼希里, A·庫瑪 申請人:應用材料公司