三維無源多器件結構的制作方法
【專利摘要】本發明公開了器件的堆疊陣列。在一個實施例中，器件的第一層和第二層電耦接并機械耦接至內插器，所述內插器具有設置在所述第一層和第二層之間的被封裝的第三器件層。所述第一層可被配置為將所述堆疊陣列附接至主機印刷電路板。所述內插器可耦接所述第一層和所述第二層上的器件之間的信號。
【專利說明】三維無源多器件結構
【技術領域】
[0001]所述實施例整體涉及無源電子器件并且更具體地涉及無源器件的三維結構陣列。
【背景技術】
[0002]隨著技術進步，一般來講，產品設計并且特別是移動產品設計，變得越來越小。盡管表面安裝電子器件的使用使得尺寸減小一定量，但產品設計尺寸繼續被迫使變得更小。被表面安裝部件占用的物理區域所帶來的限制現在正阻礙尺寸的減小。在許多情況下，在電路板上方的空間被浪費，當例如單個大型器件需要在電路板上方被允許一定量空間時。
[0003]需要克服由被表面安裝器件占用的物理區域所導致的設計限制以支持更小的且更緊湊的產品設計。因此，需要一種方法來增加電子器件的密度以允許更小的產品設計。
【發明內容】
[0004]所述實施例涉及用于在主機印刷電路板上的小區域中有效地堆疊多個電子器件的裝置、系統和方法。
[0005]在一個實施例中公開了豎直堆疊集成陣列。所述豎直堆疊集成陣列包括至少以下方面:(I)具有至少第一無源器件的第一層；(2)第一導電邊緣板和第二導電邊緣板,它們各自電連接至所述第一無源器件；(3)設置在所述第一導電邊緣板和第二導電邊緣板之間的第二層，所述第二層包括被封裝在所述第二層內的第二無源器件；以及(4)包括至少第三無源器件的第三層，所述第三無源器件具有小占有面積(footprint)的電觸點，所述電觸點被配置為通過微過孔的方式將所述第二無源器件電連接至外部電路。所述外部電路為主機印刷電路板的一部分。所述第二層被設置在所述第一層和所述第三層之間。所述豎直堆疊集成陣列具有高堆積密度。
[0006]在另一實施例中公開了一種用于豎直堆疊集成陣列的組裝方法。所述組裝方法包括至少以下步驟:(I)將第一無源器件嵌入到小印刷電路板(PCB)內；(2)形成用于微過孔的孔，所述孔穿過所述小PCB的第一表面足夠深以露出所述第一無源器件的電連接器；(3)用導電金屬電鍍所述孔以形成微過孔，從而將所述微過孔電耦接至所述第一無源器件的電連接器；(4)用導電金屬基片邊緣電鍍所述小PCB ； (5)將第二無源器件機械耦接至所述小PCB的第一表面；(6)將所述第一無源器件通過所述微過孔電耦接至所述第二無源器件；
[7]將第三無源器件機械耦接至所述所述小PCB的第二表面；(8)將所述第三無源器件通過所述邊緣電鍍層電耦接至所述第二無源器件；以及(9)將所述第二無源器件機械耦接并電耦接至主機PCB。豎直堆疊集成陣列通過豎直堆疊所述第一無源器件、第二無源器件和第三無源器件最小化被所述主機PCB上的無源器件占據的表面積。
[0007]在另一實施例中公開了一種計算系統。所述計算系統包括至少以下器件:⑴主機印刷電路板(PCB);以及(2)減小的占有面積的去耦電容模塊。所述減小的占有面積的去耦電容模塊包括至少以下方面:(I)中間層，包括具有第一表面和第二表面的模塊PCB ;(2)邊緣電鍍層，所述邊緣電鍍層設置在所述模塊PCB的周邊部分上并被布置用于耦接所述模塊PCB的第一表面和第二表面之間的電信號；(3)器件層，包括機械耦接至所述模塊PCB的第一表面并直接電耦接至所述模塊PCB上的邊緣電鍍層的第一去耦電容；(4)附接層，包括機械耦接至所述模塊PCB的第二表面并直接電耦接至所述模塊PCB上的邊緣電鍍層的第二去耦電容；以及(5)被封裝在所述模塊PCB內并通過微過孔與所述第二去耦電容電通信的第三去耦電容，所述微過孔從所述第三去耦電容延伸并穿過所述模塊PCB的第一表面。所述第二去耦電容通過被布置在所述第一 PCB的表面部分上的至少導電跡線被機械耦接并電耦接至所述主機PCB上的電路。中間層、器件層和附接層相對于彼此豎直地設置。
[0008]在另一實施例中公開了一種豎直堆疊集成陣列。所述豎直堆疊集成陣列包括至少以下方面:(1)第一層；(2)第二層；以及(3)第三層。所述第一層包括至少以下方面:(I)具有第一表面和第二表面的薄印刷電路板(PCB) ； (2)設置在所述薄印刷電路板的第一表面和第二表面上的多個表面安裝特征；以及(3)導電邊緣電鍍層，所述導電邊緣電鍍層被布置在所述薄印刷電路板的周邊部分上并被配置成將信號從所述薄PCB的第一表面電耦接至所述薄PCB的第二表面。所述第二層包括至少集成電路，所述集成電路電耦接至所述薄PCB的第一表面上的表面安裝特征中的至少一個。所述第三層包括至少多個無源器件，所述多個無源器件電耦接至所述薄印刷電路板的第二表面上的表面安裝特征并被配置為通過導電邊緣電鍍層的方式將所述集成電路電連接到外部電路。導電邊緣電鍍層電連接所述第二層和第三層。所述薄PCB最小化所述豎直堆疊集成陣列的整體高度，從而增加豎直堆積密度。
[0009]在另一實施例中公開了一種用于組裝豎直堆疊集成陣列的方法。所述方法包括至少以下步驟:(I)用導電金屬基片對薄PCB進行邊緣電鍍；(2)在所述薄PCB的第一表面和第二表面上施加多個表面安裝特征；(3)將第一器件機械耦接至所述薄PCB的第一表面；
(4)將第二無源器件機械耦接至所述薄PCB的第二表面；(5)將所述第二無源器件通過邊緣電鍍層電耦接至所述第一器件；以及(6)將所述第二無源器件機械耦接并電耦接至主機PCB。豎直堆疊集成陣列通過豎直堆疊所述第一器件和第二器件最小化在所述主機PCB上占據的表面積。所述薄PCB的薄型性質最小化所述豎直堆疊集成陣列的豎直高度。
[0010]在另一個實施例中公開了計算設備。所述計算設備包括至少以下方面:(I)具有連接電路的主機印刷電路板(PCB);以及(2)減小的占有面積的無源器件模塊。所述減小的占有面積的無源器件模塊包括至少以下方面:(1)中間層，包括具有第一表面和第二表面的薄PCB ； (2)設置在所述薄PCB的周邊部分上的邊緣電鍍層，所述邊緣電鍍層被布置用于耦接所述薄PCB的第一表面和第二表面之間的電信號；(3)器件層，包括機械耦接至所述薄PCB的第一表面并直接電耦接至所述薄PCB上的邊緣電鍍層的第一無源器件；以及(4)附接層，包括機械耦接至所述薄PCB的第二表面并直接電耦接至薄PCB上的邊緣電鍍層的第二無源器件。所述第二無源器件通過被布置在所述主機PCB的表面部分上的至少導電跡線被機械耦接并電耦接至所述主機PCB上的連接電路。所述第一無源器件和第二無源器件與所述邊緣電鍍層之間的直接連接緩解對橫跨所述薄PCB的第一表面和第二表面的電表面跡線的需要。
【專利附圖】
【附圖說明】
[0011]所述實施例通過下面結合附圖的具體描述將更易于理解，其中類似的附圖標記表示類似的結構元件，并且其中:
[0012]圖1為堆疊陣列的一個實施例的框圖；
[0013]圖2為堆疊陣列的一個實施例的分解圖；
[0014]圖3為堆疊陣列的另一實施例的分解圖；
[0015]圖4A和圖4B示出堆疊陣列的兩種可能電路實施；
[0016]圖5為堆疊陣列的另一實施例的框圖；
[0017]圖6為堆疊陣列的另一實施例的分解圖；
[0018]圖7為堆疊陣列的另一實施例的框圖；
[0019]圖8為堆疊陣列的另一實施例的分解圖；
[0020]圖9為堆疊陣列的另一實施例的框圖；
[0021]圖10為堆疊陣列的另一實施例的分解圖；
[0022]圖11為堆疊陣列另一實施例的框圖；
[0023]圖12為堆疊陣列的一個實施例的分解圖；
[0024]圖13為堆疊陣列的另一實施例的框圖；
[0025]圖14為堆疊陣列的另一實施例的分解圖；
[0026]圖15為堆疊陣列的另一實施例的分解圖；
[0027]圖16為堆疊陣列的示意圖；
[0028]圖17A和圖17B示出用于去耦電容實現的可能面積使用；
[0029]圖18為堆疊陣列的另一實施例的框圖；
[0030]圖19為堆疊陣列的另一實施例的分解圖；
[0031]圖20為堆疊陣列的另一實施例的框圖；
[0032]圖21為堆疊陣列的另一實施例的分解圖；
[0033]圖22為堆疊陣列的另一實施例的框圖；
[0034]圖23為堆疊陣列的另一實施例的分解圖；
[0035]圖24示出安裝在主機PCB上的堆疊陣列的一個實施例；
[0036]圖25為描述組裝堆疊陣列的過程的流程圖；以及
[0037]圖26為描述組裝堆疊陣列的另一過程的流程圖。
【具體實施方式】
[0038]根據本申請的方法和裝置的代表性應用在本部分描述。提供這些實例的目的僅是為了添加上下文并有助于理解所述實施例。因此，對于本領域的技術人員而言將顯而易見的是，可在沒有這些具體細節中的一些或全部的情況下實踐所述實施例。在其他情況下，為了避免不必要地使所述實施例費解，未詳細描述熟知的工序。其他應用也是可能的，使得以下實例不應視為限制性的。
[0039]可單獨地或以任何組合方式來使用所述實施例的各方面、實施例、具體實施或特征。在以下詳細說明中，參考了形成說明書一部分的附圖，在附圖中以舉例說明的方式示出了根據所述實施例的具體實施例。雖然這些實施例描述得足夠詳細，以使本領域的技術人員能夠實踐所述實施例，但應當理解，這些實例不是限制性的；使得可使用其他實施例，并且可在不脫離所述實施例的實質和范圍的情況下做出改變。
[0040]諸如電容、電感、電阻等的無源器件在電子設計中被普遍使用。更具體地，無源器件可安裝在可包括電互連器(也被稱為導電跡線)在內的印刷電路板(PCB)的表面上。然而，在常規布置中，無源器件被側向地安裝到PCB，以這樣的方式使得PCB的寶貴表面積得以利用。這樣做對PCB的器件密度產生了不利影響。因此，減小專用于無源器件的PCB表面積的量可導致既增加器件密度又最終減小在其中安置電子器件所需的產品的量。例如，至少部分無源器件可被豎直地堆疊以具有減小專用于無源器件的PCB表面積的量的效果而不影響PCB的功能，而不是將無源器件側向地安裝到PCB的表面。減小用于安裝無源器件的PCB表面積的另一種方法可依賴于將至少一個無源器件嵌入到PCB基板內部。在其他實施例中，可將集成電路板嵌入到帶有或者不帶有無源器件的PCB基板內。
[0041]在一個實施例中，無源器件的堆疊陣列(本文以后指“堆疊陣列”)包括附接器件的第一層，所述附接器件可用于將堆疊陣列附接到主機PCB、柔性電路或任何其他合適的技術。通常，附接器件可包括還可在堆疊陣列內使用的無源器件。因此，附接器件不僅可用于將堆疊陣列附接到主機PCB，而且它們還可在堆疊陣列內是電功能性的。
[0042]在另一個實施例中，堆疊陣列還可包括中間層。中間層可被稱為內插器。內插器的一側可用于電耦接并機械耦接到附接器件。內插器的相對側可用于支持并耦接至無源器件的第二層。在一個實施例中，內插器可為具有約0.2毫米高度的雙面印刷電路板。
[0043]在另一個實施例中，安裝球諸如焊球或焊料凸塊可用作第一附接層。在另一個實施例中，內插器可被可封裝無源器件以及支持且耦接至內插器上面和下面的其他無源器件的內插器替代。
[0044]圖1為堆疊陣列100的一個實施例的框圖。堆疊陣列100可包括附接層102、內插器104以及器件層106。無源器件可用于形成附接層102和器件層106。無源器件可包括電阻、電感、電容、二極管等。在該示例性實施例中，附接層102可包括與器件層106中的器件尺寸相比相對較大的器件。例如，附接層102可為相對大尺寸的電容，而器件層106可包括相對小尺寸的電容。對器件層106和附接層102中器件的此類器件選擇是受例如所需的電路實現影響的。堆疊陣列100的設計具有靈活性以支持各種位置和取向的各種器件尺寸。圖1用于示出堆疊陣列100的一般性組成；然而，器件的取向可變化很大，因為器件的布置可具有許多自由度，所述自由度由器件尺寸和堆疊陣列100的整體尺寸限制。
[0045]附接層102可電耦接并機械耦接至內插器104。邊緣電鍍層108可用于將信號從內插器的一側耦接至另一側。邊緣電鍍層108可用銅或者可沉積于內插器108上的其他金屬完成。邊緣電鍍層108可有利地減小或消除對內插器104中或者內插器104上的通孔或微過孔110或其他導電跡線的需要以耦接附接層102和器件層106之間的信號。盡管只有三個無源器件在堆疊陣列100的框圖中被示出，但無源器件的其他組合(和因此其他數量)是可能的。應當指出的是，在一些實施例中通孔或微過孔還可用于將信號從內插器的一側耦接至另一側。
[0046]圖2是堆疊陣列100的一個實施例的分解圖200。分解圖200示出附接層102、內插器104和器件層106。在與傳統無源器件安裝技術比較時，在堆疊陣列100內使用堆疊無源器件增加在固定區域內可使用的無源器件的數量。附接層102中包含的器件比器件層106中包含的器件可相對較大，使得設計者將器件定位在器件層106中以減小導電跡線長度并且增加器件部件密度。在該實施例中，器件層106中的器件被配置為平行于附接層102中的器件。其他實施例可支持其他構形，例如器件層106中的器件垂直于附接層102中的器件。
[0047]器件層106中的器件可被附接到內插器104。在一個實施例中，器件層106中的器件可為表面安裝器件，所述表面安裝器件可使用例如焊料電連接至內插器104。與器件層106中的器件對應的基體模型(Land patterns) 202 (焊料模型)被示出在內插器104上。與附接層102上的器件對應的基體模型還可被放置在內插器104上；然而，為了清楚起見這些基體模型未在該視圖中示出。因此，附接層102中的器件還可被焊接到內插器104。該視圖中未示出的是邊緣電鍍層108結構，所述邊緣電鍍層108結構可用于將信號從內插器104的一側耦接至另一側。通孔或微過孔110(未示出)還可用于通過如圖1所示的內插器104耦接信號。
[0048]圖3是堆疊陣列100的另一實施例的分解圖300。在該實施例中，器件層106的器件可垂直于附接層102上的器件放置。這樣，例如導電跡線長度可為最優，或者無源器件之間的信號串擾可減小。內插器104上的基體模型302可對應于器件層106中器件的取向而改變。該實施例的其他方面可與圖2中示出的實施例共享。
[0049]圖2和圖3的實施例可基于設計者所需的電路實現來選擇。電路實現可驅動器件布置的構形。圖4A-4B示出兩種可能的電路實現。圖4A示出器件層106的器件串聯連接并進一步并聯連接到附接層102的器件。圖4B示出所有器件102和106并聯連接。圖4A-4B不是意在窮舉，而是示例性的，示出可被堆疊陣列100支持的可能構形。本領域的技術人員將認識到其他構形是可能的。任何特定的電路實現可影響附接層102和附加的106層上器件的布置。通常，器件可被布置以最小化導電跡線長度，減少或避免使用過孔，減小寄生電感或影響其他設計目標。
[0050]圖5為堆疊陣列500的另一實施例的框圖。堆疊陣列500包括附接層502、內插器504和器件層506。在該實施例中，包含在附接層502中的器件比包含在器件層506中的器件尺寸上可相對較小。此外，器件尺寸的選擇可受設計目標的影響。堆疊陣列500(和總的來說堆疊陣列設計)在支持許多器件尺寸和器件取向方面為設計者提供靈活性。邊緣電鍍層結構508可用于耦接附接層502和器件層506之間的信號。微過孔或通孔510還可用于耦接內插器504上的信號。
[0051]圖6為堆疊陣列500的一個實施例的分解圖600。如圖所示，該實施例可包括附接層502、內插器504和器件層506。如上所述，形成附接層502的器件比形成器件層506的器件尺寸上相對較小。對應于附接層502和器件層506中器件的基體模型可放置在內插器504上以將層502、層506電耦接并機械耦接至內插器504。對應于器件層506中器件的基體模型602被示出在內插器504上。為了清楚起見，對應于附接層502中器件的基體模型未示出。如圖2和圖3中所述，附接層502和/或器件層506內器件的取向可變化以適應任何特定的電路實現和電路設計目標。
[0052]圖7為堆疊陣列700的另一實施例的框圖。堆疊陣列700可包括附接層702、內插器704和器件層706。在該實施例中，附接層702中包括的器件可與器件層706中包括的器件具有大約相同的尺寸。如上所述，選擇使用大約相同尺寸的器件可受設計需求的影響(例如，要實現的特定電路)。堆疊陣列700 (和總的來說堆疊陣列設計)在支持許多器件尺寸和器件取向方面向設計者提供靈活性。如上所述，附接層702和器件層706中的器件可以許多方式被取向以實現設計目標，例如減小跡線長度。邊緣電鍍層708可用于耦接附接層702和附加層706之間的信號。
[0053]圖8為堆疊陣列700的一個實施例的分解圖800。在該實施例中，附接層702中的器件可垂直于器件層706中的器件布置。附接層702和器件層706中的器件之間的此類取向可例如優化跡線長度或減小信號串擾。如前，對應于附接層702和器件層706中器件的基體模型802可放置在內插器704上，以將層702、層706電耦接并機械耦接至內插器704。對應于器件層中器件的基體模型802示出在內插器704上。為了清楚起見，用于附接層702中器件的基體模型未不出。
[0054]圖9為堆疊陣列900的另一實施例的框圖。堆疊陣列900包括附接層902、內插器904和器件層906。附接層902可包括焊球、焊料凸塊或如圖所示的其他金屬安裝球。內插器904可將諸如無源器件的器件908封裝在內插器902的界限內。無源器件可為電阻、電感、電容、二極管等。將器件908封裝在內插器904內通過將無源器件放置在換句話講不使用的空間中可在產品設計中節省空間。在該示例性實施例中，示出了兩個無源器件908。其他實施例可具有多于兩個或少于兩個的封裝器件。在該框圖中，堆疊陣列900可在器件層906中具有單個器件。其他實施例可在器件層906中具有兩個或更多的器件。通過用于安裝球柵陣列(BGA)、芯片級封裝(CSP)或類似裝置的通用焊接技術可將堆疊陣列900安裝到主機PCB。來自附接層902的信號可被耦接至封裝器件908或器件層906。邊緣電鍍層910可用于將信號直接從錨層902耦接至器件層。微過孔或通孔912可用于通過內插器902耦接信號。
[0055]圖10為堆疊陣列900的一個實施例的分解圖1000。該實施例包括錨層902、內插器904和器件層906。在該示例性具體實施中，錨層902可包括焊球、焊料凸塊或用于附接堆疊陣列900并將信號耦接至堆疊陣列900及耦接來自堆疊陣列900的信號的其他技術上可行的裝置。如圖所示，兩個器件908被封裝在內插器904中。其他實施例可在內插器904中具有多于兩個或少于兩個的器件908。可通過微過孔、通孔912或其他技術上可行的裝置穿過內插器904將錨層902耦接至封裝器件908。其他微過孔或通孔(為了清楚起見未示出)可將封裝器件908耦接至基體模型1002。基體模型1002可用于將器件層906機械耦接并電耦接至內插器904。另外，圖9中示出的邊緣電鍍層910(為了清楚這里省略)可將來自附接層902的信號耦接至器件層906。
[0056]圖11為堆疊陣列1100的另一實施例的框圖。堆疊陣列1100可包括附接層1102、內插器1104和器件層1106。內插器1104可封裝器件1108。封裝器件1108可為無源器件，例如電阻、電感、電容、二極管等。堆疊陣列1100可相似于堆疊陣列900 ;然而堆疊陣列1100可在器件層1106內包含更多器件。本領域的技術人員將認識到任何層中器件的數量可由諸如電路功能性的設計目標和堆疊陣列1110的尺寸決定。通孔或微過孔1112可將信號從附接層1102耦接至封裝器件1108并且從封裝器件1108耦接至器件層1106。
[0057]圖12為堆疊陣列1100的一個實施例的分解圖1200。該實施例包括附接層1102、內插器1104和器件層1106。附接層1102可包括焊球、焊料凸塊等。以上文中結合圖10所描述的方式使用通孔或微過孔1112可將信號從附接層1102耦接至封裝器件1108。基體模型1202允許器件層1106中的器件機械耦接并電耦接至內插器1104。
[0058]圖13為堆疊陣列1300的另一實施例的框圖。該實施例兼有來自圖1所示實施例的附接層的元件和圖9所示內插器的元件。堆疊陣列1300可包括附接層1302、內插器1304和器件層1306。附接層1302和器件層1306可包括無源器件，諸如電阻、電感、電容、二極管等。內插器1304可封裝諸如無源器件的器件1308。因此，在附接層1302和器件層1306中使用附加器件的堆疊陣列1300可具有相對較高的部件密度，部分地由于主機PCB上豎直地支持若干無源器件的區域。邊緣電鍍層1310可將信號從附接層1302耦接至器件層1306。使用微過孔或通孔1312可將信號從附接層1302耦接至封裝器件1308或者從器件層1306耦接至封裝器件1308。
[0059]圖14為堆疊陣列1300的一個實施例的分解圖1400。該實施例可包括附接層1302、內插器1304和器件層1306。內插器1304可封裝器件1308。基體模型1402可設置在內插器1304上以機械耦接并電耦接來自器件層1306的器件。可提供其他基體模型(為了清楚起見未示出)以將附接層1302電耦接并機械耦接至內插器1304。通過在內插器1304內嵌入附加無源器件堆疊陣列1400可有利地提高器件部件密度超過圖1或圖9的實施例可具有的器件部件密度。邊緣電鍍層(未示出)、微過孔或通孔1312可將信號從附接層1302耦接至封裝器件1308并從封裝器件1308耦接至器件層1306。
[0060]圖15為堆疊陣列1300的另一實施例的分解圖1500。在該實施例中，附接層1502可包括與器件層1506中的器件相比相對較大的器件。堆疊陣列1300為設計者提供選擇變化尺寸的無源器的靈活性件以實現不同電路。內插器1504可包括封裝器件1508。由于不同信號完整性特性、不同寄生特性等此類實施例可優選于實施例1400。
[0061]當用電容實現堆疊陣列1500時，可實現相對密集的濾波電容陣列的去耦。例如，相對較大的附接層1502器件可為大型去耦電容，封裝器件1508可為中等(mid-range)去耦電容，并且器件層1506可為高頻去耦電容。這在圖16中示意性地示出。通過將三種尺寸的電容稱接在一起可實現多量程上限模塊(mult1-range cap module),同時占據相對較小的區域。用堆疊陣列1500耦接將要濾波的信號(諸如電壓信號)可是相對簡單的。附接層1502僅簡單展示進行直接連接的兩個連接并可允許主機PCB上更短的信號路由。
[0062]由堆疊陣列1500提供的增加的密度通過圖17A和圖17B示出。在圖17A中，示出了大型去耦電容1502、兩個中等去耦電容1508和兩個高頻電容1506的占有面積。占有面積可示出可用于支持分立器件的主機PCB區域的可能量；因此，圖17A示出支持這五個電容所需的主機PCB區域的可能量。圖17B示出堆疊陣列1500的俯視圖。高頻電容1506堆疊在中等電容1508(封裝在內插器1504中)的上方，所述中等電容1508放置在大型去耦電容1502的上方。將圖17B所示的堆疊陣列1500所需的區域與圖17A中分立器件所需的區域相比較凸顯堆疊陣列1500區域的改善的使用。
[0063]圖18為示出另一堆疊陣列實施例的框圖。堆疊陣列1800包括附接層1802和內插器1804。附接層1802可包括無源器件諸如電阻、電感、電容、二極管等。在該實施例中，內插器1804可封裝與先前所封裝的無源器件不同的器件1806。例如，器件1806可為集成電路。在該實施例中，將信號從主機PCB耦接至封裝器件1806可通過微過孔或通孔1808穿過附接層1802。這樣，該實施例可通過將用于封裝器件的區域與附接層1802中使用的器件的區域相結合來減小主機PCB(與用于設備1806的傳統安裝方法相比)上所需的區域。
[0064]圖19為堆疊陣列1800的一個實施例的分解圖1900。如圖所示，附接層1802可包括兩個或更多無源器件。內插器1804可包括對應于附接層1802中器件的基體模型(未示出)。來自主機PCB的信號可通過附接層1802中的器件穿過內插器1804被耦接至封裝器件 1806。
[0065]圖20為堆疊陣列2000的另一實施例的框圖。堆疊陣列2000可包括附接層2002、內插器2004和集成電路2006。附接層2002可包括無源器件諸如電阻、電感、電容、二極管等。在一個實施例中，集成電路2006可為球柵陣列。堆疊陣列2000可有利地使用附接層2002中的無源器件將信號從主機PCB耦接至集成電路2006。這樣，與圍繞且緊鄰集成電路2006擴展無源器件的傳統組裝方法相比較可減小總面積使用。
[0066]圖21為堆疊陣列2000的一個實施例的分解圖2100。堆疊陣列2000包括附接層2002、內插器2004和集成電路2006。通過基體模型2102的對應球或集成電路2106上的其他安裝特征可將集成電路2006安裝到內插器2004。圖21示出通過使用堆疊陣列2000如何節省PCB表面區域，通過使用附接層中的無源器件不僅將集成電路2006附接到PCB，而且將信號耦接至集成電路2006并耦接來自集成電路2006的信號。
[0067]圖22為堆疊陣列2200的另一實施例的框圖。堆疊陣列2200可包括附接層2202、內插器2204和器件層2206。內插器2204可封裝集成電路2208。附接層2202和器件層2206中的器件可為無源器件。使用通孔或微過孔2210穿過內插器2204可耦接來自附接層2202或器件層2206的信號。通過在集成電路2208上方和下方堆疊無源器件堆疊陣列2200可增加電路密度超過傳統設計技術可具有的電路密度。
[0068]圖23為堆疊陣列2200的一個實施例的分解圖2300。堆疊陣列2200包括附接層2202、內插器2204和器件層2206。內插器2204可封裝集成電路2208。在附接層2202內和/或器件層2206內使用的器件可用于支持集成電路2208的功能。例如，器件層2206中的器件可為去耦電容，所述去耦電容可去耦集成電路2208使用的一個或多個電源層。附接層2202中的器件可為用于將信號從主機PCB (未示出)耦接至集成電路2208的器件。例如，來自主機PCB的小信號可通過附接層2202中的AC耦合電容被耦接至集成電路2208。信號路由和部件布局的這種布置與傳統表面安裝部件布局相比可有利地使用主機PCB上較小的表面區域。
[0069]本文所述的堆疊陣列的任何實施例可通過將附接層內的器件耦接至主機被整合進設計中。通常，所述主機為主機印刷電路板(PCB)。圖24示出安裝到主機PCB 2404上的堆疊陣列2402的一個實施例。堆疊陣列2402可包括附接層2406。在該實施例中，附接層2406可通過焊料連接2406被耦接至主機PCB 2404。焊料連接2406可將堆疊陣列2402機械地固定到主機PCB 2404。所述焊料連接還可將電信號從主機PCB 2404耦接至堆疊陣列2402并將電信號從堆疊陣列2402耦接至主機PCB 2404。主機PCB 2404可為印刷電路板、柔性電路板、半剛性電路板或堆疊陣列2402可附接的其他技術上適合的主機。主機PCB2404可將信號耦接至堆疊陣列2402并耦接來自堆疊陣列2402的信號。支持堆疊陣列2402的主機PCB 2404可用于移動設備、手機、個人數據助理、媒體播放器、計算設備和其他電子設備。
[0070]圖25為描述組裝堆疊陣列的過程2500的流程圖；在一些實施例中堆疊陣列可被稱為豎直堆疊集成陣列。在第一步驟2502中，第一無源器件被嵌入在小印刷電路板(PCB)內。取決于第一無源器件的尺寸多個無源器件可被嵌入在小PCB內。這層嵌入器件可被統稱為中間器件層。在最鄰近的步驟2504中形成了用于微過孔的孔以允許從小PCB內延伸至小PCB表面的電連接。在步驟2506中所述孔可用導電金屬電鍍。所述導電金屬可從第一無源器件上的連接器延伸至小PCB的第一表面。在步驟2508中邊緣電鍍層可被添加到小PCB的周邊部分以允許小PCB的第一表面與小PCB的第二表面之間的通信。在步驟2510中第二無源器件被添加到小PCB的第一表面。在步驟2512中可通過微過孔將第二無源器件電耦接至第一無源器件，要么通過第二無源器件與微過孔之間的直接連接要么通過從第二無源器件的電連接器延伸至微過孔的導電跡線。在步驟2514中第三無源器件被機械耦接至小PCB的第二表面，并且在步驟2516中第二無源器件和第三無源器件通過邊緣電鍍層被電耦接。在一個實施例中第二無源器件和第三無源器件兩者均可與邊緣電鍍層直接接觸，從而不需要任何附加的導電跡線被添加到小PCB即可允許電附接。在最終步驟2518中第二無源器件可被機械耦接并電耦接至主機PCB。這樣堆疊區域可以非傳統的方式被表面安裝；相對于可需要更多的無源器件和更多的空間在主機PCB上的其他更復雜的表面安裝工藝安裝通過無源器件被直接完成。
[0071]圖26為描述用于組裝堆疊陣列的過程2600的流程圖；在一些實施例中堆疊陣列可被稱為豎直堆疊集成陣列。在第一步驟2602中，用導電金屬基片將邊緣電鍍層施加到薄印刷電路板(PCB)。這種薄PCB可被統稱為中間器件層。在一個實施例中薄PCB可為約0.2毫米厚，從而最小化堆疊陣列的豎直高度。在步驟2604中多個表面安裝特征可被添加到薄PCB的表面部分。在一些實施例中表面安裝特征可是不同的，這取決于它們匹配到薄PCB的哪一表面。例如，集成電路可需要不同于電容的表面安裝特征。在一個實施例中用球柵陣列可將集成電路安裝到薄PCB。在步驟2606中第一器件可被添加到薄PCB的第一表面。所述第一器件可為無源器件或集成電路。在步驟2608中無源器件可被機械耦接至薄PCB的第二表面。在一些實施例中多個無源器件可被添加到薄PCB的第二表面。在步驟2610中，通過邊緣電鍍層第二無源器件可被電耦接至第一器件。在一個實施例中第二器件可被直接附接至邊緣電鍍層，從而不再需要在薄PCB的第二表面上具有電表面跡線以將第二器件電耦接至邊緣電鍍層。在步驟2612中，第二無源器件可同時機械耦接并電耦接至主機PCB。這樣第二無源器件被用于直接附接堆疊陣列，從而簡化堆疊陣列的附接。在堆疊陣列與主機PCB之間需要多個連接的實施例中沿著薄PCB的第二表面布置多個第二器件可提供足夠數量的連接以允許主機PCB與堆疊陣列之間的多個通信信道。
[0072]可單獨地或以任何組合方式來使用所述實施例的各方面、實施例、具體實施或特征。在上述描述中，為了進行解釋，使用了特定的命名以提供對所述實施例的徹底地理解。然而，對于本領域的技術人員而言顯而易見的是，實踐所述實施例不需要這些具體細節。因此，對特定實施例的上述描述是出于舉例說明和描述的目的而呈現的。這些描述不旨在被認為是窮舉性的或將所述實施例限制為所公開的精確形式。對于本領域的普通技術人員而言顯而易見的是，根據上述教導內容可作出許多修改和變型形式。
【權利要求】
1.一種豎直堆疊集成陣列，包括: 第一層，所述第一層包括第一無源器件； 第一導電邊緣板和第二導電邊緣板，所述第一導電邊緣板和第二導電邊緣板中的每一者均電連接至所述第一無源器件； 第二層，所述第二層設置在所述第一導電邊緣板和第二導電邊緣板之間，所述第二層包括: 第二無源器件，所述第二無源器件被封裝在所述第二層內；以及第三層，所述第三層包括具有減小尺寸的占有面積的電觸點的第三無源器件，所述電觸點被配置為通過微過孔的方式將所述第二無源器件電連接至外部電路，其中所述第一導電邊緣板和第二導電邊緣板電連接所述第一層和第三層，并且其中所述第二層設置在所述第一層和所述第三層之間，其中所述豎直堆疊集成陣列具有高堆積密度。
2.根據權利要求1所述的豎直堆疊集成陣列，其中所述外部電路被布置在電連接且機械連接至所述第三無源器件的主機印刷電路板(PCB)上。
3.根據權利要求1和2所述的豎直堆疊集成陣列，其中所述第二層為具有至少兩層的PCB。
4.根據權利要求3所述的豎直堆疊集成陣列，其中所述第一無源器件為大型去耦電容，所述第二無源器件為中等去耦電容，并且所述第三無源器件為高頻去耦電容。
5.根據權利要求3所述的豎直堆疊集成陣列，其中所述第一無源器件為中等電容，所述第二無源器件為高頻去耦電容，并且所述第三無源器件為大型去耦電容。
6.根據權利要求4和5所述的豎直堆疊集成陣列，其中所述三層中的電容每個彼此并聯電連接。
7.根據權利要求6所述的豎直堆疊集成陣列，其中所述三層中的電容一起充當多量程上限模塊。
8.根據權利要求4所述的豎直堆疊集成陣列，其中所述大型電容垂直于所述中等電容布置，并且所述中等電容垂直于所述高頻電容布置。
9.根據權利要求8所述的豎直堆疊集成陣列，其中所述第三層由多個高頻電容組成，并且所述第二層由多個中等電容組成。
10.一種用于組裝豎直堆疊集成陣列的方法，包括: 將第一無源器件嵌入在第一印刷電路板(PCB)內； 形成用于微過孔的孔，所述孔穿過所述第一 PCB的第一表面足夠深以露出所述第一無源器件的電連接器； 用導電金屬電鍍所述孔以形成所述微過孔，從而將所述微過孔電耦接至所述第一無源器件的電連接器； 用導電金屬基片對所述第一 PCB進行邊緣電鍍； 將第二無源器件機械耦接至所述第一 PCB的第一表面； 通過所述微過孔將所述第一無源器件電耦接至所述第二無源器件； 將第三無源器件機械耦接至所述第一 PCB的第二表面； 通過所述邊緣電鍍層將所述第三無源器件電耦接至所述第二無源器件；以及 將所述第二無源器件機械耦接且電耦接至主機PCB， 其中所述豎直堆疊集成陣列通過豎直地堆疊所述第一無源器件、第二無源器件和第三無源器件來最小化在所述主機PCB上占據的表面積。
11.根據權利要求10所述的方法，其中所述第二無源器件上的電引腳通過被布置在所述第一 PCB的第一表面上的導電跡線被電耦接至所述微過孔。
12.根據權利要求11所述的方法，其中形成所述微過孔由激光鉆執行。
13.根據權利要求12所述的方法，其中所述第一無源器件相對于所述第二無源器件被垂直地布置。
14.一種計算系統，包括: 主機印刷電路板(PCB);以及 減小的占有面積的去耦電容模塊，包括: 中間層，包括具有第一表面和第二表面的模塊PCB, 設置在所述模塊PCB的周邊部分上的邊緣電鍍層，所述邊緣電鍍層被布置為耦接所述模塊PCB的第一表面和第二表面之間的電信號， 器件層，包括第一去耦電容，所述第一去耦電容機械耦接至所述模塊PCB的第一表面并直接電耦接至所述模塊PCB上的邊緣電鍍層， 附接層，包括第二去耦電容，所述第二去耦電容機械耦接至所述模塊PCB的第二表面并直接電耦接至所述模塊PCB上的邊緣電鍍層， 封裝在所述模塊PCB內并通過微過孔與所述第二去耦電容電通信的第三去耦電容，所述微過孔從所述第三去耦電容延伸，并且穿過所述模塊PCB的第一表面， 其中所述第二去耦電容通過被布置在所述主機PCB的表面部分上的至少導電跡線機械耦接并電耦接至所述主機PCB上的電路，并且其中所述中間層、器件層和附接層相對于彼此豎直地設置。
15.根據權利要求14所述的計算系統，其中所述第一去耦電容為大型去耦電容，所述第二去耦電容為高頻去耦電容，并且所述第三去耦電容為中等去耦電容。
16.根據權利要求14所述的計算系統，其中當與水平布置的構形中的電通路長度比較時，所述去耦電容之間的電通路通過所述器件的豎直布置能被大大地縮短。
17.根據權利要求14所述的計算系統，其中被封裝在所述模塊PCB內的所述第三去耦電容由于其在所述模塊PCB內部的位置所提供的擴展的表面積能具有更有效的散熱。
18.根據權利要求15所述的計算系統，其中所述附接層包括多個高頻去耦電容。
19.根據權利要求18所述的計算系統，其中所述多個高頻去耦電容串聯電連接。
20.根據權利要求14所述的計算系統，其中所述邊緣電鍍層被布置在所述模塊PCB的兩個相對周邊邊緣上。
21.一種豎直堆疊集成陣列，包括: 第一層，包括: 具有第一表面和第二表面的薄印刷電路板(PCB)， 設置在所述薄PCB的第一表面和第二表面上的多個表面安裝特征，以及導電邊緣電鍍層，所述導電邊緣電鍍層被布置在所述薄PCB的周邊部分上且被配置為將來自所述薄PCB的第一表面的信號電耦接至所述薄PCB的第二表面； 第二層，包括電耦接至所述薄PCB的第一表面上的所述多個表面安裝特征中的至少一個的集成電路；以及 第三層，包括多個無源器件，所述多個無源器件電耦接至所述薄PCB的第二表面上的多個所述表面安裝特征并被配置為通過所述導電邊緣電鍍層的方式將所述集成電路電連接至外部電路， 其中所述導電邊緣電鍍層電連接所述第二層和第三層，并且其中所述薄PCB最小化所述豎直堆疊集成電路的整體高度，從而增加豎直堆積密度。
22.根據權利要求21所述的豎直堆疊集成陣列，其中所述第三層的所述多個無源器件被電連接并機械連接至主機PCB，所述主機PCB充當所述外部電路的基板。
23.根據權利要求21和22所述的豎直堆疊集成陣列，其中所述薄印刷電路板為約0.2毫米厚。
24.根據權利要求21-23所述的豎直堆疊集成陣列,其中在信息被傳輸給所述外部電路之前所述多個無源器件與所述集成電路合作以完成操作。
25.根據權利要求24所述的豎直堆疊集成陣列，其中所述豎直堆疊集成陣列與所述主機PCB之間的連接的數量能通過在將信息傳輸至所述外部電路之前完成至少一個操作而被減少。
26.根據權利要求23所述的豎直堆疊集成陣列，其中與所述集成電路相關聯的所述表面安裝特征選自:基體模型和焊料球柵陣列。
27.根據權利要求23所述的豎直堆疊集成陣列，其中所述邊緣電鍍層橫跨所述薄PCB的一個邊緣是連續的。
28.根據權利要求23所述的豎直堆疊集成陣列，其中所述豎直堆疊集成陣列的小占有面積允許將所述集成電路及其相關聯的無源器件定位成靠近電源。
29.一種用于組裝豎直堆疊集成陣列的方法，包括: 用導電金屬基片對薄印刷電路板(PCB)進行邊緣電鍍； 在所述薄PCB的第一表面和第二表面上施加多個表面安裝特征； 將第一器件機械耦接至所述薄PCB的第一表面； 將第二無源器件機械耦接至所述薄PCB的第二表面； 將所述第二無源器件通過所述邊緣電鍍層電耦接至所述第一器件；以及 將所述第二無源器件機械耦接并電耦接至主機PCB， 其中所述豎直堆疊集成陣列通過豎直地堆疊所述第一器件和第二器件最小化在所述主機PCB上占據的表面積，并且其中所述薄PCB的低垂直外形最小化所述豎直堆疊集成陣列的豎直堆疊高度。
30.根據權利要求29所述的方法，其中所述第一器件上的電引腳通過布置在所述薄PCB的第一表面上的導電跡線被電耦接至所述邊緣電鍍層。
31.根據權利要求30所述的方法，其中所述第一器件為集成電路。
32.根據權利要求29所述的方法，其中所述第一器件為去耦電容。
33.根據權利要求32所述的方法，其中所述第一無源器件相對于所述第二無源器件被垂直地布置。
34.一種計算設備，包括: 具有連接電路的主機印刷電路板(PCB);以及 減小的占有面積的無源器件模塊，包括: 中間層，包括具有第一表面和第二表面的薄PCB， 設置在所述薄PCB的周邊部分上的邊緣電鍍層，所述邊緣電鍍層被布置為耦接所述薄PCB的第一表面和第二表面之間的電信號， 器件層，包括機械耦接至所述薄PCB的第一表面并直接電耦接至所述薄PCB上的所述邊緣電鍍層的第一無源器件，以及 附接層，包括機械耦接至所述薄PCB的第二表面并直接電耦接至所述薄PCB上的所述邊緣電鍍層的第二無源器件， 其中所述第二無源器件機械耦接并電耦接至所述主機PCB上的所述連接電路，并且其中所述第一無源器件和第二無源器件與所述邊緣電鍍層之間的直接連接緩解了對橫跨所述薄PCB的第一表面和第二表面二者的電表面跡線的需要。
35.根據權利要求34所述的計算設備，其中所述第一無源器件為大去耦電容，并且所述第二無源器件為小去耦電容。
36.根據權利要求35所述的計算設備，其中所述附接層包括多個小去耦電容，所述多個小去耦電容在所述薄PCB上占據的區域的量類似于所述大去耦電容。
37.根據權利要求34所述的計算設備，其中當與和水平布置的構形相關聯的電通路長度比較時，所述第一無源器件和第二無源器件之間的電通路通過所述器件的垂直布置可被大大地縮短。
38.根據權利要求36所述的計算設備，其中所述附接層和器件層二者中的所述無源器件的每個均并聯電連接。
39.根據權利要求34所述的計算設備，其中所述邊緣電鍍層被布置在所述薄PCB的兩個相對邊緣上。
40.根據權利要求34所述的計算設備，其中所述薄PCB為約0.2毫米厚。
【文檔編號】H01L23/12GK104205268SQ201380015907
【公開日】2014年12月10日 申請日期:2013年2月1日 優先權日:2012年2月8日
【發明者】S·X·阿諾德, D·P·基德, S·A·瑪尤, C·P·姆林斯, D·R·派珀, J·M·托馬, T·肯玉 申請人:蘋果公司