用于金屬柵極電極的原子層沉積方法

用于金屬柵極電極的原子層沉積方法
【專利摘要】提供采用摻雜Si、Al、Ga、Ge、In及/或Hf的TiN及/或TaN膜的裝置和方法。此類膜可用作高k介電帽層、PMOS功函數層、鋁阻擋層和/或氟阻擋物。這些TiSiN、TaSiN、TiAlN、TaAlN、TiGaN、TaGaN、TiGeN、TaGeN、TiInN、TaInN、TiHfN或TaHfN膜可用于傳統上使用TiN及/或TaN膜處，或者所述膜可結合TiN及/或TaN使用。
【專利說明】用于金屬柵極電極的原子層沉積方法
[0001]直量
[0002]本發明的實施例大體涉及高介電常數(k)介電質及/或金屬柵極技術。更具體地說，本發明的實施例針對沉積金屬柵極電極的方法。
[0003]微電子裝置被制造在半導體基板上做為集成電路，其中各種導電層彼此互連而容許電子信號在裝置內傳播。此類裝置的實例為互補式金氧半導體(CMOS)場效晶體管(FET)或 MOSFET。
[0004]過去數十年來，MOSFET的尺寸持續微縮，現代集成電路則并入溝道長度小于0.1微米的M0SFET。目前正生產特征尺寸為65納米(nm)(溝道甚至更短)的裝置。由于小型MOSFET呈現比大型裝置高的漏電流和較低輸出電阻，特征尺寸縮小勢必造成一些挑戰。然而基于數種原因，仍期望較小的M0SFET。制作較小晶體管的主要理由是要在特定芯片面積包裝越來越多的裝置，以降低每芯片價格。此外，縮小晶體管尺寸有助于提高速度。
[0005]因小型MOSFET幾何形狀所致，必須降低施加至柵極的電壓，以維持可靠度。為保持性能，亦須降低MOSFET的閾值電壓。由于閾值電壓降低，晶體管將無法以有限的可用電壓擺幅從全關切換成全開。過去忽略的次閾值漏電流現在則會顯著影響裝置性能。
[0006]柵極電極是集成電路的一部分。例如，CMOS晶體管包含置于源極區與漏極區之間的柵極結構，源極區與漏極區形成在半導體基板中。柵極結構通常包含柵極電極和柵極電介質。柵極電極置于柵極電介質之上，以控制溝道區內的帶電載流子流動，溝道區形成在柵極電介質底下的漏極區與源極區之間。柵極電介質通常包含介電常數約4.0或更大的薄材料層(例如柵極氧化物，例如二氧化硅(S12)、氮氧化硅(S1N)和類似物)。當硅CMOS裝置的柵極長度縮減成小于100 nm時，新的高介電常數(k)材料很可能取代氧化硅。此外，金屬柵極很可能取代多晶硅(聚硅)柵極。例如，在一些CMOS晶體管中，柵極電極可由金屬(例如鈦(Ti)、鉭(Ta)、鎢(W)和類似物)和含金屬導電化合物(例如氮化鈦(TiN)、氮化鉭(TaN))的至少一種組成。以金屬和含金屬化合物取代聚硅做為傳統柵極電極材料可減少聚硅耗盡效應相關的不當壓降，及提高CMOS晶體管的驅動電流性能和操作速度。
[0007]目前，ALDTiN已用于金屬柵極工藝的兩個不同步驟:高k帽層及/或PMOS功函數金屬。許多邏輯/晶片代工制造業者實行使用TiCl4和NH3做為前驅物的熔爐應用工藝。然而，以此工藝制造的膜會具有高含氧量，因此可能不適合未來擴充性(氧會增加電子厚度)。因此，需要無這類問題的改良膜。


【發明內容】

[0008]本發明的一方面涉及一種集成電路晶體管裝置。在第一實施例中，本發明涉及一種集成電路晶體管裝置，所述集成電路晶體管裝置包含:置于溝道之上的高k介電層；和在所述高k介電層之上的金屬氮化物層，所述金屬氮化物層選自TiSiN、TaSiN、TiAlN、TaAlN、TiGaN、TaGaN、TiGeN、TaGeN、TiInN、TaInN、TiHfN 和 TaHfN。下面列出各個實施例。將理解下面列出的實施例可不僅如下列出的那樣結合，也可以根據本發明的范圍以其他適合的結合方式結合。
[0009]實施例二包括對實施例一的集成電路晶體管裝置的修改，其中金屬氮化物層接觸高k介電層。
[0010]實施例三包括對實施例一的集成電路晶體管裝置的修改，所述集成電路晶體管裝置進一步包含一或多個中間層，所述一或多個中間層位于高k介電層與金屬氮化物層之間。
[0011]實施例四包括對任何實施例一至三的集成電路晶體管裝置的修改，其中含鋁層位于金屬氮化物膜上面。
[0012]實施例五包括對任何實施例一至四的集成電路晶體管裝置的修改，其中金屬氮化物層由原子層沉積形成，且厚度為約2埃至約200埃的范圍。
[0013]實施例六包括對任何實施例一至五的集成電路晶體管裝置的修改，其中金屬氮化物層的厚度為約5埃至約100埃的范圍。
[0014]實施例七包括對任何實施例一至六的集成電路晶體管裝置的修改，其中金屬氮化物層包含TiSiN。
[0015]本發明的第二方面涉及一種形成具有金屬柵極的集成電路晶體管裝置的方法。因此，本發明的第八實施例涉及一種方法，所述方法包含提供包含高k介電層的基板；及使基板接觸包含Ti或Ta的第一前驅物、包含氨源的第二前驅物和包含S1、Al、Ga、Ge、In或Hf源的第三前驅物，以提供選自 TiSiN、TaSiN, TiAlN, TaAlN, TiGaN, TaGaN, TiGeN, TaGeN,TiInN, TaInN, TiHfN 或 TaHfN 的膜。
[0016]實施例九包括對實施例八的方法的修改，其中第一前驅物選自TaCl5、TaF5、TaBr5、五(二甲基氨基)鉭、第三丁基亞氨基三(乙基甲基酰氨基)鉭、第三丁基亞氨基三(二乙基酰氨基)鉭、TiCl4' TiBr4, Til4、TiF4和四二甲基-氨基鈦。
[0017]實施例10包括對實施例8或9的方法的修改，其中氨源為氨氣或N2H2或N2H4。
[0018]實施例11包括對任何實施例8到10的方法的修改，其中第三前驅物包含一或多種選自AlCl3、AlBr3、三甲基鋁、二甲基氫化鋁、三(二乙基氨基)鋁、三甲基氨氫化鋁、三乙基氣龜*化招、二甲基乙基氣氣化招、二異丁基招、二乙基招、二甲基氣化招、二乙基氣化招、三甲基鎵、三溴化鎵、三氯化鎵、三乙基鎵、三異丙基鎵、三(二甲基酰氨基)鎵、三第三丁基鎵、二鍺烷、甲鍺烷、四甲基鍺、氯化鉿(IV)、第三丁氧化鉿(IV)、四(二乙基酰氨基)鉿(IV)、四(二甲基酰氨基)鉿(IV)、四(乙基甲基酰氨基)鉿(IV)、三氯化銦、三乙基銦、乙酰丙酮銦、碘化銦(I)、甲硅烷、二硅烷、三甲基硅烷和新戊硅烷。
[0019]實施例12包括對任何實施例8-11的方法的修改，其中基板表面同時接觸第一與第三前驅物或第二與第三前驅物。
[0020]實施例13包括對任何實施例8-12的方法的修改，金屬氮化物層包含TiSiN。
[0021]實施例14包括對任何實施例11-13的方法的修改，其中基板表面交替接觸第一、第二和第三前驅物。
[0022]實施例15包括對任何實施例8-14的方法的修改，其中基板表面反復接觸前驅物，以得到約2埃至約200埃的膜厚。
[0023]實施例16包括對任何實施例8-15的方法的修改，其中沉積期間，基板表面的溫度為約200°C至約700°C。
[0024] 實施例17包括對任何實施例8-16的方法的修改，所述方法方法進一步包含在金屬氮化物層之上沉積含鋁層。
[0025]實施例18包括對任何實施例8-17的方法的修改，所述方法進一步包含在金屬氮化物層之上沉積一層，其中沉積所述層包含接觸含氟前驅物。
[0026]本發明的第三方面也涉及一種形成具有金屬柵極的集成電路晶體管裝置的方法。因此，在第19實施例中，本發明涉及一種方法，所述方法包含:提供包含高k介電層的基板；使基板表面接觸兩種前驅物，其中第一前驅物包含Ti或Ta，并且第二前驅物包含氨氣或N2H2或N2H4,以提供包含TaN或TiN的膜；及使基板表面接觸第三前驅物，其中第三前驅物包含 S1、Al、Ga、Ge、In 或 Hf 源，以提供包含 TiSiN、TaSiN, TiAlN, TaAlN, TiGaN, TaGaN,TiGeN, TaGeN, TiInN, TaInN, TiHfN 或 TaHfN 的膜。
[0027]實施例20包括對實施例19的方法的修改，其中在接觸第三前驅物前，基板表面反復接觸第一與第二前驅物。
[0028]附圖簡要說明
[0029]為讓本發明的上述概要特征更明顯易懂，可配合參考實施例說明上文中簡要總結的本發明的更特定的描述，所述實施例部分圖示在附圖中。然而，應注意附圖僅說明本發明典型實施例，故不宜視為限定本發明的范圍，因為本發明可容許其它等效實施例。
[0030]圖1為場效晶體管對的截面圖；
[0031]圖2圖示比較MOSCAP結構的元素含量；及
[0032]圖3圖示根據本發明一或多個實施例的MOSCAP結構的元素含量。
[0033]具體描述
[0034]在描述本發明數個示例性實施例之前，應理解本發明不限于以下敘述提及的構造或工藝步驟細節。本發明能得其它實施例，并可以各種方式實踐或實施。還應理解本發明的復合物和配位體在此可以具特定立體化學的結構式說明。所述說明僅為舉例而已，故不宜將所述結構解釋成限定在任何特定立體化學。反之，所述結構擬涵蓋所有此類具有所示化學式的復合物和配位體。
[0035]本發明的實施例可用于制造半導體裝置，包括需要電容元件的半導體裝置，但不以此為限。此類裝置實例包括金氧半導體場效晶體管(MOSFET)。MOS裝置設計是復雜的工藝。例如，在MOSFET設計方面，最大化驅動電流的改善方式將提高漏電流。反之，如降低漏電流的改善方式會不當影響驅動電流。
[0036]已經發現在電路集成期間，以特定元素摻雜TiN層或TaN層可提供非常有益的結果。此類元素包括 S1、Al、Ga、Ge、In 和 Hf,以提供 TiSiN、TaSiN, TiAlN, TaAlN, TiGaN,TaGaN, TiGeN, TaGeN, TiInN, TaInN, TiHfN 或 TaHfN。這些膜能有利于用在邏輯、DRAM 或閃存的任何金屬柵極或金屬電極應用及/或用在邏輯、DRAM或閃存的任何阻擋層應用。本文所述膜亦可用于其它并行技術應用。例如，所述膜可用于常使用TiN及/或TaN的金屬柵極疊層。此類柵極包括三柵極結構與FINFET和替代柵極結構，但不以此為限。具體地說，在一或多個實施例中，所述膜可用作高k介電帽層、用作PMOS功函數金屬及/或用作鋁阻擋層。在一或多個實施例中，特別是當含氟前驅物用來在金屬氮化物膜之上沉積膜時，金屬氮化物膜可有效做為氟阻擋層。在一些實施例中，除常規的TiN膜及/或TaN膜外，還可使用 TiSiN、TaSiN, TiAlN, TaAlN, TiGaN, TaGaN, TiGeN, TaGeN, TiInN, TaInN, TiHfN 或 TaHfN膜。本文所述膜、方法和裝置呈現較小電子厚度(即EOT)、較低柵極漏電流(即Jg)、改善的裝置/載流子遷移率和較大功函數。所述膜亦呈現較佳Al阻擋性，因而容許Al直接填充在摻雜的TiN/TaN膜之上。
[0037]因此，本發明的一方面涉及一種集成電路晶體管裝置，所述裝置包含:置于溝道之上的高k介電層；及在高k介電層之上的金屬氮化物層，金屬氮化物層選自TiSiN、TaSiN,TiAlN, TaAlN, TiGaN, TaGaN, TiGeN, TaGeN, TiInN, TaInN, TiHfN 和 TaHfN。在一或多個實施例中，金屬氮化物層接觸高k介電層。此實施例與金屬氮化物層為高k介電帽層的情況有關。因金屬氮化物層亦可當作鋁阻擋層，而無需額外的Al阻擋層。故金屬氮化物能具有雙重功能。
[0038]在一或多個其它實施例中，集成電路晶體管裝置進一步包含一或多個中間層，所述一或多個中間層位于高k介電層與金屬氮化物層之間。在這些實施例的某些實施例中，金屬氮化物層能當作采用另一高k介電帽層處的Al阻擋層。在這些實施例的某些其它實施例中，金屬氮化物層當作金屬柵極疊層中的PMOS功函數金屬層。
[0039]本文所述金屬氮化物層可在原子層沉積工藝期間形成，此將進一步描述于后。在某些實施例中，金屬氮化物層可薄如約2A或約5A至至多達約70A、約80A、約10A或約200A。在進一步實施例中，金屬氮化物層的厚度為約2埃至約200埃、約5埃至約100埃、或約5埃至約80埃。
[0040]本發明的一或多個實施例提供特別適于形成互補式金氧半導體(CMOS)集成電路裝置的方法，此將描述于后。其它裝置和應用亦落在本發明范圍內。圖1圖示典型CMOS裝置中FET對的局部截面。所示FET對包含NMOS FET和PMOS FET,但應理解CMOS裝置可包含附加FET且包括具有相同導電類型的FET。裝置100包含摻雜P型材料的硅基板155、位于基板155上的P型外延硅層165、限定于外延層165中的p型阱區120與η型阱區150、限定于P-阱120中的η型晶體管(NM0S FET) 110和限定于η-阱150中的ρ型晶體管(PM0SFET) 140。區域180電性隔離NMOS晶體管110和PMOS晶體管140，并且區域160使晶體管對110、140與基板155上的其它半導體裝置電性隔離。
[0041]根據本發明的一或多個實施例，NMOS晶體管110包含柵極區119、源極區114和漏極區116。柵極區119包括高k介電帽層121和金屬柵極功函數層122。源極區和漏極區為柵極區119的相對側上的η型區。溝道區118介于源極區114與漏極區116之間。柵極介電層112隔開溝道區118和金屬柵極功函數層121。柵極介電層112使第一金屬區121與溝道區118電性絕緣。柵極介電層112、高k介電帽層121和金屬柵極功函數層122在此一起可稱作柵極疊層。柵極介電區112可為任何適合的高k介電材料。根據一或多個實施例，高 k 介電帽層 121 可包含 TiSiN、TaSiN, TiAlN, TaAlN, TiGaN, TaGaN, TiGeN, TaGeN,TiInN、TaInN、TiHfN及/或TaHfN膜。在此類實施例中，高k介電帽層121具有雙重功能，并可做為有效Al阻擋層。或者，高k介電帽層121可包含兩層:TaN或TiN層和摻雜的金屬氮化物層。在一或多個實施例中，TaN層及/或TiN層可用作緩沖層，以防止高k介電層與摻雜的金屬氮化物層反應。當施加適當電壓至P型硅基板155與柵極區122之間時，電子將從P-阱120移入介電層112正下方的區域118，從而產生η型溝道118。源極114與漏極116之間施加的電壓將促使電流在源極114與漏極116之間流動。
[0042]根據一或多個實施例，PMOS晶體管140包含柵極區149、源極區144和漏極區146。柵極區149包括高k介電帽層151和金屬柵極功函數層152。源極區和漏極區為在柵極區149的相對側上的ρ型區。溝道區148介于源極區144與漏極區146之間。柵極電介質142隔開溝道區148和高k介電帽層151。電介質142使高k介電帽層151與溝道區148電性絕緣。柵極介電層142、高k介電帽層151和金屬柵極功函數層152在此一起可稱作柵極疊層。在本發明的一或多個實施例中，高k介電帽層151可包含TiSiN、TaSiN、TiAlN、TaAlN、TiGaN, TaGaN, TiGeN, TaGeN, TiInN, TaInN, TiHfN 和 TaHfN 膜。在此類實施例中，高 k 介電帽層151可具有雙重功能，并做為有效Al阻擋層。在此類實施例中，含鋁膜位于摻雜的金屬氮化物層上面。在一或多個實施例中，高k介電帽層151可包含兩層:TaN或TiN層和摻雜的金屬氮化物層。在一些實施例中，金屬柵極功函數層152為PMOS功函數層，且可包含依所述一或多種方法沉積的 TiSiN、TaSiN,TiAlN,TaAlN,TiGaN,TaGaN,TiGeN,TaGeN,TiInN,TaInN、TiHfN及/或TaHfN膜。當施加適當電壓至ρ型硅基板155與柵極區149之間時，空穴將從η-阱150移入介電層142正下方的區域148，從而產生ρ型溝道148。源極144與漏極146之間施加的電壓將促使電流在源極144與漏極146之間流動。
[0043]因此，在柵極疊層中使用所述金屬氮化物層有許多組合方式。例如，在一個實施例中，柵極疊層可包含高k介電層、然后為帽層(例如摻雜的TiN)、然后為蝕刻終止層(例如摻雜的TaN)、然后為PMOS WF金屬層(摻雜的TiN)。其它實施例涉及按比例縮放的裝置，所述裝置包含高k介電層、然后為高k帽層(例如摻雜的TiN)、然后為PMOS功函數金屬(摻雜的TiN)或只有高k/PMOS WF金屬(例如摻雜的TiN)。
[0044]在一或多個實施例中，摻雜的金屬氮化物層有效做為氟阻擋層。例如，WF6可用來沉積CVD W填充。WF4前驅物中的氟也可能沉積到底下基板而加以改質，例如提高NMOS的功函數。因此，把摻雜的金屬氮化物膜放到NMOS膜之上,可最小化后續使用含氟前驅物沉積時的氟污染。
[0045]本發明的另一方面涉及一種形成具有金屬柵極的集成電路晶體管裝置的方法。方法包含提供包含高k介電層的基板；及使基板接觸包含Ti或Ta的第一前驅物、包含氨源的第二前驅物和包含S1、Al、Ga、Ge、In或Hf源的第三前驅物，以提供選自TiSiN、TaSiN,TiAlN, TaAlN, TiGaN, TaGaN, TiGeN, TaGeN, TiInN, TaInN, TiHfN 或 TaHfN 的膜。在一或多個實施例中，使基板表面接觸包含原子層沉積工藝。在一或多個其它實施例中，基板表面反復接觸前驅物，以得到約2埃至約200埃的膜厚。在某些方法變形中，沉積期間，基板表面的溫度為約200°C至約700°C。
[0046]許多前驅物落在本發明范圍內。前驅物可為在周圍溫度與壓力下的等離子體、氣體、液體或固體。然在ALD腔室內，前驅物會揮發。有機金屬化合物或復合物包括任何含金屬與至少一個有機基(例如燒基、燒氧基、燒氣基和苯胺基)的化學品。如驅物可包含有機金屬化合物和無機/齒化物化合物。
[0047]通常，傳統的TiN/TaN工藝所用任何適合的鉭或鈦前驅物皆可使用。因此，鉭前驅物可包括TaCl5、TaF5, TaBr5、五(二甲基氨基)鉭(PDMAT)、第三丁基亞氨基三(乙基甲基酰氨基)鉭(TBTEMT)和第三丁基亞氨基三(二乙基酰氨基)鉭(TBTDET)，但不以此為限。鈦前驅物可包括TiCl4、TiBr4、TiI4、TiF4、四二甲基-氨基鈦，但不以此為限。此外，任何適合的氨源前驅物皆可使用。實例包括氨氣或N2H2或N2H4,但不以此為限。
[0048]可使用各種摻雜元素的前驅物。鋁前驅物實例包括A1C13、AlBr3、三甲基鋁、二甲基龜!化招、二( 乙基氣基)招、二甲基氣氣化招、二乙基氣氣化招、二甲基乙基氣氣化招、三異丁基鋁、三乙基鋁、二甲基氫化鋁和二乙基氯化鋁，但不以此為限。鎵前驅物實例包括三甲基鎵、三溴化鎵、三氯化鎵、三乙基鎵、三異丙基鎵、三(二甲基酰氨基)鎵和三第三丁基鎵，但不以此為限。鍺前驅物可選自二鍺烷、甲鍺烷和四甲基鍺。鉿前驅物可包括氯化鉿(IV)、第三丁氧化鉿(IV)、四(二乙基酰氨基)鉿(IV)、四(二甲基酰氨基)鉿(IV)和四(乙基甲基酰氨基)鉿(IV)。示例性銦前驅物包括三氯化銦、三乙基銦、乙酰丙酮銦和碘化銦(I)。最后，硅烷前驅物可包括甲硅烷、二硅烷、三甲基硅烷和新戊硅烷，但不以此為限。
[0049]可改變使基板表面接觸前驅物的方式。在一些實施例中，基板表面同時接觸第一與第三前驅物。在其它實施例中，基板表面同時接觸第二與第三前驅物。在又一些其它實施例中，基板表面交替接觸第一、第二和第三前驅物。下表1列出數個非限定順序變化。
[0050]表1:示例件沉積順序
[0051]

【權利要求】
1.一種集成電路晶體管裝置，包含: 高k介電層，所述高k介電層置于溝道之上；及 在所述高k介電層之上的金屬氮化物層，所述金屬氮化物層選自TiSiN、TaSiN、TiAlN、TaAlN, TiGaN, TaGaN, TiGeN, TaGeN, TiInN, TaInN, TiHfN 和 TaHfN。
2.如權利要求1所述的集成電路晶體管裝置，其中所述金屬氮化物層接觸所述高k介電層。
3.如權利要求1所述的集成電路晶體管裝置，進一步包含一或多個中間層，所述一或多個中間層在所述高k介電層與所述金屬氮化物層之間。
4.如權利要求1-3任一項所述的集成電路晶體管裝置，其中含鋁層位于所述金屬氮化物膜上面。
5.如權利要求1-4任一項所述的集成電路晶體管裝置，其中所述金屬氮化物層由原子層沉積形成，且具有約2埃至約200埃的范圍的厚度。
6.如權利要求1-5任一項所述的集成電路晶體管裝置，其中所述金屬氮化物層具有約5埃至約100埃的范圍的厚度。
7.如權利要求1-6任一項所述的集成電路晶體管裝置，其中所述金屬氮化物層包含TiSiN0
8.一種形成具有金屬柵極的集成電路晶體管裝置的方法，所述方法包含: 提供包含高k介電層的基板；及 使所述基板接觸包含Ti或Ta的第一前驅物、包含氨源的第二前驅物和包含S1、Al、Ga、Ge、In 或 Hf 源的第三前驅物，以提供選自 TiSiN、TaSiN, TiAlN, TaAlN, TiGaN, TaGaN,TiGeN, TaGeN, TiInN, TaInN, TiHfN 或 TaHfN 的膜。
9.如權利要求8所述的方法，其中所述第一前驅物選自TaCl5、TaF5、TaBr5、五(二甲基氨基)鉭、第三丁基亞氨基三(乙基甲基酰氨基)鉭、第三丁基亞氨基三(二乙基酰氨基)鉭、TiCl4' TiBr4, Til4、TiF4 和四二甲基-氨基鈦。
10.如權利要求8或9所述的方法，其中所述基板表面同時接觸所述第一前驅物和所述第三前驅物，或同時接觸所述第二前驅物和所述第三前驅物。
11.如權利要求8-10任一項所述的方法，所述金屬氮化物層包含TiSiN。
12.如權利要求8-9和10-11任一項所述的方法，其中所述基板表面交替接觸所述第一前驅物、所述第二前驅物和所述第三前驅物。
13.如權利要求8-12任一項所述的方法，其中所述基板表面反復接觸所述前驅物，以得到約2埃至約200埃的膜厚。
14.如權利要求8-13任一項所述的方法，所述方法進一步包含在所述金屬氮化物層之上沉積含鋁層。
15.如權利要求8-14任一項所述的方法，所述方法進一步包含在所述金屬氮化物層之上沉積一層，其中沉積所述層包含接觸含氟前驅物。
【文檔編號】H01L21/336GK104081531SQ201380007248
【公開日】2014年10月1日 申請日期:2013年2月26日 優先權日:2012年2月27日
【發明者】雷雨, 斯里尼瓦斯·甘迪科塔, 傅新宇, 唐薇, 阿蒂夫·努里 申請人:應用材料公司