后段電可編程熔斷器的制造方法
【專利摘要】本發明公開了一種BEOL電子熔斷器，該BEOL電子熔斷器在通孔內會可靠地燒斷，并且即使在最緊密間距的BEOL層內也能夠形成。該BEOL電子熔斷器能夠使用線路優先的雙鑲嵌工藝來形成，以產生將作為電子熔斷器的可編程鏈路的亞光刻通孔。亞光刻通孔能夠使用標準的光刻技術來圖形化，并且通孔的截面能夠進行調整以匹配目標編程電流。
【專利說明】后段電可編程熔斷器
【技術領域】
[0001]本發明涉及集成電路的電子熔斷器(e-fuse)。更特別地，本發明涉及形成于后段制程(BEOL)的互連金屬層內的電子熔斷器。
【背景技術】
[0002]在先進的集成電路技術中，電子熔斷器已經實現于多晶硅(PC)級別上。在編程期間，持續時間短的高電流脈沖能夠通過電子熔斷器結構以不可逆地使硅化物遷移至PC的頂部，從而導致電阻變化并且從而充當可編程的熔斷器。但是，隨著縮放繼續進行到更緊密的間距，變得越來越難以用高k值的金屬柵過程(metal gate processes)來為某些器件集成方案實現PC級別的電子熔斷器。正因如此，存在著實現金屬互連級別的電子熔斷器(即，后段或者“BE0L電子熔斷器”)并且使用電遷移現象(EM)來對熔斷器編程的驅動。
[0003]常規的BEOL電子熔斷器結構包括用于連接上線路122和下線路112的通孔124，如圖1A所示。線路122能夠被連接以作為電子熔斷器的陽極來執行，而線路112能夠被連接以作為陰極來執行，電子經由通孔124從線路112流到線路122。通孔124能夠是單一通孔或堆疊通孔。在實現BEOL電子熔斷器方面存在若干挑戰。舉個例說，至少部分地由于與銅互連一起使用的內襯材料(例如，鉭(Ta)和氮化鉭(TaN))必須連同銅一起燒斷以便實現適當的熔斷器編程的事實，對BEOL電子熔斷器編程與PC電子熔斷器相比可能需要更大的電流。Thei等人的美國專利公開2005/0285222A1建議通過有意使通孔224相對于下線路212(或者相對于上線路222或相對于兩者)不對準來允許在較低的電流下對電子熔斷器編程，如圖2A所示(示于Thei等人的圖14a)。當偏移距離“D”時，在通孔/線路的界面處的接觸面積X被減小，這在理論上會將電流密度集中于該界面處。但是這種方法并不可靠，因為接觸面積在處理期間還能夠垂直延伸以包含面積Y (見圖2B)。這種通孔偏移設計還會使得該結構容易受對鄰近電路元件的電流泄漏影響，從而降低可靠性和產量。而且，這種相對于上線路222的失準需要單鑲嵌工藝，這會增加制造成本。
[0004]除了需要相對高的編程電流外，有關常規的BEOL電子熔斷器的另一問題是控制空隙(void)的位置。與電子熔斷器元件相鄰的線路級特征件能夠是相當接近的，使得當通過BEOL電子熔斷器的編程浪涌導致空隙以斷開線路122時，上覆蓋層(未示出)或電介質125可能會被破壞，并且這能夠允許對相鄰的線路級特征件的電流泄漏。讓空隙出現于通孔124內是優選的，并且能夠通過確保編程浪涌與在電通路的其他部分內相比在通孔內產生更大的電流密度來提升。一個選項是設計通孔124使其具有比線路122小的截面，但是當線路在最小光刻尺寸下制成時，在最緊密的間距級別下，光刻無法形成這樣的“較小截面的通孔”。
[0005]在現有技術的集成電路中，可獲得的最先進的光刻技術被用來形成半導體器件，以及最低的互連級別(例如，“Ml”和“M2”)。能夠通過光刻技術來圖形化的最小的布線尺寸(也稱為臨界尺寸或“CD”或者“基本準則(groundrule) ”尺寸)與由該光刻技術制成的器件尺寸相關聯。根據“國際半導體技術路線圖(2010更新)(Internat1nal TechnologyRoadmap for Semiconductors, 2010update) ”,表1示出了所預期的器件柵極長度以及在Ml下的相應布線間距，該“國際半導體技術路線圖(2010更新)”通過引用的方式并入本文。
[0006]表1.1NTC6MPU互連技術要求
[0007]
【權利要求】
1.一種BEOL電子熔斷器，包含: 耦接于作為陰極而連接的第一 BEOL導電特征件與作為陽極而連接的第二 BEOL特征件之間的導電通孔，其中所述導電通孔具有亞光刻尺寸。
2.根據權利要求1所述的BEOL電子熔斷器，其中所述導電通孔形成于通孔空腔內，并且所述通孔空腔具有亞光刻尺寸。
3.根據權利 要求2所述的BEOL電子熔斷器，其中所述第二BEOL特征件形成于溝槽內，并且所述通孔空腔的側壁與所述溝槽的側壁共面。
4.根據權利要求1所述的BEOL電子熔斷器，其中所述導電通孔完全覆蓋于所述第一BEOL導電特征件之上。
5.根據權利要求1所述的BEOL電子熔斷器，其中所述第一BEOL導電特征件處于第一互連層內，并且所述第二 BEOL特征件處于形成于所述第一互連層之上的第二互連層內。
6.根據權利要求1所述的BEOL電子熔斷器，還包括在所述導電通孔之內的空隙。
7.根據權利要求1所述的BEOL電子熔斷器，其中所述第一BEOL導電特征件具有基本準則寬度。
8.根據權利要求1所述的BEOL電子熔斷器，其中所述第二BEOL特征件具有基本準則覽度。
9.根據權利要求1所述的BEOL電子熔斷器，其中所述第一BEOL導電特征件被形成于Ml或M2內。
10.根據權利要求2所述的BEOL電子熔斷器，其中所述通孔空腔包含與第二空腔堆疊的具有亞基本準則寬度的第一空腔。
11.一種光刻掩模對，用于界定Mx+1線路和Vx通孔，所述光刻掩模對包含: 用于實現第一溝槽圖形的所述光刻掩模對中的第一掩模，以及 用于實現第一通孔圖形的所述光刻掩模對中的第二掩模，所述第一通孔圖形被定位為僅部分重疊所述第一溝槽圖形。
12.根據權利要求11所述的結構，其中所述第一掩模進一步實現了第二溝槽圖形，所述第二掩模進一步實現了第二通孔圖形，并且所述第二通孔圖形被定位為完全重疊所述第二溝槽圖形。
13.根據權利要求11所述的結構，其中所述第一通孔圖形被定位為部分重疊所述第一溝槽圖形的側面。
14.根據權利要求11所述的結構，其中所述第一通孔圖形被定位為部分重疊所述第一溝槽圖形的端部。
15.一種方法，包括: 提供包含在第一介電層之上的硬掩模的結構； (a)形成穿過所述硬掩模的第一開口， (b)對與所述第一開口部分重疊的第二開口圖形化，以界定重疊部分，所述重疊部分具有亞基本準則尺寸， (c)蝕刻所述重疊部分以形成通孔空腔。
16.根據權利要求15所述的方法，其中所述硬掩模還被布置于第二介電層之上，所述第二介電層布置于形成于所述第一介電層內的導電線路之上，所述方法還包括通過按照所述第一開口進行蝕刻來形成溝槽。
17.根據權利要求15所述的方法，其中所述第二開口具有基本準則尺寸。
18.根據權利要求16所述的方法，其中所述溝槽具有基本準則尺寸。
19.根據權利要求15所述的方法，還包括定位所述第二開口以根據目標編程電流來形成所述重疊部分。
20.根據權利要求16所述的方法，所述方法還包括使所述導電線路在所述通孔空腔的底部露出。
21.根據權利要求16所述的方法，還包括通過雙鑲嵌過程來形成所述溝槽和所述通孔空腔。
22.根據權利要求21所述的方法，其中所述導電線路被連接作為陰極，并且通過填充所述溝槽而形成的特征件被連接作為陽極。
23.根據權利要求21所述的方法，還包括通過CVD或者通過電鍍來以銅填充所述溝槽和所述通孔空 腔。
24.一種用于對BEOL電子熔斷器編程的方法，包括: 提供BEOL結構，所述BEOL結構包含亞光刻通孔，所述亞光刻通孔耦接于作為陰極而接線的第一導電特征件與作為陽極而接線的第二導電特征件之間；以及 通過在所述陽極與所述陰極之間施加電流而在所述亞光刻通孔內形成空隙。
25.根據權利要求24所述的方法，其中所述第一導電特征件和所述第二導電特征件中的至少一個具有基本準則尺寸。
【文檔編號】H01L21/82GK104040711SQ201380005216
【公開日】2014年9月10日 申請日期:2013年1月10日 優先權日:2012年1月11日
【發明者】鮑軍靜, G·波尼拉, 考施克·查恩達, 塞繆爾·S.·喬伊, 羅納德.G.非利普, 斯特凡·格魯諾夫, N·E·勒斯蒂格, 丹·默伊, 安德魯.H.西蒙 申請人:國際商業機器公司