一種帶焊球面陣列四邊無引腳封裝體堆疊封裝件的制作方法
【專利摘要】一種帶焊球面陣列四邊無引腳封裝體堆疊封裝件，包括設有多個凹坑的裸銅框架，正面倒裝有帶凸點IC芯片，芯片凸點與凹坑之間的填充下填料，裸銅框架上有第一凹槽，第一凹槽兩側形成互不相連的兩個引腳；塑封有帶凸點的IC芯片，所有引腳下面均有與該引腳相連的連接層，各連接層表面均有錫焊球；第一塑封體上粘有兩層IC芯片，該兩層IC芯片通過鍵合線相連接，并通過鍵合線分別與引腳相連；第二次塑封。晶圓減薄劃片和對裸銅框架進行加工后，倒裝上芯，涂覆鈍化層、蝕刻，化學沉積等步驟，制得帶焊球面陣列四邊無引腳封裝體堆疊封裝件。該封裝件產品體積更小，封裝密度更高、功能更多，可以替代部分BGA封裝及CSP封裝。
【專利說明】一種帶焊球面陣列四邊無引腳封裝體堆疊封裝件【技術領域】
[0001]本實用新型屬于電子信息自動化元器件【技術領域】，具體涉及一種帶焊球面陣列四面扁平無引腳(Area Array Quad Flat No Lead Package,簡稱AAQFN)封裝體堆疊封裝(Package on Package,簡稱 PoP)件。
【背景技術】
[0002]雖然近兩年國內已開始研發多圈QFN，但由于框架制造工藝難度較大，只有個別國外供應商能設計、生產，但還是受相關公司專利的限制，相對引腳較少，研發周期長，并且封裝多圈QFN限于引線框架制造商，不能滿足短、平、快，不同芯片的靈活應用的要求。為了消除過去外圍引線結構的引腳限制，滿足高密度，多I/O封裝的需求。開發一種帶錫球的面陣列四面扁平無引腳(Area Array Quad Flat No Lead Package ,簡稱AAQFN),雖然比不上采用基板生產錫球作為輸出的BGA封裝的I/O多，但相比采用基板生產錫球作為輸出的BGA封裝，引線框架帶錫球的AAQFN封裝效率高，而且成本相對低，運用靈活。并且在此基礎開發面陣列QFN IC芯片堆疊封裝(Ρ0Ρ)，其產品體積更小，封裝密度更高、功能更多，可以替代部分BGA封裝及CSP封裝，降低生產成本，縮短研發周期。
【發明內容】
[0003]本實用新型的目的是提供一種帶焊球面陣列四面扁平無引腳封裝體堆疊封裝件，不受外圍引線結構的引腳限制，滿足高密度，多I/o封裝的要求。
[0004]為實現上述目的，本實用新型所采用的技術方案是:一種帶焊球面陣列四邊無引腳封裝體堆疊封裝件，包括裸銅框架，裸銅框架正面并排設有多個安放槽，相鄰兩個安放槽之間為引腳隔墻，每個凹坑的底部均為第三引腳，所有的第三引腳互不相連，引腳隔墻與第三引腳不相連，裸銅框架正面倒裝有帶凸點的第一 IC芯片，芯片凸點分別位于不同的安放槽內，芯片凸點頂端與安放槽底部相連接，芯片凸點與安放槽之間的空隙內填充有下填料，處于兩端的安放槽外側的裸銅框架上`設有第一凹槽，第一凹槽兩側形成互不相連的第一引腳和第二引腳；裸銅框架正面塑封有第一塑封體，第一 IC芯片塑封于第一塑封體內；第一引腳和第二引腳上分別設有引線框架焊盤；所有第三引腳中位于兩端的第三引腳通過連接體與和該第三引腳相鄰的第二引腳相連接，其余的第三引腳下面均設有與該第三引腳相連的連接層，第一引腳下面設有與該第一引腳相連的連接層，每個連接層表面和每個連接體表面均設有一個錫焊球；所有的連接層和連接體互不相連，相鄰連接體與連接層之間的空隙內填充有鈍化體，相鄰連接層之間的間隙內填充有鈍化體；第一塑封體上面、從下往上依次粘貼有第二 IC芯片和第三IC芯片，第二 IC芯片和第三IC芯片通過鍵合線相連接，同時通過鍵合線分別與引線框架焊盤相連接；裸銅框架上塑封有第二塑封體，裸銅框架正面、第一塑封體、第二 IC芯片、第三IC芯片、第一凹槽以及所有的鍵合線均塑封于第二塑封體內。
[0005]本實用新型制備方法中框架背面采用磨削工藝，減薄了框架厚度，滿足了超薄封裝要求。本實用新型制備方法可以替代基板生產的部分BGA和CPS，實現IC芯片靈活應用于引線框架的CSP封裝，降低生產成本，縮短研發周期。
【專利附圖】
【附圖說明】
[0006]圖1是本實用新型封裝體堆疊封裝件的結構示意圖。
[0007]圖2是制備本實用新型封裝體堆疊封裝件時，在裸銅框架上貼干膜片、曝光顯影堅膜后的剖面示意圖。
[0008]圖3是制備本實用新型封裝體堆疊封裝件時，在裸銅框架上刻蝕出凹坑和第一凹槽的剖面示意圖。
[0009]圖4是制備本實用新型封裝體堆疊封裝件時，在裸銅框架上涂覆第一鈍化層并刻蝕出UBM1窗口及框架焊盤窗口的剖面示意圖。
[0010]圖5是制備本實用新型封裝體堆疊封裝件時，化學沉積多金屬UBM1層和引線框架焊盤后的剖面示意圖。
[0011]圖6是圖5的P處放大圖。
[0012]圖7是制備本實用新型封裝體堆疊封裝件時，倒裝上芯及下填充后的剖面示意圖。
[0013]圖8是制備本實用新型封裝體堆疊封裝件時，第一次塑封及后固化后的剖面示意圖。
[0014]圖9是制備本實用新型封裝體堆疊封裝件時，堆疊第二 IC芯片及第一次鍵合后的剖面示意圖。
[0015]圖10是制備本實用新型封裝體堆疊封裝件時，堆疊第三IC芯片及第二次鍵合后的剖面示意圖。
[0016]圖11是制備本實用新型封裝體堆疊封裝件時，第二次塑封及后固化后的剖面示意圖。
[0017]圖12是制備本實用新型封裝體堆疊封裝件時，裸銅框架背面磨削后的剖面示意圖。
[0018]圖13是制備本實用新型封裝體堆疊封裝件時，在裸銅框架背面涂覆第二鈍化層及刻蝕第四凹槽和第五凹槽后的剖面示意圖。
[0019]圖14是制備本實用新型封裝體堆疊封裝件時，在裸銅框架背面刻蝕出第七凹槽并去除第二鈍化層后的剖面示意圖。
[0020]圖15是制備本實用新型封裝體堆疊封裝件時，在裸銅框架背面涂覆第三鈍化層并刻蝕第六凹槽后的剖面示意圖。
[0021]圖16是制備本實用新型封裝體堆疊封裝件時，在第三鈍化層上鍍第四金屬層并刻蝕第八凹槽后的剖面示意圖。
[0022]圖17是制備本實用新型封裝體堆疊封裝件時，在第四金屬層上涂覆第四鈍化層并刻蝕UBM2窗口后的剖面示意圖。
[0023]圖18是制備本實用新型封裝體堆疊封裝件時，在引腳底部化學沉積多層金屬形成UBM2層后的剖面示意圖。
[0024]圖中:1.裸銅框架，2.鈍化體，3.連接層，4.第一 IC芯片，5.焊料，6.芯片凸點，
7.引腳隔墻，8.錫焊球，9.下填料，10.引線框架焊盤，11.第一鍵合線，12.第二鍵合線，13.第三IC芯片，14.第二DAF片，15.第二 IC芯片，16.第一DAF片，17.第一塑封體，18.第三鍵合線，19.第四鍵合線，20.第二塑封體，21.第一凹槽，22.第一引腳，23.第二引腳，24.第三引腳，25.連接體，26.干膜膠片，27.第二凹槽，28.第三凹槽，29.凹坑，30.第一鈍化層，31.UBM1窗口，32.引線框架焊盤窗口，33.UBM1層，34.第二鈍化層，35.第四凹槽，36.第五凹槽，37.第六凹槽，38.第七凹槽，39.第三鈍化層，40.第九凹槽，41.銅金屬層，42.第十凹槽，43.第四鈍化層，44.UBM2窗口，45.UBM2層。
【具體實施方式】
[0025]下面結合附圖和【具體實施方式】對本實用新型進行詳細說明。
[0026]如圖1所示，本實用新型封裝件堆疊封裝體，包括裸銅框架1，裸銅框架I正面并排設有多個安放槽，相鄰兩個安放槽之間為引腳隔墻7，處于兩端的安放槽外側的裸銅框架I上設有第一凹槽21，第一凹槽21兩側形成互不相連的第一引腳22和第二引腳23 ;每個安放槽的底部均為第三引腳24，所有的第三引腳24互不相連，引腳隔墻7與第三引腳24不相連，所有第三引腳24中位于兩端的第三引腳24通過連接體25與和該第三引腳24相鄰的第二引腳23相連接，其余的第三引腳24下面均設有與該第三引腳24相連的連接層3，第一引腳22下面設有一個與該第一引腳22相連的連接層3，每個連接層3表面和每個連接體25表面均設有一個錫焊球8 ;所有的連接層3和連接體25互不相連，相鄰連接體25與連接層3之間的空隙內填充有鈍化體2，相鄰連接層3之間的間隙內填充有鈍化體2 ;裸銅框架I正面倒裝有帶凸點的第一 IC芯片4，第一 IC芯片4上的芯片凸點6分別位于不同的安放槽內，芯片凸點6頂端與安放槽底部相連接,芯片凸點6與安放槽之間的空隙內填充有下填料9，裸銅框架I正面塑封有第一塑封體17，第一 IC芯片4塑封于第一塑封體17內；第一引腳22和第二引腳23上分別設有引線框架焊盤10。第一塑封體17上面通過第一 DAF片16粘貼有第二 IC芯片15，第二 IC芯片15上面通過第二 DAF片14粘接有第三IC芯片13，第三IC芯片13通過第三鍵合線18與第一引腳22相連接，第三IC芯片13通過第二鍵合線12與第二 IC芯片15相連接，第二 IC芯片15通過第四鍵合線19與第一引腳22相連接，第二 IC芯片15通過第一鍵合線11與第二引腳23相連接；裸銅框架I上塑封有第二塑封體20，裸銅框架I正面、第一塑封體17、第二 IC芯片15、第一 DAF片16、第二 DAF片14、第三IC芯片13、第一凹槽21以及所有的鍵合線均塑封于第二塑封體20內。
[0027]制備本實用新型封裝件的工藝流程:減薄劃片一裸銅框架貼干膜膠片曝光顯影堅膜及刻蝕第一凹槽21和凹坑29 —涂覆第一鈍化層30并刻蝕UBM1窗口 31及引線框架焊盤窗口 32 —化學沉積多層金屬形成UBM1層33和引線框架焊盤10 —倒裝上芯及下填充一第一次塑封及后固化一堆疊第二 IC芯片15及第一次鍵合一堆疊第三IC芯片13及第二次鍵合一第二次塑封及后固化一框架背面磨削一涂覆第二鈍化層34在裸銅框架I上刻蝕出第七凹槽37和第八凹槽38 —涂覆第三鈍化層39并刻蝕第九凹槽40 —化學沉積銅金屬層41并蝕刻第十凹槽42 —涂覆第四鈍化層43并蝕刻出UBM2窗口 44 —引腳底部化學沉積多層金屬形成UBM2層45 —印刷錫焊料及回流焊一打印一分離產品一測試。
[0028]上述工藝流程具體按以下步驟進行:
[0029]步驟1:減薄劃片:
[0030]使用8吋?12吋減薄機，采用粗磨、細精磨拋光防翹曲工藝，帶凸點芯片的晶圓減薄到180μπι~200μπι;粗磨速度6μπιΛ，精磨速度1.0 μ m/s ;采用粗磨、細精磨拋光防翹曲工藝，將不帶凸點芯片的晶圓減薄到50 μ m~75 μ m,粗磨速度3 μ m/s,精磨速度6.0ym/min;采用防止芯片翹曲工藝；
[0031]采用A-WD-300TXB劃片機對減薄后的8吋到12吋晶圓進行劃片，劃片進刀速度^ 1Omm/s ;
[0032]步驟2:在干膜貼片機上，在裸銅框架I正面貼上干膜膠片26，并在35°C~60°C溫度下烘烤15±5分鐘；接著在曝光機上對已貼干膜膠片26的裸銅框架I進行對準曝光、顯影、定影，在裸銅框架I上顯示出附圖案第二凹槽27和第三凹槽28，如圖2所示，在850C ±5°C的溫度下堅膜30±5分鐘；然后在蝕刻、清洗一體機上，通過向下噴淋腐蝕液(酸性腐蝕液或堿性腐蝕液)，在裸銅框架I正面蝕刻出需要的附圖形的凹坑29和第一凹槽21，并去除裸銅框架I表面涂覆的干膜膠片26，如圖3所示，相鄰凹坑29之間有引腳隔墻7 ；
[0033]步驟3:涂覆機內，在已蝕刻出附圖形的裸銅框架I表面均勻涂覆一層第一鈍化層30，第一鈍化層30覆蓋裸銅框架I正面、第一凹槽21表面以及所有凹坑29的表面，然后在所有凹坑29底面上刻蝕出UBM1窗口 31，在所有凹坑29中位于兩端的凹坑29外圍的裸銅框架I上刻蝕出兩條引線框架焊盤窗口 32，第一凹槽21位于兩條引線框架焊盤窗口 32之間，如圖4所示；
[0034]步驟4:采用化學沉積方法在UBM1窗口 31上化學沉積多金屬層，形成UBM1層33，凹坑29與該凹坑29內的UBM1層33構成安放槽，在引線框架焊盤窗口 32上化學沉積多金屬層，形成引線框架焊盤10，然后通過光刻、蝕刻去除多余的金屬層，使得相鄰凹坑29內的UBM1層33不相連，引線框架焊盤10與UBM1層33不相連；引線框架焊盤10和UBM1層33均由三層金屬層或者兩層金屬層組成，當為三層金屬層時，該三層金屬層為依次設置的第一金屬層a、第二金屬層b和第三金屬層c ;當為兩層金屬層時，該兩層金屬層為第一金屬層a和第三金屬層c ;第一金屬層a為Cu、Ni或Cr金屬層,第二金屬層b為N1、Cr金屬層,第三金屬層c為Au金屬層，第一金屬層a與裸銅框架I相接觸，如圖5和圖6所示；
[0035]步驟5:采用倒裝上芯機`，取帶凸點的IC芯片，即第一 IC芯片4，在芯片凸點6頂部沾上焊料5，接著在步驟4的半成品引線框架上倒裝上芯，使芯片凸點6伸入凹坑29內，芯片凸點6通過焊料5與UBM1層33相連接；然后采用帶真空吸附的下填充模具對倒裝上芯后的半成品引線框架下填充，使芯片凸點6與安放槽側面通過下填料9絕緣，如圖7所示；
[0036]步驟6:使用全自動包封機，采用低應力U1 ( I)、低吸濕(吸水率〈0.25%)的符合歐盟Weee、ROHS標準和Sony標準的環保型塑封料對倒裝上芯后的半成品引線框架進行第一次塑封，形成第一塑封體17，使第一 IC芯片4塑封于第一塑封體17內，如圖8所示，塑封后采用防離層工藝進行后固化；
[0037]步驟7:在第一塑封體17上面堆疊第二 IC芯片15，第二 IC芯片15通過第一 DAF片16與第一塑封體17粘接，接著烘烤，然后從第二 IC芯片15上的焊盤向引線框架焊盤10打鍵合線，通過第一鍵合線11連接第二 IC芯片15和位于第一凹槽21與凹坑29之間的引線框架焊盤10，通過第四鍵合線19連接位于第一凹槽21外側的引線框架焊盤10，如圖9所示；
[0038]步驟8:在第二 IC芯片15上堆疊第三IC芯片13，第三IC芯片13通過第二 DAF片14粘接于第二 IC芯片15上，烘烤，然后從第三IC芯片13上的焊盤向第二 IC芯片15的焊盤打第二鍵合線12，再從第三IC芯片13上的焊盤向位于第一凹面21外側的引線框架焊盤10上打第三鍵合線18，如圖10所示；
[0039]步驟9:使用全自動包封機，采用低應力U1 ( I)、低吸濕(吸水率〈0.25%)的符合歐盟Weee、ROHS標準和Sony標準環保型塑封料對步驟8堆疊第三IC芯片13及第二次鍵合后的引線框架進行第二次塑封，形成第二塑封體20，第二塑封體20覆蓋了第一塑封體17、第二 IC芯片15、第三IC芯片13、第一 DAF片16、第二 DAF片14、第一鍵合線11、第二鍵合線12、第三鍵合線18、第四鍵合線19以及裸銅框架I正面，第二塑封體20嵌入第一凹槽21內與裸銅框架I牢固結合，如圖11所示，塑封后按防離層工藝進行后固化；
[0040]步驟10:在磨削設備上，將裸銅框架I背面磨削去裸銅框架I厚度的1/3?1/4，如圖12所示，清洗干凈、烘干；
[0041]步驟11:采用涂覆曝光一體機，在磨削后裸銅框架I背面涂覆第二鈍化層34，然后在光刻機上曝光、顯影、定影，再通過蝕刻，在第二鈍化層34上刻出多個第四凹槽35和第五凹槽36，第一凹槽21的下方對應有一條第四凹槽35，每個引腳隔墻7的下方均有一條第五凹槽36，第一凹槽21的下方的第四凹槽35與和第一凹槽21相鄰的引腳隔墻7之間也有一條第五凹槽36，如圖13所示；沿第二鈍化層34上的第四凹槽35和第五凹槽36刻蝕裸銅框架1，在第一凹槽21下方刻蝕出與第一凹槽21連通的第七凹槽37，在每個隔墻7下方刻蝕出與該隔墻7連通的第八凹槽38，其余位置的第八凹槽的深度與隔墻7下方第八凹槽38的深度相同，去除第二鈍化層34，露出裸銅框架I底面，該底面即為引腳底面，如圖14所示；
[0042]步驟12:涂覆機上，在裸銅框架I背面涂覆第三鈍化層39，第三鈍化層39同時還要填滿所有的第七凹槽37和所有的第八凹槽38，然后在第三鈍化層39上刻蝕出第九凹槽40，使第九凹槽40與引腳底面相通，第九凹槽40的位置按需要設置，如圖15所示；
[0043]步驟13:在第三鈍化層39表面化學沉積金屬，形成銅金屬層41，銅金屬層41同時填充第九凹槽40，然后在銅金屬層41上刻蝕出第十凹槽42，露出第三鈍化層39，如圖16所示；
[0044]步驟14:在銅金屬層41表面涂覆第四鈍化層43，然后在第四鈍化層43上刻蝕出UBM2窗口 44，露出銅金屬層41，如圖17所示；
[0045]步驟15:在UBM2窗口 44內化學沉積多層金屬，形成UBM2層45，UBM2層45與銅金屬層41相連，UBM2層45的結構與UBM1層33的結構相同，如圖18所示；
[0046]步驟16:通過印刷機在UBM2層45上印刷焊料5和錫焊料，通過回流焊形成錫焊球8，使UBM2層45、焊料5和錫焊球8牢固結合，然后清洗干凈；然后進行打印、切割分離和測試，打印、切割分離采用與QFN封裝相同工序的設備及工藝，測試同BGA封裝；制得圖1所示的帶焊球面陣列四面扁平無引腳封裝體堆疊封裝件。
[0047]本封裝件生產中采用了芯片制造中的光刻(制版、貼干膜片、曝光、顯影、堅膜)、蝕刻出凹坑29和第一凹槽21。裸銅框架I正面涂覆鈍化層、蝕刻UBM1窗口，化學沉積多層金屬形成UBM1層和框架焊盤。使用帶凸點的第一 IC芯片，采用封裝工藝中的倒裝上芯及下填充，第一次塑封及后固化。在第一次塑封體上，采用第一 DAF片16堆疊粘接第二 IC芯片15及第一次壓焊、采用第二 DAF片14堆疊粘接第三IC芯片13及第二次壓焊、第二次塑封及后固化工藝，完成封裝件正面生產。框架背面采用磨削工藝，減薄了框架厚度，滿足超薄封裝要求。繼續采用芯片生產工藝的鈍化和蝕刻工藝，通過涂覆第二鈍化層34、蝕刻第四凹槽35和第五凹槽36、第四凹槽35和第五凹槽36繼續蝕刻，形成與第一凹槽21連通的第七凹槽37和與隔墻7連通的第八凹槽38，并去除第二鈍化層34露出引腳底面。涂覆第三鈍化層39并刻蝕出第九凹槽40，化學沉積金屬Cu層并刻蝕出第十凹槽42，涂覆第四鈍化層43刻蝕出UBM2窗口 44，化學沉積金屬形成UBM2層45。采用封裝的錫焊料印刷、回流焊工藝，形成錫焊球8，并與UBM2層45牢固相連。本實用新型制備方法可以替代基板生產的部分BGA和CPS，實現IC芯片靈活應用于引線框架的CSP封裝，降低生產成本，縮短研發周期。
[0048]雖然結合優選實例已經示出并描述了本實用新型，本領域技術人員可以理解，在不違背所附權利要求限定的本實用新型的精神和范圍的前提下，可以進行修改和變換。
【權利要求】
1.一種帶焊球面陣列四邊無引腳封裝體堆疊封裝件，包括裸銅框架(I)，裸銅框架(I)正面并排設有多個安放槽，相鄰兩個安放槽之間為引腳隔墻(7)，每個凹坑(29)的底部均為第三引腳(24)，所有的第三引腳(24)互不相連，引腳隔墻(7)與第三引腳(24)不相連，裸銅框架(I)正面倒裝有帶凸點的第一 IC芯片(4)，芯片凸點(6)分別位于不同的安放槽內，芯片凸點(6)頂端與安放槽底部相連接，芯片凸點(6)與安放槽之間的空隙內填充有下填料(9)，其特征在于，處于兩端的安放槽外側的裸銅框架(I)上設有第一凹槽(21)，第一凹槽(21)兩側形成互不相連的第一引腳(22)和第二引腳(23);裸銅框架(I)正面塑封有第一塑封體(17),第一 IC芯片(4)塑封于第一塑封體(17)內；第一引腳(22)和第二引腳(23)上分別設有引線框架焊盤(10);所有第三引腳(24)中位于兩端的第三引腳(24)通過連接體(25)與和該第三引腳(24)相鄰的第二引腳(23)相連接，其余的第三引腳(24)下面均設有與該第三引腳(24)相連的連接層(3)，第一引腳(22)下面設有與該第一引腳(22)相連的連接層(3 )，每個連接層(3 )表面和每個連接體(25 )表面均設有一個錫焊球(8 );所有的連接層(3)和連接體(25)互不相連，相鄰連接體(25)與連接層(3)之間的空隙內填充有鈍化體(2)，相鄰連接層(3)之間的間隙內填充有鈍化體(2);第一塑封體(17)上面、從下往上依次粘貼有第二 IC芯片(15)和第三IC芯片(13)，第二 IC芯片(15)和第三IC芯片(13)通過鍵合線相連接，同時通過鍵合線分別與引線框架焊盤(10)相連接；裸銅框架(I)上塑封有第二塑封體(20)，裸銅框架(I)正面、第一塑封體(17)、第二 IC芯片(15)、第三IC芯片(13)、第一凹槽(21)以及所有的鍵合線均塑封于第二塑封體(20)內。
2.根據權利要求1所述帶焊球面陣列四邊無引腳封裝體堆疊封裝件，其特征在于，所述的第三IC芯片(13)通過第三鍵合線(18)與第一引腳(22)相連接，第三IC芯片(13)通過第二鍵合線(12)與第二 IC芯片(15)相連接，第二 IC芯片(15)通過第三鍵合線(19)與第一引腳(22)相連接，第二 IC芯片(15)通過第一鍵合線(11)與第二引腳(23)相連接。
【文檔編號】H01L25/16GK203674203SQ201320886879
【公開日】2014年6月25日 申請日期:2013年12月31日 優先權日:2013年12月31日
【發明者】慕蔚, 李習周, 邵榮昌, 張進兵 申請人:天水華天科技股份有限公司