具有肖特基源ldmos的半導體器件的制作方法
【專利摘要】本實用新型公開了一種具有肖特基源LDMOS的半導體器件，包括重摻雜P型襯底或P+襯底、在重摻雜P型襯底或P+襯底上生長的P阱／外延、形成在P阱／外延中的P型擴散區、形成在P阱／外延中且與P型擴散區保持間隔的N阱／LDD、以及穿過P型擴散區并伸入到重摻雜P型襯底或P+襯底且與P型擴散區形成肖特基結的金屬源極。本實用新型有效降低了源極串聯電阻，利用金屬本身的導電為器件溝道提供充足的載流子，可明顯提高器件的增益，驅動電流和高頻性能。
【專利說明】具有肖特基源LDMOS的半導體器件
【技術領域】
[0001]本實用新型涉及半導體領域，特別是涉及一種具有肖特基源LDMOS的半導體器件。
【背景技術】
[0002]橫向擴散金屬氧化物半導體(LDMOS)是基于橫向兩次擴散的金屬氧化物半導體結構的高電壓晶體管。從源極通孔向柵極下溝道的橫向擴散可實現溝道摻雜優化設計，有效提高器件擊穿電壓。不僅可以制造分立大功率微波器件，電源驅動器也可以集成在技術工藝平臺中，用以制造功率電源集成電路和單片微波集成電路。LDMOS可分為N型和P型。用于微波射頻領域的N型分立LDMOS器件又稱RFLDM0S，廣泛應用于無線通信和雷達大功率微波信號發射。其柵長、溝道橫向擴散、延伸漏極設計、源極串聯電阻，柵極串聯電阻，場板結構等都對器件的射頻性能、功率性能和可靠性有關鍵的影響。為減小源極串聯電阻，有下列方法:
[0003]I)雙邊通源擴散技術:在沉底上對應源極區域，預先高濃度擴散或離子注入摻雜材料，再利用高溫深擴散工藝過程，使上下源極雜質接通，以減小源極串聯電阻，減小橫向擴散區域以縮小器件面積；
[0004]2)外延層多次注入通源擴散技術:在沉底上對應源極區域，預先高濃度擴散或離子注入摻雜材料，在有源層外延一定厚度，對應源極區域預先高濃度離子注入摻雜材料，再利用深擴散工藝高溫過程，使上下源極雜質接通，以減小源極串聯電阻，減小橫向擴散區域；
[0005]3)多晶硅塞通源技術:在普通工藝之前，利用等離子刻蝕在源極刻通外延層，再利用摻雜多晶硅低壓化學氣相淀積方法，填充源極通孔，由于摻雜多晶硅電阻率低于擴散摻雜硅，以減小源極串聯電阻，減小橫向擴散區域；
[0006]4)鎢塞結構通源技術:在普通通源工藝結束后，利用等離子刻蝕在源極刻通外延層，再利用摻雜多晶硅低壓化學氣相淀積方法，填充源極通孔，由于摻雜多晶硅電阻率低于擴散硅，以減小源極串聯電阻，減小橫向擴散區域；
[0007]以上各種技術都是基于半導體摻雜材料源和溝道的半導體PN結結構，源極串聯電阻較大，器件的增益受限，加工工藝復雜。
實用新型內容
[0008]本實用新型所要解決的技術問題是提供一種具有肖特基源LDMOS的半導體器件。
[0009]為解決上述技術問題，本實用新型采用的技術方案是:一種具有肖特基源LDMOS的半導體器件，其包括重摻雜P型襯底或P+襯底、在重摻雜P型襯底或P+襯底上生長的P阱/外延、形成在P阱/外延中的P型擴散區、形成在P阱/外延中且與P型擴散區保持間隔的N阱/ LDD、以及穿過P型擴散區并伸入到重摻雜P型襯底或P+襯底且與P型擴散區形成肖特基結的金屬源極。[0010]在上述技術方案的基礎上，進一步包括附屬技術方案:
[0011]其進一步包括形成在P阱/外延中且與金屬源極相鄰的柵極、形成在P阱/外延中且與N阱/ LDD相接的漏極。
[0012]所述金屬源極的功函數與P型硅的費米能級差大于0.6V，且為磁控濺射而成。
[0013]所述金屬源極采用Tb材料、或Er材料、或Yb材料。
[0014]本實用新型的優點是，不同于傳統的LDMOS源極結構，與半導體摻雜材料源和溝道的半導體PN結不同，該結構為金屬源和溝道的肖特基結結構，以金屬材料源極代替了半導體材料源極，有效降低了源極串聯電阻，利用金屬本身的導電為器件溝道提供充足的載流子，可明顯提高器件的增益，驅動電流和高頻性能；而且金屬電阻率明顯低于其他材料，加工工藝步驟簡單。
【專利附圖】
【附圖說明】
[0015]下面結合附圖及實施例對本實用新型作進一步描述:
[0016]圖1是本實用新型初始狀態的內部結構圖；
[0017]圖2是圖1經過化學氣相淀積二氧化硅介質的內部結構圖；
[0018]圖3是圖2經過涂光刻膠后的內部結構圖；
[0019]圖4是圖3去膠后的內部結構圖；
[0020]圖5是圖4經過蝕刻后的內部結構圖；
[0021 ]圖6是圖5經過磁控濺射的內部結構圖；
[0022]圖7是圖6經過化學機械拋光的內部結構圖，且為最終狀態圖。
【具體實施方式】
[0023]實施例:如圖1-7所示，本實用新型提供一種具有肖特基源LDMOS的半導體器件的第一實施例，其包括:重摻雜P型襯底或P+襯底、在重摻雜P型襯底或P+襯底上生長的P阱/外延、形成在P阱/外延中的P型擴散區、形成在P阱/外延中且與P型擴散區保持間隔的N阱/ LDD (輕摻雜漏區Lightly Doped Drain)、以及穿過P型擴散區并伸入到重摻雜P型襯底或P+襯底且與P型擴散區形成肖特基結的金屬源極。
[0024]其優選地進一步包括形成在P阱/外延中且與金屬源極相鄰的柵極、形成在P阱/外延中且與N阱/ LDD相接的漏極。
[0025]金屬源極的功函數與P型硅的費米能級差大于0.6V，且為磁控濺射而成。
[0026]金屬源極采用Tb材料、或Er材料、或Yb材料。
[0027]LDMOS的溝道摻雜結構、多晶硅自對準硅化物柵結構、緩變延伸漏極結構和場板結構均采用現有的結構設計和制造方法。本實用新型的結構設計，不同于傳統的LDMOS擴散源極結構，也與擴散源和溝道的半導體PN結不同，采用為金屬源和溝道的肖特基結結構。
[0028]為實現上述結構，本實用新型還提供一種具有肖特基源LDMOS的半導體器件制造方法的第二實施例，其中除源極擴散步驟之外，其他步驟均和傳統LDMOS制造工藝大致相同，其包括:
[0029]在氮氧化硅保護層(也是選擇性刻蝕的阻擋層)形成后，其中氮氧化硅保護層，厚度約80納米；[0030]在金屬硅化物柵極形成后，利用化學氣相淀積方法在表面形成二氧化硅介質，二氧化硅介質厚度控制在600到900納米；
[0031]在二氧化硅介質表面經過清洗和光刻膠粘結劑環境處理后，涂光刻膠700到1000納米，利用深紫外(DUV，248納米光源)光刻定義源極挖槽區域，經過顯影，固膠等工藝形成源極挖槽區域窗口；
[0032]利用選擇性等離子體刻蝕二氧化硅，以光刻膠做掩膜刻出源極挖槽區域窗口，其中源極挖槽區域窗口的一邊刻蝕停止在氮氧化硅薄膜表面，而另一邊停止在柵極側面氮氧化硅；
[0033]經過強氧化劑在100°C溫度煮20分鐘去膠，用氧等離子體去膠后，形成二氧化硅源極挖槽區域窗口，其中強氧化劑由濃硫酸和雙氧水按照17:1的體積百分比配比。
[0034]利用選擇性等離子體刻蝕源極挖槽區域氮氧化硅和硅槽，之后更換CF4或SF6等硅刻蝕氣體通過定時刻蝕，控制刻蝕深度到重摻雜P型襯底或P+襯底；通過控制刻蝕劑比例，控制刻蝕解剖形貌(考慮源極和柵極交疊范圍和電場在溝道里的分布)，通過濕法刻蝕去除等離子刻蝕損傷；
[0035]利用RCA去離子清洗30分鐘；
[0036]通過磁控濺射的方法，物理淀積特定功函數的金屬(對于N型LDM0S，可使用Tb，Er或Yb)與溝道形成具有一定勢壘高度的肖特基結；
[0037]利用化學機械拋光(CMP)進行介質層平整化；
[0038]利用其他現有技術進行后續的布線和場板制造。
[0039]本實用新型的制造方法通過光刻、選擇性刻蝕、金屬淀積和化學機械拋光(CMP)實現。多晶硅柵可用氮氧化硅層保護。其工藝過程可在前道工藝的高溫過程完成之后，利用二氧化硅做掩膜，利用等離子刻蝕和濕法刻蝕結合，刻蝕暴露出溝道區域，通過磁控濺射的方法，物理淀積特定功函數的金屬與溝道形成具有一定勢壘高度的肖特基結。
[0040]本實用新型適用于金屬源極和半導體溝道的肖特基結LDM0S，金屬可以是任何與N型半導體(不限于硅)，或P型半導體材料形成肖特基結的金屬。LDMOS包括分立器件N型和P型LDMOS，以及集成電路中的N型和P型LDMOS。
[0041]本實用新型與LDMOS分立器件和集成電路制造技術兼容，不會增加制造成本，以金屬材料源極代替了半導體材料源極，有效降低了源極串聯電阻，利用金屬本身的導電為器件溝道提供充足的載流子，可明顯提高器件的增益，驅動電流和高頻性能。
[0042]以上僅是本實用新型的具體應用范例，對本實用新型的保護范圍不構成任何限制。凡采用等同變換或者等效替換而成的技術方案，或任何對本實用新型中所述平板的移動方式，均落在本實用新型權利保護范圍之內。
【權利要求】
1.一種具有肖特基源LDMOS的半導體器件，其特征在于其包括:重摻雜P型襯底或P+襯底、在重摻雜P型襯底或P+襯底上生長的P阱/外延、形成在P阱/外延中的P型擴散區、形成在P阱/外延中且與P型擴散區保持間隔的N阱/ LDD、以及穿過P型擴散區并伸入到重摻雜P型襯底或P+襯底且與P型擴散區形成肖特基結的金屬源極。
2.根據權利要求1所述的一種具有肖特基源LDMOS的半導體器件，其特征在于:其進一步包括形成在P阱/外延中且與金屬源極相鄰的柵極、形成在P阱/外延中且與N阱/LDD相接的漏極。
3.根據權利要求2所述的一種具有肖特基源LDMOS的半導體器件，其特征在于:所述金屬源極的功函數與P型硅的費米能級差大于0.6V。
4.根據權利要求3所述的一種具有肖特基源LDMOS的半導體器件，其特征在于:所述金屬源極采用Tb材料、或Er材料、或Yb材料。
【文檔編號】H01L29/47GK203536441SQ201320650900
【公開日】2014年4月9日 申請日期:2013年10月21日 優先權日:2013年10月21日
【發明者】李瑞鋼, 趙一兵, 張耀輝, 吳菲 申請人:蘇州智瑞佳電子技術有限公司