貼裝式集成電路塊的制作方法
【專利摘要】本實用新型涉及一種貼裝式集成電路塊，包括塑封體和引腳，所述引腳對稱分布在塑封體的兩側，所述引腳為“Z”字形引腳，包括塑封部、連接部和壓焊部，所述塑封部被塑封在塑封體上，所述連接部一端連接在塑封部上，一端連接在壓焊部上，本實用新型由于引腳為“Z”字形引腳，使得本實用新型易于加工，安裝精度高，性能穩定，易于保存及運輸，且封裝成本低。
【專利說明】貼裝式集成電路塊
【技術領域】
[0001]本實用新型涉及中小規模集成電路封裝領域，尤其涉及一種封裝后的集成電路塊。
【背景技術】
[0002]DIP (Dual-1n-Line Pakage)封裝芯片是指采用雙列直插式封裝的集成電路芯片，絕大多數中小規模集成電路(IC)均采用此種封裝形式，其引腳數較少，一般不會超過100個，采用DIP封裝的CPU芯片通常有兩排引腳，采用直插到具有DIP結構的芯片插座上，或直接插在具有相同焊孔數和幾何排列的電路板上進行焊接。這種封裝形式根據外引腳的數目來命名，例如DIP8、DIP10、DIP16和DIP18等等，目前中小規模集成電路封裝廠家也都是采用這種封裝形式，為了更好的說明DIP (Dual-1n-Line Pakage)封裝,先以DIP8封裝出來的集成電路塊舉例說明:如圖1所示，DIP8集成電路塊包括塑封體I和引腳2，塑封體I內封裝有芯片，引腳2位于塑封體I的兩側，一側有四根引腳2，另一側也有四根引腳2，且引腳2相對于塑封體I的中心軸線軸對稱，引腳2就相當于一個插頭，將引腳插入與之匹配的芯片插座或直接插在具有相同焊孔數和幾何排列的電路板上進行焊接就可以連通芯片這樣就存在以下缺點:
[0003]1、DIP (Dual-1n-Line Pakage)封裝出來的電路塊在使用時，必須有與之匹配的芯片插座或具有相同焊孔數和幾何排列電路板，這就提高了引腳與芯片插座及電路板的加工精度，引腳與電路板之間的接觸為點接觸，接觸不穩定，長期使用容易導致芯片與電路板接觸不良。
[0004]2,DIP (Dual-1n-Line Pakage)封裝出來的電路塊在使用時，由于其引腳長，占用的空間較大，對于一些空間較小的設備，電路塊安裝困難。
[0005]3、DIP (Dual-1n-Line Pakage)封裝出來的電路塊在運輸的過程中，必須充分保護好引腳，防止引腳受力變彎和折斷，運輸要求高。
實用新型內容
[0006]為了克服上述采用DIP封裝形式封裝出來的電路塊加工難度大、安裝精度低、占地面積大、運輸要求高和封裝成本高的缺陷，本實用新型提供了一種貼裝式集成電路塊，該集成電路塊引腳短，易于加工，安裝精度高，性能穩定，易于保存及運輸且封裝成本低。
[0007]為了解決上述技術問題，本實用新型采用的技術方案是:
[0008]貼裝式集成電路塊，包括塑封體和引腳，所述引腳對稱分布在塑封體的兩側，其特征在于:所述引腳為“Z”字形引腳，包括塑封部、連接部和壓焊部，所述塑封部被塑封在塑封體上，所述連接部一端連接在塑封部上，一端連接在壓焊部上。
[0009]所述壓焊部與連接部形成的角度為80°?120°。
[0010]所述連接部的長度為1.8mm?2.5mm,所述壓焊部的長度為0.4mm?0.8mm,寬度為 0.4mm ?0.8mm。[0011]所述引腳表面設有鍍錫層，所述鍍錫層的厚度為0.006?0.01mm。
[0012]本實用新型具有以下優點:
[0013]1、本實用新型的引腳為“Z”字形引腳，包括塑封部、連接部和壓焊部，塑封部被塑封在塑封體上，連接部一端連接在塑封部上，一端連接在壓焊部上，壓焊部垂直于連接部，相對于現有DIP封裝出來的電路塊的引腳，其增加了一個壓焊部，這樣引腳就不再直接插接在與之匹配的芯片插座或具有相同焊孔數和幾何排列電路板，這樣在安裝本實用新型時，就不必在設備上設置與之匹配的芯片插座或具有相同焊孔數和幾何排列電路板，節約了使用成本；使用時將本實用新型的壓焊部直接焊接在電路板上就可以將電路塊安裝在設備上，易于安裝，由于電路塊的壓焊部直接與電路板接觸，其形成了面接觸，而不再是以前的點接觸，這樣就保證了電路接通的穩定性，不會出現接觸不良。由于是面接觸使得電路塊安裝更加牢固，不容易脫落。
[0014]2、本實用新型連接部的長度為1.8mm?2.5mm,所述壓焊部的長度為0.4mm?
0.8mm，寬度為0.4mm?0.8mm。相對于現有DIP封裝出來的電路塊的引腳短，從而縮小了電路塊的體積，可用于安裝空間較小的設備中，壓焊部在這樣的尺寸要求小，易于焊接，連接牢固，使用壽命長。
[0015]3、本實用新型在引腳表面設有鍍錫層，所述鍍錫層的厚度為0.006?0.01mm。設置鍍錫層更加有利于焊接，焊接性能好，鍍錫層的厚度為在保證焊接性的前提下，盡量減小鍍錫層的厚度，有利于封裝成本的下降。
[0016]5、本實用新型由于縮短了引腳的長度，同時增加了壓焊部，使得本實用新型在運輸和保存的時候，引腳易于保護，不會受力變完或折斷。
【專利附圖】
【附圖說明】
[0017]圖1為現有DIP封裝出來的電路塊的結構示意圖；
[0018]圖2為本實用新型的結構示意圖。
[0019]圖中標記1、塑封體，2、引腳，3、塑封部，4、連接部，5、壓焊部。
【具體實施方式】
[0020]實施例1
[0021]如圖2所示，本實施例提供的貼裝式集成電路塊，包括塑封體I和引腳2，塑封體I內封裝有芯片，所述引腳2對稱分布在塑封體I的兩側，引腳2為“Z”字形引腳2，包括塑封部3、連接部4和壓焊部5，所述塑封部3被塑封在塑封體I上，所述連接部4 一端連接在塑封部3上，一端連接在壓焊部5上，所述壓焊部5與連接部4形成的角度為80°。本實施例的引腳2為“Z”字形引腳，相對于現有DIP封裝出來的電路塊的引腳，其增加了一個壓焊部5，這樣引腳2就不再直接插接在與之匹配的芯片插座或具有相同焊孔數和幾何排列電路板，這樣在安裝本實用新型時，就不必在設備上設置與之匹配的芯片插座或具有相同焊孔數和幾何排列電路板，節約了使用成本；使用時將本實用新型的壓焊部5直接焊接在電路板上就可以將電路塊安裝在設備上，易于安裝，由于電路塊的壓焊部5直接與電路板接觸，其形成了面接觸，而不再是以前的點接觸，這樣就保證了電路接通的穩定性，不會出現接觸不良。由于是面接觸使得電路塊安裝更加牢固，不容易脫落。[0022]實施例2
[0023]本實施例提供的貼裝式集成電路塊，包括塑封體I和引腳2，塑封體I內封裝有芯片，所述引腳2對稱分布在塑封體I的兩側，引腳2為“Z”字形引腳，包括塑封部3、連接部4和壓焊部5，所述塑封部3被塑封在塑封體I上，所述連接部4 一端連接在塑封部3上，一端連接在壓焊部5上，所述壓焊部5垂直于連接部4，連接部4的長度為1.8mm,所述壓焊部5的長度為0.4mm,寬度為0.4mm。
[0024]實施例3
[0025]本實施例提供的貼裝式集成電路塊，包括塑封體I和引腳2，塑封體I內封裝有芯片，所述引腳2對稱分布在塑封體I的兩側，引腳2為“Z”字形引腳，包括塑封部3、連接部4和壓焊部5，所述塑封部3被塑封在塑封體I上，所述連接部4 一端連接在塑封部3上，一端連接在壓焊部5上，所述壓焊部5與連接部4之間的角度為100°，連接部4的長度為2.2mm，所述壓焊部5的長度為0.6mm，寬度為0.6mm，引腳2表面設有鍍錫層，所述鍍錫層的厚度為0.006mm。
[0026]實施例4
[0027]本實施例提供的貼裝式集成電路塊，包括塑封體I和引腳2，塑封體I內封裝有芯片，所述引腳2對稱分布在塑封體I的兩側，引腳2為“Z”字形引腳，包括塑封部3、連接部4和壓焊部5，所述塑封部3被塑封在塑封體I上，所述連接部4 一端連接在塑封部3上，一端連接在壓焊部5上，所述壓焊部5與連接部4之間形成的角度為120°，連接部4的長度為2.5mm，所述壓焊部5的長度為0.8mm，寬度為0.8mm，引腳2表面設有鍍錫層，所述鍍錫層的厚度為0.008mm。
[0028]實施例5
[0029]本實施例提供的貼裝式集成電路塊，包括塑封體I和引腳2，塑封體I內封裝有芯片，所述引腳2對稱分布在塑封體I的兩側，引腳2為“Z”字形引腳，包括塑封部3、連接部4和壓焊部5，所述塑封部3被塑封在塑封體I上，所述連接部4 一端連接在塑封部3上，一端連接在壓焊部5上，所述壓焊部5與連接部4之間形成的角度為110°，連接部4的長度為2.1mm，所述壓焊部5的長度為0.7mm，寬度為0.8mm，引腳2表面設有鍍錫層，所述鍍錫層的厚度為0.01mm。
【權利要求】
1.貼裝式集成電路塊，包括塑封體(I)和引腳(2)，所述引腳(2)對稱分布在塑封體(I)的兩側，其特征在于:所述引腳(2)為“Z”字形引腳，包括塑封部(3)、連接部(4)和壓焊部(5 )，所述塑封部(3 )被塑封在塑封體(I)上，所述連接部(4 ) 一端連接在塑封部(3 )上，一端連接在壓焊部(5)上。
2.根據權利要求1所述的貼裝式集成電路塊，其特征在于:所述壓焊部(5)與連接部(4)形成的角度為80°?120°。
3.根據權利要求1所述的貼裝式集成電路塊，其特征在于:所述連接部(4)的長度為1.8mm?2.5臟,所述壓焊部(5)的長度為0.4mm?0.8mm’寬度為0.4mm?0.8臟。
4.根據權利要求1或2所述的貼裝式集成電路塊，其特征在于:所述引腳(2)表面設有鍍錫層，所述鍍錫層的厚度為0.006?0.01mm。
【文檔編號】H01L23/49GK203445110SQ201320424766
【公開日】2014年2月19日 申請日期:2013年7月17日 優先權日:2013年7月17日
【發明者】王鐵冶, 鄭渠江 申請人:四川明泰電子科技有限公司