專利名稱：半導體封裝構造的制作方法
技術領域：
本實用新型涉及一種半導體封裝構造，特別是有關于一種可增加輸入/輸出引腳數目的半導體封裝構造。
背景技術：
現今,半導體封裝構造通常是選用導線架(Ieadframe)或封裝基板(substrate)來做為承載芯片的載板(carrier)。現有一種使用導線架的封裝構造是包含一芯片承座、數個引腳、芯片及封裝膠材，其中所述數個引腳是環繞排列在所述芯片承座的周圍。所述芯片通過粘膠固定在所述芯片承座上。所述數個引腳通過打線作業而以數條導線電性連接到所述芯片上的數個接墊上。所述封裝膠材則包埋保護所述芯片承座、芯片、導線及所述引腳的內側端，僅裸露出所述引腳的外側端。所述引腳的外側端會向下彎折成具有一水平端，以做為輸入/輸出(I/o)端子。然而，在上述使用導線架的封裝構造中，所述用作輸入/輸出端子的引腳的數目主要受限于芯片承座的尺寸。對于需要更多輸入/輸出端子的封裝產品來說，上述的現有封裝構造已無法滿足需求。故，有必要提供一種半導體封裝構造，以解決現有技術所存在的問題。
實用新型內容本實用新型的主要目的在于提供一種半導體封裝構造，可提供更多的引腳數目，滿足需要大量輸入/輸出端子的封裝產品的需求。為達成前述目的，本實用新型一實施例提供一種半導體封裝構造，所述半導體封裝構造包含:一第一導線架、一第二導線架、一芯片以及一封裝膠體，其中所述第一導線架包含一芯片承座及數個第一引腳，所述第一引腳至少圍繞所述芯片承座的至少兩側邊；所述所述第二導線架包含數個第二引腳，所述第二引腳絕緣分布于所述第一引腳的上方；所述芯片對應設于所述芯片承座上并分別電性連接所述第一引腳與第二引腳；所述封裝膠體包覆所述芯片、所述第一導線架及第二導線架，并局部裸露所述第一引腳與第二引腳。本實用新型的垂直堆疊多層導線架的半導體封裝構造，相較于傳統半導體封裝構造，可提供至少兩倍的輸入/輸出端子數目，滿足需要大量輸入/輸出端子的封裝產品的設計需求。
圖1是本實用新型一實施例的半導體封裝構造的剖視圖。圖1A IC是制作圖1實施例的半導體封裝構造的結構示意圖。圖2是本實用新型另一實施例的半導體封裝構造的剖視圖。圖2A 2C是制作圖2 實施例的半導體封裝構造的結構示意圖。[0013]圖3是本實用新型又一實施例的半導體封裝構造的剖視圖。圖4是本實用新型再一實施例的半導體封裝構造的剖視圖。
具體實施方式
為讓本實用新型上述目的、特征及優點更明顯易懂，下文特舉本實用新型較佳實施例，并配合附圖，作詳細說明如下。再者，本實用新型所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內」、「外」、「側面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本實用新型，而非用以限制本實用新型。請參照圖1所示，圖1是本實用新型一實施例的半導體封裝構造的剖視圖。本實用新型所揭示的半導體封裝構造包含一第一導線架1、一第二導線架2、一芯片3及一封裝膠體4。所述第一導線架I包含一芯片承座10及數個第一引腳11。所述第一導線架I的材質可以是例如銅、鐵、鋁、鎳、鋅或其合金等。所述第一引腳11分布所述芯片承座10的至少兩側邊，在本實施例中，所述第一引腳11例如分布所述芯片承座10的四周側邊。所述第一引腳11主要包含一水平段Ila與一彎折段Ilb ;所述第一引腳11的彎折段Ilb大致呈L形而具有一水平連接端11c。所述第二導線架2設置于所述第一導線架I的上方，并且包含數個第二引腳20，其中所述第二引腳20絕緣分布于所述第一引腳11的上方。所述第二導線架2的材質可以是例如銅、鐵、鋁、鎳、鋅或其合金等。每一所述第二引腳20包含一水平段20a與一彎折段20b ;其中所述第二引腳20的彎折段20b大致呈L形而具有一水平連接端20c，且所述第二引腳20的水平連接端20c與所述第一引腳11的水平連接端Ilc共平面。在本實施例中，所述第二引腳20的彎折段20b的水平連接端20c是水平朝外延伸；所述第一引腳11的彎折段Ilb的水平連接端Ilc是水平朝內延伸。但是，在其他實施例中，所述第二引腳20的彎折段20b的水平連接 端20c也可以水平朝內延伸；所述第一引腳11的彎折段Ilb的水平連接端Ilc也可以水平朝外延伸。所述芯片3對應設于所述芯片承座10上，并且電性連接所述第一引腳11與第二引腳20。在一實施例中，所述芯片3具有一朝上的有源表面及配置于所述有源表面上的數個焊墊30，所述焊墊30分別與所述第一引腳11及第二引腳20通過數條導線31電性連接。所述封裝膠體4包覆所述芯片3、所述第一導線架I及第二導線架2，并局部裸露所述第一引腳11與第二引腳20。更詳細來說，在本實施例中，所述第一引腳11的水平段Ila是大致上包埋于所述封裝膠體4內；所述第一引腳11的彎折段Ilb則裸露于所述封裝膠體4外；同樣地，所述第二引腳20的水平段20a大致上包埋于所述封裝膠體4內；所述第二引腳20的彎折段20b則裸露于所述封裝膠體4外。此外，所述第一引腳11與所述第二引腳20之間還設有至少一雙面膠帶22。例如在本實施例中，如圖1所示，所述第一引腳11的水平段Ila與所述第二引腳20的水平段20a之間設有兩個呈環狀的雙面膠帶22a，22b，其中一雙面膠帶22a圍繞所述芯片承座10，設置靠近所述第一引腳11的水平段Ila的一內末端；另一雙面膠帶22b則圍繞前一雙面膠帶22a而設置靠近所述第一引腳11的水平段Ila與彎折段Ilb的連接端，且所述雙面膠帶22b的一邊緣大致切齊所述封裝膠體4的側面。所述雙面膠帶22a，22b用于固定所述第一引腳11與所述第二引腳20，使得垂直相鄰的所述第一引腳11與所述第二引腳20之間維持一定垂直間距而不致于相互接觸形成短路，同時所述雙面膠帶22a可以位在所述第二引腳20的水平段20a結合所述導線31的位置(即打線位置)的正下方，以提供打線時所需的支撐力；而所述雙面膠帶22b邊緣大致切齊所述封裝膠體4的側面，則可在封裝膠體4的邊緣提供支撐力量，以緩沖彎折段11b，20b通過彎折成形時對封裝膠體4邊緣造成的作用力。請參照圖1A IC所示，其分別概要揭示制作圖1實施例的半導體封裝構造的結構示意圖。請參照圖1A所示，首先提供一第一導線架I與一間隔堆疊在所述第一導線架I上方的第二導線架2，例如先對一金屬板進行沖壓或蝕刻作業，以成形一包含多個第一導線架I的導線架條(leadframe strip),其中每個第一導線架I包含一芯片承座10及數個水平的第一引腳11 ;接著再對另一金屬板進行沖壓或蝕刻作業，以成形另一包含多個第二導線架2的導線架條，其中每個第二導線架2包含數個第二引腳20 ;接著再將兩導線架條重疊，使每一第一導線架I對應一第二導線架2構成一導線架堆疊結構，并且讓數個呈環狀雙面膠帶22分別固定在每一所述第一導線架I的第一引腳11與對應的所述第二導線架2的第二引腳20之間。接著，請參照圖1B，在每一第一導線架I的芯片承座10上設置一芯片3 ;再通過打線作業使所述芯片3的一有源表面上的焊墊30與所述第一引腳11與第二引腳20通過數個導線31分別電性連接。接著，請參照圖1C，利用一封裝膠體4來包覆保護所述芯片3、所述導線31、所述第一導線架I與第二導線架2，并局部裸露所述第一引腳11與第二引腳20 ;再進行切割作業，使得相鄰的導線架層疊結構彼此分離。最后再進行沖壓作業，以分別彎折所述第一引腳11與第二引腳20，其中第一引腳11包含了包埋于所述封裝膠體 4內的水平段I Ia與裸露于所述封裝膠體4外的彎折段I Ib,同時所述第二引腳20也包含包埋于所述封裝膠體4內的水平段20a與裸露于所述封裝膠體4外的彎折段20b，如此一來，便可得到如圖1所示的半導體封裝構造。由于所述半導體封裝構造具有多層導線架，具有更多的引腳來提供更多的輸入/輸出端子數目，滿足需要大量輸入/輸出端子的封裝產品的設計需求。請參照圖2所示，圖2是本實用新型另一實施例的半導體封裝構造的剖視圖。本實施例與圖1的實施例不同之處在于，所述第一引腳11的水平段Ila與彎折段Ilb皆包埋于所述封裝膠體4內，僅所述第一引腳11的彎折段Ilb的水平連接端Ilc裸露于所述封裝膠體4的底面40，并且與所述封裝膠體4的底面40及所述第二引腳20的水平連接端20c共平面。請參照圖2A 2C所示，其分別概要揭示制作圖2實施例的半導體封裝構造的結構示意圖。請參照圖2A所示，首先提供一第一導線架1，例如先對一金屬板進行沖壓或蝕刻作業，以成形所述第一導線架1，其中每個第一導線架I包含一芯片承座10及數個水平的第一引腳11 ;接著將第一導線架I設置于一載座5上，再通過沖壓作業，以彎折所述第一導線架I的第一引腳1，成形其彎折段Ilb與水平連接端11c。所述載座5位于所述第一引腳I的水平段Ila及水平連接端Ilc之間。[0031 ] 為了方便后續分離所述載座5與第一導線架I，所述第一引腳11在本實施例中，可分布在所述芯片承座10的兩相對側邊或三側邊，以使所述芯片承座10的一側邊或兩相對側邊保持空缺，以便后續封裝作業前以水平抽出方式移除所述載座5。所述載座5可以是由金屬板或封裝膠體制成的板材。若所述載座5選自于由封裝膠體(或等效絕緣材料)預制成形的板材，則后續封裝作業前可以選擇不移除所述載座5。接著，請參照圖2B，在每一第一導線架I的第一引腳11的水平段Ila上利用至少一雙面膠帶22設置一第二導線架2，其中第二導線架2包含數個第二引腳20。接著，請參照圖2C，在第一導線架I的芯片承座10上設置一芯片3 ;再通過打線作業使所述芯片3有源表面上的焊墊30與所述第一引腳11與第二引腳20通過數個導線31電性連接。接著，移除所述載座5以進行封裝作業，并利用一封裝膠體4來包覆保護所述芯片
3、所述導線31、所述第一導線架I與第二導線架2，并局部裸露所述第一引腳11的水平連接端Ilc與第二引腳20 ;之后再進行一次沖壓作業，以彎折第二引腳20，使得第二引腳20包含包埋于所述封裝膠體4內的水平段20a與裸露于所述封裝膠體4外的彎折段20b，如此一來，便可得到如圖2所示的半導體封裝構造。值得注意的是，若以由封裝膠體預制成形的板材做為所述載座5，則可以選擇不移除所述載座5并直接利用所述封裝膠體4來進行封裝作業，此時所述封裝膠體4包埋所述載座5，且所述載座5位于所述第一引腳I的水平段Ila及水平連接端Ilc之間。本實用新型的半導體封裝構造并不局限于兩層導線架，可根據芯片數目而達到三層或更多層導線架。例如，請參照圖3所示，圖3是本實用新型另一實施例的半導體封裝構造的剖視圖，圖3的實施例的第一導線架I與第二導線架2的結構類似圖2的實施例，其不同之處在于，圖3的半導體封裝構造·進一步包含一第二芯片7和一第三導線架6。所述第二芯片7設于所述第一芯片3的有源表面上。所述第三導線架6包含數個第三引腳60，所述第三導線架6的材質可以是例如銅、鐵、鋁、鎳、鋅或其合金等。所述第三引腳60絕緣分布于所述第二引腳20的上方，并電連接所述第二芯片3及/或所述第一芯片7。與所述第一引腳11和第二引腳20相似，所述第三引腳60也包含一水平段60a與一彎折段60b。在本實施例中，所述第三引腳60的水平段60a大致上包埋于所述封裝膠體4內，并且通過一雙面膠帶24黏貼于所述第二引腳20的水平段20a上；所述第三引腳60的彎折段60b裸露于所述封裝膠體4外，并且大致呈L形而具有一水平連接端60c ;所述第三引腳60的水平連接端60c、所述第二引腳20的水平連接端20c與所述第一引腳11的水平連接端Ilc共平面。再者，所述第三引腳60的水平連接端60c是水平朝外延伸，但必要時也可以水平朝內延伸。請參照圖4所示，圖4是本實用新型另一實施例的半導體封裝構造的剖視圖。圖4的實施例類似圖3的實施例，其不同之處在于，在圖4的半導體封裝構造中，所述第二芯片7設于所述芯片承座10上而與所述第一芯片3并排；所述第三導線架6的每一所述第三引腳60大致上整個包埋于所述封裝膠體4內并向上電性連接一導電柱61，所述導電柱61是由穿膠導通孔(throughmolding via)工藝制成的,其設于所述封裝膠體4內并從所述第三引腳60的頂面延伸至所述封裝膠體4的一頂面露出，使得其他封裝體可堆疊于所述半導體封裝構造的封裝膠體4的頂面上，而通過所述導電柱61電性連接所述第三引腳60。綜上所述，相較于傳統半導體封裝構造提供的引腳數有限，本實用新型以垂直堆疊的多層導線架所構成的半導體封裝構造，可提供至少兩倍的輸入/輸出端子數目，滿足需要大量輸入/輸出端子的封裝產品的設計需求。本實用新型已由上述相關實施例加以描述，然而上述實施例僅為實施本實用新型的范例。必需指出的是，已公開的實施例并未限制本實用新型的范圍。相反地，包含于權利要求書的精神及范圍的修改及均等`設置均包括于本實用新型的范圍內。
權利要求1.一種半導體封裝構造，其特征在于:所述半導體封裝構造包含: 一第一導線架，包含一芯片承座及數個第一引腳，所述第一引腳分布于所述芯片承座的至少兩側邊； 一第二導線架，包含數個第二引腳，所述第二引腳絕緣分布于所述第一引腳的上方；一芯片，對應設于所述芯片承座上并分別電性連接所述第一引腳與第二引腳；以及一封裝膠體，包覆所述芯片、所述第一導線架及第二導線架，并局部裸露所述第一引腳與第二引腳。
2.如權利要求1所述的半導體封裝構造，其特征在于:所述第二引腳包含一水平段與一彎折段；所述水平段大致包埋于所述封裝膠體內；所述彎折段裸露于所述封裝膠體外，并且大致呈L形而具有一水平連接端。
3.如權利要求2所述的半導體封裝構造，其特征在于:所述第一引腳包含一水平段與一彎折段；所述第一引腳的水平段大致包埋于所述封裝膠體內；所述第一引腳的彎折段裸露于所述封裝膠體外，并且大致呈L形而具有一水平連接端；所述第一引腳的水平連接端與所述第二引腳的水平連接端共平面。
4.如權利要求2所述的半導體封裝構造，其特征在于:所述第一引腳包含一水平段與一彎折段；所述第一引腳的水平段包埋于所述封裝膠體內；所述第一引腳的彎折段包埋于所述封裝膠體內，并且大致呈L形而具有一水平連接端；所述第一引腳的水平連接端裸露于所述封裝膠體的底面，并且與所述封裝膠體的底面及所述第二引腳的水平連接端共平面。
5.如權利要求4所述的半導體封裝構造，其特征在于:所述半導體封裝構造進一步包含一由封裝膠體預制成形的載座，其中所述封裝膠體包埋所述載座，且所述載座位于所述第一引腳的水平段及水平連接端之間。
6.如權利要求2所·述的半導體封裝構造，其特征在于:所述第一引腳的水平段與所述第二引腳的水平段之間設有至少一雙面膠帶。
7.如權利要求1所述的半導體封裝構造，其特征在于:所述半導體封裝構造進一步包含: 至少一第二芯片，設于所述第一芯片的一有源表面上；以及 至少一第三導線架，所述第三導線架包含數個第三引腳，所述第三引腳絕緣分布于所述第二引腳的上方，并電連接所述第二芯片及所述第一芯片的至少一個。
8.如權利要求1所述的半導體封裝構造，其特征在于:所述半導體封裝構造進一步包含: 至少一第二芯片，設于所述芯片承座上而與所述第一芯片并排；以及至少一第三導線架，所述第三導線架包含數個第三引腳，所述第三引腳絕緣分布于所述第二引腳的上方，并電連接所述第二芯片及所述第一芯片的至少一個。
9.如權利要求7或8所述的半導體封裝構造，其特征在于:所述第三引腳包含一水平段與一彎折段；所述第三引腳的水平段大致包埋于所述封裝膠體內；所述第三引腳的彎折段裸露于所述封裝膠體外，并且大致呈L形而具有一水平連接端；所述第三引腳的水平連接端、所述第二引腳的水平連接端與所述第一引腳的水平連接端共平面。
10.如權利要求7或8所述的半導體封裝構造，其特征在于:每一所述第三引腳包埋于所述封裝膠體內并電性連接一導電柱，所述導電柱設于所述封裝膠體內并從所述第三引腳的頂面延伸 至所述封裝膠體的一頂面露出。
專利摘要一種半導體封裝構造，包含一第一導線架，包含一芯片承座及數個第一引腳；一第二導線架，包含數個第二引腳，所述第二引腳絕緣分布于所述第一引腳的上方；一芯片，對應設于所述芯片承座上并電性連接所述第一引腳與第二引腳；以及一封裝膠體，包覆所述芯片、所述第一導線架及第二導線架，并局部裸露所述第一引腳與第二引腳。所述半導體封裝構造可有效增加輸入/輸出端子數目。
文檔編號H01L23/495GK203150538SQ20132001845
公開日2013年8月21日 申請日期2013年1月15日 優先權日2013年1月15日
發明者黃東鴻 申請人:日月光半導體制造股份有限公司