專利名稱：芯片結構的制作方法
技術領域：
本實用新型屬于半導體制造技術領域，具體涉及一種芯片結構。
背景技術：
晶圓級芯片封裝(Wafer Level Chip Size Packaging,WLCSP)技術是對整片晶圓進行封裝測試后再切割得到單個成品芯片的技術，封裝后的芯片尺寸與裸片一致。晶圓級芯片順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。經晶圓級芯片封裝技術封裝后的芯片尺寸達到了高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增大而顯著降低。隨著科技生活的發展，對單顆芯片的集成度要求日益增高，單顆芯片的外部焊墊數(即I/o數)也相應增多，導致單顆芯片尺寸相應增大，一整片晶圓上可供共同封裝的單顆芯片顆數相應減少，導致生產單顆芯片的效率降低，生產單顆芯片的成本增加。在現有技術中，一般是通過縮小焊墊尺寸來保證在晶圓上的單顆芯片的顆數，然而，縮小了焊墊尺寸會導致焊墊與導電線路電性連接的面積變小(現有技術中焊墊與導電線路的電連接面為切割焊墊后形成的切割面)，降低了芯片的穩定性。
發明內容為解決上述技術問題，本實用新型的目的在于提供一種芯片結構，該結構可在提高生產芯片效率、降低生產芯片成本的情況下，進一步保證芯片的穩定性。為實現上述實用新型目的之一，本實用新型提供一種芯片結構，包括功能區，與所述功能區電性連接的多個焊墊，所述多個焊墊位于所述功能區之外，其中，所述多個焊墊中的至少部分焊墊上設有內壁為電連接面的內孔，所述電連接面的面積大于所述焊墊任意側壁的面積。作為本實用新型的進一步改進，所述多個焊墊僅設置于所述功能區的兩相對側。作為本實用新型的進一步改進，所述焊墊的橫截面為正方形。作為本實用新型的進一步改進，每個焊墊上均設有內壁為電連接面的內孔。作為本實用新型的進一步改進，所述內孔為貫穿所述焊墊的上表面和下表面的通孔。與現有技術相比，本實用新型的芯片結構通過在與功能區電性連接的焊墊上形成內孔，使該內孔的內壁上形成可與導電線路電性連接的電連接面，從而在縮小焊墊尺寸，提高生產芯片效率、降低生產芯片成本的同時，保證了芯片與導電線路的電連接面面積，，保證芯片的穩定性。
圖1是本實用新型芯片結構一具體實施方式
的結構示意圖；圖2是本實用新型芯片結構的焊墊一實施方式的俯視圖；[0014]圖3是圖2所示的焊墊沿A-A’方向的剖視圖；圖4是本實用新型芯片結構的焊墊另一實施方式的俯視圖；圖5是圖4所示的焊墊沿B-B’方向的剖視圖；圖6是多個芯片結構在晶圓上的排布示意圖；圖7是本實用新型芯片制造方法一具體實施方式
的流程圖。
具體實施方式
以下將結合附圖所示的具體實施方式
對本實用新型進行詳細描述。但這些實施方式并不限制本實用新型，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本實用新型的保護范圍內。如圖1所示，在本實施方式中，該芯片結構10包括功能區12，以及與該功能區電性連接的多個焊墊13。所述多個焊墊13位于所述功能區之外的切割道中。所述焊墊包括上表面、下表面，以及連接所述上、下表面的側壁。優選地，該焊墊的橫截面為正方形，由于正方形的長寬相同，便可更好的平衡該芯片的橫軸和縱軸上的尺寸。如圖2至圖5所示，在本實用新型的一實施方式中，在多個焊墊中的至少部分焊墊13上設有內孔131，該內孔131的內壁133為電連接面132。該電連接面132可電性連接導線線路，以通過導電線路連接所述芯片的輸出端。所述電連接面的面積大于所述焊墊任意側壁的面積。優選地，在實施方式中，所述多個焊墊僅設置于所述功能區的兩相對側。每個焊墊上均設有該內孔131，所述內孔為貫穿所述焊墊的上表面和下表面的通孔。由于可控制該內孔131的大小，形成合適的電連接面132面積。使得該芯片結構可在縮小焊墊尺寸，降低芯片生產成本的同時保證芯片與導電線路的電連接面面積，保證芯片的穩定性；并且，通過將焊墊只設置于功能區的相對兩側，可進一步的縮小芯片面積，增加一片晶圓上形成的芯片顆數。如圖2、圖3所示，該內孔131的橫截面為圓形。如圖4、圖5所示，該內孔131的橫截面為矩形。上述芯片結構中焊墊與焊墊之間的距離可相對現有技術保持不變，克服了縮小焊墊與焊墊間的距離造成的縮小了導電線路間的距離，加大了斷路的可能性，提高了封裝工藝的難度，增加了封裝成本的缺陷。如圖6、圖7所示，在本實用新型一實施方式中，該芯片的制造方法包括:S1、提供一晶圓；S2、在所述晶圓上形成多個功能區，以及與每個功能區相對應的多個焊墊；優選地，僅在每個功能區的兩相對側形成所述多個焊墊。所述焊墊的橫截面為正方形。由于正方形的長寬相同，便可更好的平衡該芯片的橫軸和縱軸上的尺寸。S3、在所述多個焊墊中的至少部分焊墊上形成內壁為電連接面的內孔，該電連接面132可電性連接導線線路，以通過導電線路連接所述芯片的輸出端。所述電連接面的面積大于所述焊墊任意側壁的面積。優選地，通過鐳射工藝打穿每個焊墊，以在每個焊墊上形成內壁為電連接面的內孔，簡化所述內孔為貫穿所述焊墊的上表面和下表面的通孔。應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施方式中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。上文所列出的一系列的詳細說明僅僅是針對本實用新型的可行性實施方式的具體說明，它們并非用以限制本實用新型的保護范圍，凡未脫離本實用新型技藝精神所作的等效實施方式或變更均應包含在本實用新型的保護范圍之內。
權利要求1.一種芯片結構，包括功能區，與所述功能區電性連接的多個焊墊，所述多個焊墊位于所述功能區之外，其特征在于:所述多個焊墊中的至少部分焊墊上設有內壁為電連接面的內孔，所述電連接面的面積大于所述焊墊任意側壁的面積。
2.根據權利要求1所述的芯片結構，其特征在于，所述多個焊墊僅設置于所述功能區的兩相對側。
3.根據權利要求2所述的芯片結構，其特征在于，所述焊墊的橫截面為正方形。
4.根據權利要求1所述的芯片結構，其特征在于，每個焊墊上均設有內壁為電連接面的內孔。
5.根據權利要求4所述的芯片結構，其特征在于，所述內孔為貫穿所述焊墊的上表面和下表面的通孔。
專利摘要本實用新型揭示了一種芯片結構包括功能區，與所述功能區電性連接的多個焊墊，所述多個焊墊位于所述功能區之外，所述多個焊墊中的至少部分焊墊上設有內壁為電連接面的內孔，所述電連接面的面積大于所述焊墊任意側壁的面積。與現有技術相比，本實用新型的芯片結構通過在與功能區電性連接的焊墊上形成內孔，使該內孔的內壁上形成可與導電線路電性連接的電連接面，從而在縮小焊墊尺寸，提高生產芯片效率、降低生產芯片成本的同時，保證了芯片與導電線路的電連接面面積，減小芯片斷路的可能性，保證芯片的穩定性。
文檔編號H01L23/488GK202996817SQ20132000098
公開日2013年6月12日 申請日期2013年1月4日 優先權日2013年1月4日
發明者王之奇, 喻瓊, 王蔚 申請人:蘇州晶方半導體科技股份有限公司