一種全環柵cmos場效應晶體管和制備方法
【專利摘要】本發明涉及一種全環柵CMOS場效應晶體管和制備方法，主要包括硅或SOI襯底和n型及p型高遷移率材料的無轉移集成，設計三維多層高遷移率材料的結構及其外延生長，制備橫向三維p型和n型單片集成納米線陣列，得到全環柵CMOS場效應晶體管。本發明能夠更好的滿足10nm以下技術節點對器件性能提出的更高要求。
【專利說明】—種全環柵CMOS場效應晶體管和制備方法
【技術領域】
[0001]本發明涉及場效應管【技術領域】，特別是涉及一種基于硅基三維納米線陣列的全環柵CMOS場效應晶體管和制備方法。
【背景技術】
[0002]以半導體器件、集成電路為核心的電子信息產業已超過以汽車、石油、鋼鐵為代表的傳統工業成為當前第一大產業，成為改造和拉動傳統產業邁向數字時代的強大引擎和雄厚基石。作為電子信息產業基礎的半導體器件、集成電路產業，對于推動我國經濟發展，促進科技進步，增強我國綜合實力以及建設創新型國家具有重要意義。
[0003]Si基II1-V族CMOS材料和器件是目前國際上競相開展的新一代晶體管核心技術。針對22nm技術節點，Intel, IBM, Samsung等都采用FinFET技術。針對IOnm及以下技術節點，柵極對溝道電場的調控要求更高，進而提出全環柵的概念。而基于納米線的全環柵CMOS場效應晶體管由于其幾乎全包圍的設計，使柵極能夠更大程度地控制納米線內部電場分布，實現電場和載流子濃度調控，增大開態電流，增大開關比，同時有利于提高集成度。
[0004]基于納米線的全環柵場MOS效應管最大程度發揮了柵極對溝道的電場調控能力，特別是基于橫向二維或三維納米線陣列的全環柵CMOS場效應晶體管，在提高性能的同時提高了集成度。雖然目前國際上和國內許多研究機構都在研制半導體納米線，但是只有極少數的研究組能夠成功研制。目前國際上納米線多采用豎向排列，實現豎向納米線主要有兩種方案，一是通過至上而下的刻蝕形成豎狀納米線，多用于硅納米線的制備(德國趙清太小組，IEEEEDL, 33 (2012) 1535 ;法國 LAAS/IEMN 聯合小組，Nanoscale5 (2013) 2437)；另外一種是通過自下而上的選擇性生長形成豎狀納米線(InGaAs/InAlAsCore-shell納米線，日本北海道大學，Nature，488 (2012) 189)。橫向納米線僅有美國普渡大學葉培德小組2012年在InP基上通過刻蝕的方法形成二維橫向納米線陣列，并基于此研制了 InGaAs全環柵 MOS 場效應管(IEDMl2-531 )。
[0005]IOnm及以下技術節點對器件性能提出更高的要求，尤其是對高遷移率的追求，導致越來越多的機構正在研發新型溝道材料。國際半導體技術藍圖(ITRS)已經把II1-V族和鍺高遷移率溝道技術作為未來的半導體技術發展的主流技術，原因在于II1-V族材料有較高的電子遷移率，而鍺材料有較高的空穴遷移率，而要實現CMOS必須把n型和p型溝道材料集成在同一襯底上，在技術上具有很高的挑戰性。另外，IBM在1996年理論上預言了張應變Ge材料可以同時具有很高的電子和空穴遷移率，當張應變達到1.5%時，電子遷移率理論預言可以達到 12000cm2/Vs，空穴遷移率達到 20000cm2/Vs (J.Appl.Phys.80 (1996) 2234)，
利用張應變Ge有望同時實現高性能n型和p型溝道材料。
[0006]
【權利要求】
1.一種基于硅基三維納米線陣列的全環柵CMOS場效應晶體管，包括硅基底，其特征在于，所述硅基底上生長有n型橫向三維單片集成的高遷移率納米線陣列和p型橫向三維單片集成的高遷移率納米線陣列；所述n型橫向三維單片集成的高遷移率納米線陣列和p型橫向三維單片集成的高遷移率納米線陣列間隔排列。
2.根據權利要求1所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管，其特征在于，所述n型橫向三維單片集成的高遷移率納米線陣列的材料為(InxGa1J (AsySb1^y)或張應變鍺；所述P型橫向三維單片集成的高遷移率納米線陣列的材料為(InxGa1JSb或張應變鍺。
3.根據權利要求1所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管，其特征在于，所述n型橫向三維單片集成的高遷移率納米線陣列和p型橫向三維單片集成的高遷移率納米線陣列均為多層結構。
4.一種基于硅基三維納米線陣列的全環柵CMOS場效應晶體管的制備方法，其特征在于，包括以下步驟: (1)生長基于娃基的n型單片集成的聞遷移率材料結構和p型單片集成的聞遷移率材料結構； (2)制備n型橫向三維單片集成的高遷移率納米線陣列和p型橫向三維單片集成的高遷移率納米線陣列的器件； (3)采用原子層沉積技術實現納米線周圍柵介質和金屬柵極材料全包圍，制備全環柵CMOS場效應晶體管。
5.根據權利要求4所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管的制備方法，其特征在于，所述步`驟(1)包括以下子步驟:采用高遷移率的II1-V族材料或者鍺作為溝道材料，采用外延生長技術實現溝道材料和硅基材料的無轉移集成，并且在硅基材料上間隔生長P型溝道材料和n型溝道材料，所述p型溝道材料和n型溝道材料之間填充可選擇性腐蝕的材料作為腐蝕犧牲層。
6.根據權利要求5所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管的制備方法，其特征在于，所述外延生長技術包括分子束外延和金屬有機物氣相沉。
7.根據權利要求4所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管的制備方法，其特征在于，所述步驟(2)還包括以下子步驟: (21)利用電子束曝光技術，在材料芯片表面制備納米線光刻掩膜，定義源/漏區域和納米線陣列尺寸； (22)利用干法刻蝕技術，刻蝕溝槽區的疊層直到停止層，在器件上形成橫向納米帶結構； (23)利用選擇性濕法腐蝕，形成橫向二維納米線雙極型混合陣列； (24)利用光學曝光和選擇性濕法腐蝕，對納米線陣列進行區域選擇性腐蝕，獲得n型區的橫向二維納米線陣列和P型區的橫向二維納米線陣列。
8.根據權利要求7所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管的制備方法，其特征在于，所述步驟(22)中采用AFM、SEM、EDX、TEM、Raman測試技術對制備的納米帶結構進行測量、表征，進而指導納米線陣列制備工藝的優化。
9.根據權利要求4所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管的制備方法，其特征在于，所述步驟(3)中利用原子層技術實現納米線周圍柵介質和金屬柵極材料全包圍，具體包括以下子步驟: (31)樣品表面自然氧化物清洗，利用原子層沉積設備進行樣品表面等離子體鈍化； (32)采用等離子體增強方法原位生長高k柵介質，實現高k介質層對納米線的全包圍； (33)采用原子層沉積原位生長柵極材料，實現納米線側面柵極材料全包圍； (34)通過電子束曝光定義柵極，采用濺射方法生長柵極金屬； (35)通過電子束曝光定義源極和漏極，采用濺射方法生長金屬電極。
10.根據權利要求4所述的基于硅基三維納米線陣列的全環柵CMOS場效應晶體管的制備方法，其特征在于，所述n型橫向三維單片集成的高遷移率納米線陣列和p型橫向三維單片集成的高遷移率納米線陣列均為多層結構。`
【文檔編號】H01L27/092GK103700660SQ201310676287
【公開日】2014年4月2日 申請日期:2013年12月11日 優先權日:2013年12月11日
【發明者】王庶民, 李耀耀, 龔謙, 程新紅 申請人:中國科學院上海微系統與信息技術研究所