凸點式封裝及其形成方法
【專利摘要】本發明涉及凸點式封裝及其形成方法。根據本發明的實施例，半導體封裝包括半導體芯片和凸點。半導體芯片具有主表面上的接觸墊。凸點被置于半導體芯片的接觸墊上。焊料層被置于凸點的側壁上。
【專利說明】凸點式封裝及其形成方法
【技術領域】
[0001]本發明一般涉及半導體封裝，以及更特別地涉及凸點式封裝及其形成方法。
【背景技術】
[0002]半導體器件被用于多種電子設備及其他應用中。半導體器件可包括在半導體晶片上形成的集成電路。替代地，半導體器件可被形成為單片器件，例如，分立器件。通過在半導體晶片上沉積多種類型的材料的薄膜、對材料的薄膜進行圖案化、對半導體晶片的選擇性區域進行摻雜等等，來在半導體晶片上形成半導體器件。
[0003]在傳統的半導體制造過程中，大量半導體器件在單個晶片中被制造。在器件級和互連級制造過程完成后，晶片上的半導體器件被分離。例如，晶片可經歷分割(singulation)。在分割期間，晶片被機械和/或化學處理，并且半導體器件被物理分離，以形成各個管芯。各個管芯隨后根據封裝規格而被封裝。封裝設計的示例包括薄的小型無引線封裝、嵌入式晶片級球柵陣列封裝、以及其他。
【發明內容】
[0004]通過本發明的說明性實施例，通常解決或規避了這些以及其他問題，以及通常實現了技術優點。
[0005]根據本發明的實施例，半導體封裝包括在主表面上具有接觸墊的半導體芯片，置于所述接觸墊上的凸點，以及置于所述凸點的側壁上的焊料層。
[0006]根據本發明的替代實施例，半導體器件包括具有在第一主表面上的第一接觸墊和在第二主表面上的第二接觸墊的半導體芯片，置于所述第一接觸墊上的磁性凸點，以及置于所述第二接觸墊上的非磁性的凸點。
[0007]根據本發明的實施例，一種形成半導體封裝的方法包括:在襯底中形成多個芯片。所述襯底具有第一主表面上的多個第一接觸部和第二主表面上的多個第二接觸部。提供包括多個凸點的凸點框架。所述凸點框架被附著到所述襯底的第一主表面。所述襯底被分割以形成各個單元。
【專利附圖】
【附圖說明】
[0008]為了更完整地理解本發明及其優點，現在對結合附圖進行的以下描述做出參考，在附圖中:
[0009]圖1包括圖1A-1C，圖示出了根據本發明的實施例的半導體封裝，其中，圖1A圖示了橫截面視圖，以及圖1B和圖1C圖示了頂部截面圖；
[0010]圖2包括圖2A-2D，圖示出了根據本發明的實施例的第一凸點框架的形成；
[0011]圖3包括圖3A-3D，圖示出了根據本發明的實施例的第二凸點框架的形成；
[0012]圖4圖示出了根據本發明的實施例的制造之后的半導體器件；
[0013]圖5圖示出了根據本發明的實施例的在半導體封裝的制造期間的定位過程；[0014]圖6圖示出了根據本發明的實施例的將凸點附著到襯底期間半導體封裝的橫截面視圖；
[0015]圖7圖示出了根據本發明的實施例的將帶層從凸點框架移除后的半導體封裝的橫截面視圖；
[0016]圖8圖示出了根據本發明的實施例的分割之后的半導體封裝的橫截面視圖；
[0017]圖9圖示出了根據本發明的實施例在帶和卷軸上封裝的多個半導體芯片；
[0018]圖10圖示出了根據本發明的替代實施例的在形成包括多個芯片的重構晶片后的半導體器件的橫截面視圖；
[0019]圖11圖示出了根據本發明的替代實施例的在將第一凸點框架和第二凸點框架附著到重構晶片后的半導體器件的橫截面視圖；
[0020]圖12圖示出了根據本發明的替代實施例的將具有凸點框架的重構晶片切割后的半導體器件的橫截面視圖；
[0021]圖13圖示出了根據本發明的另外的替代實施例的半導體封裝，其中凸點未完全
覆蓋重分配層；
[0022]圖14圖示出了另外的替代實施例，其中，每個半導體封裝包括嵌入在絕緣材料中的單個芯片；以及
[0023]圖15圖示出了另外的替代實施例,其中，凸點包括多個凹槽，以改善焊點(solderjoint)區域。
[0024]除非另有指示，否則不同附圖中對應的數字和符號一般指代對應的部件。附圖被繪制成清楚地圖示實施例的相關方面，并且不一定按比例繪制。
具體實施例
[0025]下面詳細討論各種實施例的制造和使用。然而，應當理解的是，本發明提供了多種可適用的發明性概念，其可被體現在廣泛的具體情境中。所討論的具體實施例僅是對制造和使用本發明的具體方式的說明，而并不限制本發明的范圍。
[0026]將使用圖1來描述本發明的結構實施例。另外的結構實施例將通過使用圖12-15進行描述。一種形成半導體器件的方法將通過使用圖2-9進行描述。形成半導體器件的替代實施例將通過使用圖10-12、13、14和15進行描述。
[0027]圖1包括圖1A-1C，圖示出了根據本發明的實施例的半導體封裝。圖1A圖示了橫截面視圖，以及圖1B和圖1C圖示了頂部截面圖。
[0028]參照圖1A，半導體芯片50包括第一主表面上的第一接觸墊310和相對的第二主表面上的第二接觸墊320。在一個或多個實施例中，半導體芯片50可包括分立的半導體芯片。替代地，在一些實施例中，半導體芯片50可包括集成電路芯片。在一個或多個實施例中，半導體芯片50可包括分立器件，諸如二極管、晶體管、晶閘管、電容器、電感器及其他。在各種實施例中，半導體芯片50可包括功率半導體器件，在一個實施例中，其可以是分立器件。在一個實施例中，半導體芯片50可包括兩端子器件，諸如PIN 二極管或肖特基二極管。在一個或多個實施例中，半導體芯片50是三端子器件，諸如功率金屬絕緣體半導體場效應晶體管(MISFET)、結型場效應晶體管(JFET)、雙極結型晶體管(BJT)、以及絕緣柵雙極晶體管(IGBT)、或半導體晶閘管。[0029]第一接觸墊310和第二接觸墊320可包括被配置為形成與半導體芯片50的焊料接觸的墊。第一凸點Iio被置于半導體芯片50的第一接觸墊310上，而第二凸點210被置于第二接觸墊320上。在各種實施例中，第一凸點110和第二凸點210可包括與半導體芯片50相同的橫截面尺寸。替代地，第一凸點110和第二凸點210可包括小于半導體芯片50的橫截面尺寸但大于對應的第一接觸墊310或第二接觸墊320的橫截面尺寸。
[0030]如圖1A和IB中所圖不,第一凸點110包括第一凸點材料130和置于第一凸點材料130周圍的第一焊料層120。在一個或多個實施例中，第一焊料層120被置于第一凸點材料130的所有四個側壁上。另外，在一些實施例中，第一焊料層120可被置于第一凸點材料130的頂表面上，使得第一凸點110的所有五個表面都被第一焊料層120所覆蓋。
[0031]類似地，第二凸點210包括具有第二焊料層220的第二凸點材料230，該第二焊料層220被置于第二凸點材料230上。第二焊料層220可覆蓋第二凸點材料230的所有四個側壁。與第一焊料層120類似，第二焊料層220可覆蓋第二凸點材料230的所有五個表面。
[0032]如圖1B和IC中所示，在一個實施例中，第一接觸墊310和第二接觸墊320可具有圓形或橢圓形的形狀。在另一個實施例中，第一接觸墊310和第二接觸墊320可具有正方形或長方形的形狀。在替代的實施例中，第一接觸墊310和第二接觸墊320可包括其他合適的形狀。
[0033]在各種實施例中，第一凸點材料130可包括不同于第二凸點材料230的材料。在各種實施例中，第一凸點材料130包括鐵磁材料，而第二凸點材料230包括非鐵磁材料或非磁性材料。替代地，第一凸點材料130包括非鐵磁材料或非磁性材料，而第二凸點材料230包括鐵磁材料。在一個或多個實施例中，第一凸點材料130 (或第二凸點材料230)的鐵磁材料包括鎳。在替代的實施例中，鐵磁材料包括鐵、鉻、鈷以及其他。本發明的各種實施例中所公開的鐵磁材料和其他材料可以是純金屬、合金和混合物。在各種實施例中，純金屬(諸如純銅)可包括痕量雜質。
[0034]在各種實施例中，第一焊料層120包括一種材料，其形成可焊接材料或替代地與焊料結合。因此，第一焊料層120可形成與焊料的焊料結合部，并可被附著到例如電路板。在一個或多個實施例中，第一焊料層120包括可與第一凸點材料130混合的材料，以形成可焊接材料。類似地，第二焊料層220可包括形成可焊接材料的材料。在各種實施例中，第一焊料層120和第二焊料層220可包括金、銀、鉬以及其他。在各種實施例中，第一焊料層120和第二焊料層220可包括錫(Sn)、錫-鉛(SnPb)、鎳、以及諸如錫合金、鋅合金以及其他的
I=1-Wl O
[0035]本發明的實施例可具有常規封裝設計的許多優點。例如，由于使用本發明的實施例形成的焊點將是外部可見的，所以本發明的實施例可以能夠進行自動光學檢查。
[0036]通過提供五個表面(至少四個)用于連接，本發明的實施例改善了焊點區域。另夕卜，所有表面均是可焊接，這消除了在特定方向上對準芯片的任何要求。另外，通過允許選擇焊接材料(例如，第一焊料層120的材料，以及其他)方面的靈活性，本發明的實施例提供了很大的靈活性。
[0037]通過使用顏色編碼，本發明的實施例提供了識別墊的極性的能力。例如，第一焊料層120的顏色可與第二焊料層220的顏色不同。在一個實施例中，第一焊料層120可通過使用金而具有金色，而第二焊料220可通過使用銀而具有銀色。[0038]由于在一側上選擇性使用鐵磁材料，本發明的實施例能夠易于處理散裝芯片。此夕卜，本發明的實施例不對比例施加限制。因此，可形成遠小于目前設計的封裝，而無需成本結構上的顯著改變。
[0039]圖2-9圖示出了根據本發明的實施例的制造的各種階段期間的半導體裝置。
[0040]在各種實施例中，三個單獨的組件可例如在并行或不同的設施中被制造。兩個單獨的凸點框架和包括半導體芯片的襯底可被制造。替代地，凸點框架可被直接沉積在襯底的正面和背面上。
[0041]圖2包括圖2A-2D，圖示出了根據本發明的實施例的第一凸點框架的形成。圖3包括圖3A-3D，圖示出了根據本發明的實施例的第二凸點框架的形成。
[0042]參照圖2A和3A，第一凸點材料130可被置于第一載體10上，以及類似地，第二凸點材料230可被置于第二個載體20上。接下來參照圖2B，第一凸點材料130可被圖案化以形成第一凸點110。在一個實施例中，第一凸點材料130可在光刻過程后通過濕式蝕刻而被圖案化。替代地，可使用其他技術來形成圖案化的凸點結構。類似地，第二凸點材料230可被圖案化以形成第二凸點210 (圖3B)。
[0043]參照圖2C，第一焊料層120被形成于第一凸點材料130上。在一個或多個實施例中，第一焊料層120被電鍍。在替代的實施例中，第一焊料層120可使用其他技術來沉積，例如，在一個實施例中，第一焊料層120可被噴射到第一凸點材料130上。類似地，第二焊料層220被形成于第二凸點材料230上(圖3C)。
[0044]如接下來在圖2D中所圖示的，將第一凸點框架105從第一載體10移除并置于第一帶100上。特別地，第一凸點框架105被翻轉，使得第一凸點材料130 —直背對第一帶100。類似地，將第二凸點框架205從第二載體20移除并置于第二帶200上。
[0045]圖4圖示出了根據本發明的實施例的制造后的半導體器件。
[0046]圖4可以是在一個或多個實施例中的所有處理完成后的晶片。如圖4中所圖示，形成包括多個接觸部的襯底300。如圖4的橫截面視圖中所圖示的，襯底300包括多個半導體芯片50。襯底300包括具有多個第一接觸墊310的第一主表面和具有多個第二接觸墊320的相對的第二主表面。
[0047]圖5圖示出了根據本發明的實施例的在半導體封裝的制造期間的定位過程。
[0048]第一凸點框架105被反轉，使得第一凸點材料130面對襯底300的第一主表面。特別地，多個第一接觸墊310中的每一個均面對第一凸點框架105的第一凸點110。類似地，多個第二接觸墊320中的每一個均面對第二凸點框架205的第二凸點210。
[0049]圖6圖示出了根據本發明的實施例的將凸點附著到襯底期間的半導體封裝的橫截面視圖。
[0050]參考圖6，第一凸點110被附著到襯底300的頂表面301，而第二凸點210被附著到襯底300的底表面302。在各種實施例中，通過施加壓強和/或熱，第一凸點110被附著到襯底300。例如，第一帶100可被壓縮以增加第一凸點材料130和第一接觸墊310之間的界面處的壓強。在各種實施例中，第一接觸墊310和第一凸點材料130包括可焊性材料。例如，在一個或多個實施中，第一接觸墊310的材料可與第一凸點材料130組合，以形成共熔固體溶體。類似地，在另一個實施例中，第二接觸墊320的材料和第二凸點材料230可組合以形成不同的共熔固體溶體。因此，襯底300和第一凸點110可被加熱，以便在第一凸點110和第一接觸墊310之間形成焊點。在各種實施例中，襯底300和第一凸點框架105可被加熱至100°C以上。在替代的實施例中，襯底300和第一凸點框架105可被加熱到約100°C至約400°C。在另外的替代實施例中，襯底300和第一凸點框架105可被加熱到約250°C至約350°C。在另外的替代實施例中，例如，在銀的燒結過程中，襯底300和第一凸點框架105可被加熱到約150°C至約250°C。替代地，在一些實施例中，在可使用摩擦結合的地方可使用超聲連接過程。
[0051]類似地，通過施加壓強和/或熱來將第二凸點210附著到襯底300。例如，第二帶200可被壓縮以增加第二凸點材料230和第二接觸墊320之間的界面處的壓強。另外，襯底300和第二凸點210可被加熱，例如，相對于第一凸點框架105的連接如上所述，以便在第二凸點210和第二接觸墊320之間形成焊點。在各種實施例中，壓強可同時被施加到第一帶100和第二帶200上。
[0052]在各種實施例中，第一凸點框架105、襯底300和第二凸點框架205可被同時結合在一起。在替代的實施例中，第一凸點框架105、襯底300和第二凸點框架205可被順序地
口 ?
[0053]圖7示出了根據本發明的實施例的從凸點框架移除帶層后的半導體封裝的橫截面視圖。
[0054]參考圖7，第一帶層100和第二帶層200被移除。因此，第一凸點110和第二凸點210的頂表面上的第一焊料層120和第二焊料層220被暴露。
[0055]圖8圖示出了根據本發明的實施例的分割后的半導體封裝的橫截面視圖。
[0056]如由虛線所圖示的，襯底300可通過切割通道而被分割。在一個或多個實施例中，在分割之前，具有半導體封裝的襯底300可被放置在箔片上。替代地，如圖9中將描述的，半導體封裝可在分割后被放置在箔片上。在一個實施例中，分割可被機械地執行，例如，使用砂輪。在替代實施例中，分割可被化學地執行，例如，使用各向異性蝕刻過程。在另外的實施例中，可使用激光過程來執行分割。在各種實施例中，可使用機械、化學、和/或激光過程的組合來執行分割。第一凸點110和第二凸點210表現為保護底層襯底300的蝕刻掩模。因此，在分割后，芯片50被生成，如果它們是以松散形式的，則芯片50也被成為散裝。散裝芯片50如果被生產則隨后可以各種方式被封裝。替代地，各個芯片50在其正被處理時可保持附著到帶上。
[0057]圖9圖示出了根據本發明的實施例的在帶和卷軸上封裝的多個半導體芯片。
[0058]分割的芯片50可被饋送到分揀機中，諸如碗式送料器(bowlfeeder)處理機。常規上，碗式送料器處理機可執行進一步的測試(通常是基本功能測試)，并順序地將芯片50附著到帶上。
[0059]常規上，分離的芯片被單獨挑選、測試，并且良好的(無缺陷)單元在封裝期間被放置到載體帶(或其他合適的襯底)上。然而，這樣的過程是耗時的，并可能成為整個生產的瓶頸。
[0060]有利地，使用本發明的實施例，由于第一凸點110和第二凸點210在磁性質上的差異，分揀機可以容易地區分芯片50的頂面和底面。類似地，在另一實施例中，第一凸點110和第二凸點210之間的光學差異可被用來區分芯片50的不同接觸部。因此，參照圖9，芯片50被放置在帶和卷軸層400上。[0061]在本發明的各種實施例中，有利地，測試可被執行為批量過程。如果在切割前芯片50被放置在分割箔片上，批量測試可被直接執行。替代地，在一個實施例中，測試可在將芯片50附著到帶之后使用批量處理來執行。換言之，在各種實施例中，可使用晶片測試過程代替順序測試每個芯片50。
[0062]在各種實施例中，芯片50被如此放置，使得所有的第一凸點110面朝上。在替代實施例中，芯片50被如此放置，使得所有的第二凸點210背對帶和卷軸層400而面朝上。在各種實施例中，使用磁性分揀過程可促進芯片50的放置。在各種實施例中，所有第一凸點110或所有第二凸點210是磁性的。在一個實施例中，通過使用第一凸點110的磁性質,所有第一凸點Iio可在一個方向上取向。因此，磁性分揀機可使用磁性凸點來抬起芯片50。
[0063]圖10-13圖示出了根據本發明的替代實施例的制造的各種階段期間的半導體器件的橫截面視圖。
[0064]本發明的實施例也可被應用到包括一個以上半導體芯片的半導體封裝。
[0065]圖10圖示出了根據本發明的替代實施例的形成包括多個芯片的重構晶片后的半導體器件的橫截面視圖。
[0066]參照圖10，形成了包括第一芯片51、第二芯片52和第三芯片53的重構晶片500。在各種實施例中，第一芯片51、第二芯片52、以及第三芯片53可以是不同或相同類型的芯片，并且可以在不同的過程和設施中被形成。例如，在一個實施例中，第一芯片51和第三芯片53可包括分立的功率半導體芯片，而第二芯片52可以包括集成電路芯片。在其他實施例中，第一芯片51、第二芯片52和第三芯片53包括分立的垂直半導體芯片。第一芯片51、第二芯片52和第三芯片53被嵌入在密封劑510內，以形成重構晶片500。在各種實施例中，多個第一芯片51、多個第二芯片52和多個第三芯片53在密封劑510內被形成。
[0067]圖11圖示出了根據本發明的替代實施例的在將第一凸點框架和第二凸點框架附著到重構晶片后的半導體器件的橫截面視圖。
[0068]在一個或多個實施例中，前側和后側重分配層可被形成在重構晶片500之上或之下。第一重分配層505被形成在重構晶片500上。可通過第一重分配金屬線520來耦合第一接觸墊310。例如，第一接觸墊310中在第一芯片51處的一個墊可被耦合到第一接觸墊310中在第二芯片52處的另一個墊。類似地，通過第二重分配層515中的第二重分配金屬線540來耦合重構晶片500的相對側上的第二接觸墊320。
[0069]如先前相對于圖6所描述的，第一凸點框架105被附著到第一接觸墊310，而第二凸點框架205被附著到第二接觸墊320。在各種實施例中，可通過焊點將第一凸點110附著到第一接觸墊310。類似地，可通過焊點將第二凸點210附著到第二接觸墊320。如先前所描述的，第一凸點框架105和第二凸點框架205可使用壓力和/或熱能來被附著。
[0070]此外，第一凸點110可被焊接到一個以上的第一接觸墊310。例如，結果，通過公共的第一凸點110，第一芯片51上的墊可被耦合到第二芯片52上的墊。類似地，第三芯片53上的墊可被耦合到第二芯片52上的墊。因此，通過另一公共的第一凸點110，第二芯片52和第三芯片53可被耦合。類似地，第二凸點210可被焊接到一個以上的第二接觸墊320。
[0071]在各種實施例中，有利地，在重構晶片500上正確地定位第一凸點框架105 (第二凸點框架205)確保了第一凸點110 (第二凸點210)的適當定位。
[0072]圖12圖示出了根據本發明的替代實施例的將具有凸點框架的重構晶片分割后的半導體器件的橫截面視圖。
[0073]重構晶片500被分割以形成包括多個芯片的半導體封裝。在各種實施例中，可使用機械、化學、和/或激光過程的組合來執行分割。如在先前的實施例中那樣，如果使用濕式蝕刻來執行，第一凸點110和第二凸點210可為分割過程提供蝕刻掩模。替代地,在一些實施例中，重構晶片500可被機械地分割。在另外的實施例中，可使用激光過程，諸如二氧化碳激光過程，或在一些實施例中甚至使用隱形激光過程，來分割重構晶片500。
[0074]圖13圖示出了另外的替代實施例，其中，凸點未完全覆蓋重分配層。
[0075]在此實施例中，第一凸點110可以不覆蓋第一芯片51上的第一接觸墊310和第二芯片52上的第一接觸墊310。而是，通過包括第一重分配金屬線520的第一重分配層505，來耦合這些接觸墊。類似地，通過第二重分配層515中的第二重分配金屬線540，來耦合重構晶片500的相對側上的第二接觸墊320。
[0076]圖14圖示出了另外的替代實施例，其中，每個半導體封裝包括與上述相對于圖10-12所描述的實施例不同的單個芯片。因此，在圖14中，芯片50被密封劑510所密封，而第一凸點110和第二凸點210被形成在密封的芯片50的上方和下方。
[0077]圖15圖示出了另外的替代實施例，其中，凸點包括多個凹槽以改善焊點區域。
[0078]在各種實施例中，第一凸點110和第二凸點210可包括諸如第一凹槽125或第二凹槽225的圖案。在各種實施例中，由于用來沉積這些焊料層的電鍍過程的適形性質，第一凸點材料130或第二凸點材料230上的凹槽或圖案可被轉移到第一焊料層120或第二焊料層220上。這些圖案可被用于增加第一凸點110和/或第二凸點210的表面面積。結果，由于更大的焊點區域，半導體封裝可在更好的粘合的情況下被焊接到電路板。
[0079]雖然已參照說明性實施例對本發明進行了描述，但該描述不意在以限制意義被解釋。在參考描述時，說明性實施例以及本發明的其他實施例的各種修改和組合，將對本領域技術人員來說是顯而易見的。作為說明，圖1-15中所描述的實施例可在各種實施例中相互組合。因此，意在的是，所附權利要求涵蓋任何此類修改或實施例。
[0080]雖然已經詳細描述了本發明及其優點，但應該理解的是，在不脫離如由所附權利要求所限定的本發明的精神和范圍的情況下，此處可做出各種改變、替換和變更。例如，本領域技術人員將容易地理解的是，此處所描述的特征、功能、過程以及材料中的許多可以被改變，同時仍在本發明的范圍內。
[0081 ] 此外，本申請的范圍不意在被限于說明書中所描述的過程、機器、制造、物質的組成、裝置、方法和步驟的特定實施例。如本領域普通技術人員從本發明的公開內容將容易理解的，可根據本發明來利用與本文所描述的對應實施例基本上執行相同功能或基本上實現相同結果的當前存在的或以后將開發的過程、機器、制造、物質的組成、裝置、方法和步驟。因此，所附權利要求意在將這樣的過程、機器、制造、物質的組成、裝置、方法和步驟包括在其范圍內。
【權利要求】
1.一種半導體封裝，包括: 第一半導體芯片，具有第一主表面上的第一接觸墊； 第一凸點，被置于所述第一接觸墊上；以及 第一焊料層，被置于所述第一凸點的側壁上。
2.如權利要求1所述的封裝，其中，所述第一焊料層被置于所述第一凸點的所有四個側壁和頂表面上。
3.如權利要求1所述的封裝，其中，所述第一凸點包括鐵磁材料。
4.如權利要求3所述的封裝，其中，所述鐵磁材料包括鎳、鈷、鉻和/或鐵。
5.如權利要求1所述的封裝，其中，所述第一焊料層包括金、銀、鉬、錫、鎳、錫鉛、和/或鋅合金。
6.如權利要求1所述的封裝，其中，所述第一半導體芯片包括分立的垂直晶體管。
7.如權利要求1所述的封裝，進一步包括置于所述第一半導體芯片周圍的密封劑。
8.如權利要求1所述的封裝，進一步包括: 第二凸點，置于所述第一半導體芯片的第二接觸墊上，所述第二接觸墊被置于與所述第一主表面相對的第二主表面上，以 及 第二焊料層，被置于所述第二凸點的側壁上。
9.如權利要求8所述的封裝，其中，所述第一焊料層被置于所述第一凸點的所有四個側壁和頂表面上，以及其中，所述第二焊料層被置于所述第二凸點的所有四個側壁和頂表面上。
10.如權利要求8所述的封裝，其中，所述第二凸點是與所述第一凸點不同的材料。
11.如權利要求8所述的封裝，其中，所述第一凸點包括鐵磁材料，并且其中，所述第二凸點包括非磁性材料。
12.如權利要求11所述的封裝，其中，所述非磁性材料包括銅、銀和/或金。
13.如權利要求8所述的封裝，進一步包括: 密封劑，被置于所述第一半導體芯片周圍；以及 第二半導體芯片，其緊接所述第一半導體芯片被置于所述密封劑中，其中所述第二半導體芯片包括所述第一主表面上的第三接觸墊和所述第二主表面上的第四接觸墊。
14.如權利要求13所述的封裝，進一步包括: 第三凸點，被置于所述第三接觸墊上； 第三焊料層，被置于所述第三凸點的側壁上； 第四凸點，被置于所述第四接觸墊上；以及 第四焊料層，被置于所述第四凸點的側壁上。
15.如權利要求14所述的封裝，其中，所述第三焊料層被置于所述第三凸點的所有四個側壁和頂表面上，以及其中，所述第四焊料層被置于所述第四凸點的所有四個側壁和頂表面上。
16.一種半導體器件，包括: 半導體芯片，具有第一主表面上的第一接觸墊和第二主表面上的第二觸墊； 磁性凸點，被置于所述第一接觸墊上；以及 非磁性凸點，被置于所述第二接觸墊上。
17.如權利要求16所述的器件，進一步包括: 第一焊料層，被置于所述磁性凸點的側壁上； 第二焊料層，被置于所述非磁性凸點的側壁上。
18.如權利要求17所述的器件，其中，所述第一焊料層被置于所述磁性凸點的所有四個側壁和頂表面上。
19.如權利要求18所述的器件，其中，所述第二焊料層被置于所述非磁性凸點的所有四個側壁和頂表面上。
20.如權利要求16所述的器件，其中，所述磁性凸點包括鎳、鈷、鉻和/或鐵，以及其中所述非磁性凸點包括銅、銀和/或金。
21.—種形成半導體封裝的方法，所述方法包括: 在襯底中形成多個芯片，所述襯底具有第一主表面上的多個第一接觸部，以及第二主表面上的多個第二接觸部； 提供包括多個第一凸點的第一凸點框架； 將所述第一凸點框架與所述襯底的第一主表面附著；以及 分割所述襯底以形成各個單元。
22.如權利要求21所述的方法，進一步包括: 提供包括多個第二凸點的第二凸點框架；以及` 將所述第二凸點框架與所述襯底的所述第二主表面附著。
23.如權利要求22所述的方法，其中，所述多個第一凸點包括鐵磁材料，以及其中，所述多個第二凸點包括非磁性材料。
24.如權利要求21所述的方法，其中，提供所述第一凸點框架包括在所述多個第一凸點的所有四個側壁上形成多個第一凸點以及形成第一焊料層。
25.如權利要求21所述的方法，其中，將所述第一凸點框架與所述襯底的第一主表面附著包括在所述多個第一凸點和所述第一主表面上的多個第一接觸部之間形成焊料結合部。
26.如權利要求21所述的方法，其中，分割所述襯底包括濕式蝕刻所述襯底。
27.如權利要求21所述的方法，進一步包括:使用磁性送料器來將各個單元附著到帶上。
28.—種形成半導體封裝的方法，所述方法包括: 形成包括多個芯片的重構晶片，所述重構晶片具有第一主表面上的多個第一接觸部，以及第二主表面上的多個第二接觸部； 提供包括多個第一凸點的第一凸點框架； 提供包括多個第二凸點的第二凸點框架； 將所述第一凸點框架與所述重構晶片的第一主表面附著； 將所述第二凸點框架與所述重構晶片的第二主表面附著；以及 分割所述重構晶片以形成各個單元。
29.如權利要求28所述的方法，其中，所述多個第一凸點包括鐵磁材料，以及其中所述多個第二凸點包括非磁性材料。
30.如權利要求28所述的方法，其中，提供第一凸點框架包括在所述多個第一凸點的所有四個側壁上形成多個第一凸點以及形成第一焊料層。
31.如權利要求28所述的方法，其中，將所述第一凸點框架與所述重構晶片的第一主表面附著包括在所述多個第一凸點和所述第一主表面上的多個第一接觸部之間形成焊料結合部。
【文檔編號】H01L21/60GK103779303SQ201310631177
【公開日】2014年5月7日 申請日期:2013年10月18日 優先權日:2012年10月18日
【發明者】K·C·吳, T·H·林, M-T·王 申請人:英飛凌科技股份有限公司