半導(dǎo)體疊層封裝方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體疊層封裝方法，包括制作上封裝體、制作封裝有芯片的下封裝體，并將上封裝體和所述下封裝體互連，所述上封裝體和所述下封裝體互連包括步驟：在所述下封裝體基板上表面形成凸點(diǎn)；在所述凸點(diǎn)上鍍錫帽，以形成所述連接柱；將上封裝體與所述下封裝體通過所述連接柱對(duì)接以實(shí)現(xiàn)電互連；對(duì)所述上封裝體與所述下封裝體進(jìn)行回流焊接以形成半導(dǎo)體疊層封裝結(jié)構(gòu)。本發(fā)明提供的方法一次性完成了上下封裝的互連制作，省去了上封裝體背部置球的過程；并且用于連接上、下封裝層的銅柱的高度可以根據(jù)芯片的厚度調(diào)節(jié)，可以滿足小節(jié)距封裝和高密度電流的要求。
【專利說明】半導(dǎo)體疊層封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝方法，尤其涉及一種半導(dǎo)體疊層封裝方法。
【背景技術(shù)】
[0002]POP (Package on Package疊層裝配)技術(shù)的出現(xiàn)模糊了一級(jí)封裝與二級(jí)裝配之間的界線，在大大提高邏輯運(yùn)算功能和存儲(chǔ)空間的同時(shí)，也為終端用戶提供了自由選擇器件組合的可能，生產(chǎn)成本也得以更有效的控制。
[0003]在POP結(jié)構(gòu)中，記憶芯片通常以鍵合方式連接于基板，而應(yīng)用處理器芯片以倒裝方式連接于基板，記憶芯片封裝體是直接疊在應(yīng)用處理器封裝體上，相互往往以錫球焊接連接。這樣上下結(jié)構(gòu)以減少兩個(gè)芯片的互連距離來達(dá)到節(jié)省空間和獲得較好的信號(hào)完整性。由于記憶芯片與邏輯芯片的連接趨于更高密度，傳統(tǒng)封裝的POP結(jié)構(gòu)已經(jīng)很有局限。
【發(fā)明內(nèi)容】
[0004]在下文中給出關(guān)于本發(fā)明的簡(jiǎn)要概述，以便提供關(guān)于本發(fā)明的某些方面的基本理解。應(yīng)當(dāng)理解，這個(gè)概述并不是關(guān)于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關(guān)鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡(jiǎn)化的形式給出某些概念，以此作為稍后論述的更詳細(xì)描述的前序。
[0005]本發(fā)明提供一種半導(dǎo)體疊層封裝方法，包括制作上封裝體，制作封裝有芯片的下封裝體，并將上封裝體和所述下封裝體互連；所述將上封裝體和所述下封裝體的互連包括步驟:
[0006]SlOl:在所述下封裝體基板上表面生成凸點(diǎn)；
[0007]S102:在所述凸點(diǎn)上鍍錫帽，以形成所述連接柱；
[0008]S103:將上封裝體與所述下封裝體通過所述連接柱對(duì)接以實(shí)現(xiàn)電互連；
[0009]S104:對(duì)所述上封裝體與所述下封裝體進(jìn)行回流焊接以形成半導(dǎo)體疊層封裝結(jié)構(gòu)。
[0010]所述芯片封裝包括步驟:
[0011]S201:提供制作所述下封裝體的基板；
[0012]S202:將芯片通過倒裝方式連接在基板上表面上；
[0013]S203:在芯片底部填充膠以將所述芯片固定于所述基板上；
[0014]S204:在所述基板下表面形成焊球。
[0015]本發(fā)明提供的一種半導(dǎo)體疊層封裝方法，通過在下封裝體上形成銅柱并鍍錫帽的方法實(shí)現(xiàn)上、下封裝體的互連，一次性完成了上下封裝的互連制作，省去了上封裝體背部置球的過程；并且用于連接上、下封裝層的銅柱的高度可以根據(jù)芯片的厚度調(diào)節(jié)，可以滿足小節(jié)距封裝和高密度電流的要求。
【專利附圖】
【附圖說明】[0016]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0017]圖1為本發(fā)明將上封裝體和所述下封裝體互連的方法流程圖；
[0018]圖2為本發(fā)明芯片封裝的步驟；
[0019]圖3-圖5為本發(fā)明下封裝體上表面生成銅柱及錫帽的示意圖；
[0020]圖6-圖8為本發(fā)明芯片封裝過程示意圖；
[0021]圖9為本發(fā)明疊層封裝結(jié)構(gòu)示意圖。
[0022]附圖標(biāo)記:
[0023]1-凸點(diǎn)；2-錫帽；3-底充膠；
[0024]4-上封裝體；5-下封裝體；6-芯片。
【具體實(shí)施方式】
[0025]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。在本發(fā)明的一個(gè)附圖或一種實(shí)施方式中描述的元素和特征可以與一個(gè)或更多個(gè)其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應(yīng)當(dāng)注意，為了清楚的目的，附圖和說明中省略了與本發(fā)明無關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有付出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0026]本發(fā)明提供了一種半導(dǎo)體疊層封裝方法，包括制作上封裝體，制作下封裝體，芯片封裝，上、下封裝體的互連和上、下封裝體對(duì)接回流，如圖1所述為上、下封裝體的互連步驟，包括:S101:在所述下封裝體基板上表面生成凸點(diǎn)；S102:在所述凸點(diǎn)上鍍錫帽，以形成所述連接柱；S103:將上封裝體與所述下封裝體通過所述連接柱對(duì)接以實(shí)現(xiàn)電互連；S104:對(duì)所述上封裝體與所述下封裝體進(jìn)行回流焊接以形成半導(dǎo)體疊層封裝結(jié)構(gòu)。
[0027]上述步驟提供了一種連接上下封裝體的方法，如圖3-圖5所示，在所述下封裝體基板上表面生成凸點(diǎn)1，在所述凸點(diǎn)I上鍍錫帽2，所述錫帽的大小與凸點(diǎn)的大小一樣，保證錫帽的大小合適，既能實(shí)現(xiàn)上下封裝體之間的電連接，又能保證電流的密度以獲得較好的信號(hào)；鍍上的錫帽上表面為方形，在回流焊接的過程中，銅柱上的錫帽上表面的形狀會(huì)由方形變?yōu)閳A形。
[0028]可選的，所述凸點(diǎn)材料為金屬，如銅等。例如，凸點(diǎn)可為銅柱，銅柱的高度根據(jù)下封裝體上封裝的芯片厚度而定，這樣能夠保證上下封裝體之間有最合適的距離，進(jìn)行最小節(jié)距的置層封裝。
[0029]在步驟S103將上封裝體與下封裝體通過凸點(diǎn)互連焊接之前要對(duì)芯片進(jìn)行封裝，所述芯片封裝在所述下封裝體的上表面，包括步驟:S201:提供制作所述下封裝體的基板;S202:將芯片通過倒裝方式連接在基板上表面上；S203:在芯片底部填充膠以將所述芯片固定于所述基板上；S204:在所述基板下表面形成焊球。
[0030]如圖6-8所示，所述芯片6通過倒裝方式連接在基板的上表面，與下封裝體形成電互通；再通過底部填充膠的方式將所述芯片6固定在基板上。下封裝體只通過底部填充膠固定芯片，沒有通過塑封包住芯片；所述下封裝體上表面封裝的芯片可以為多個(gè)，排列在所述下封裝體上表面。最后在所述下封裝體5的下表面置球。
[0031]上述填充在芯片底部的膠為一種化學(xué)膠，主要成分可為環(huán)氧樹脂，將芯片與下封裝體上表面之間的空隙填滿膠，對(duì)填充的膠進(jìn)行加熱固化，即可達(dá)到加固的目的，又保證了焊接工藝的電氣安全特性。
[0032]將芯片以倒封裝方式連接在下封裝體上表面后，將上封裝體5與下封裝體6對(duì)接，通過如銅柱等凸點(diǎn)互連進(jìn)行回流焊接，以形成疊層封裝結(jié)構(gòu)，如圖7所示。
[0033]封裝完成的結(jié)構(gòu)如圖9所示，包括疊層設(shè)置的上封裝體和封裝有芯片的下封裝體，所述上封裝體和所述下封裝體通過連接柱實(shí)現(xiàn)電互連。本方案所述的封裝方法疊層封裝了上下兩個(gè)封裝體，通過在下封裝基板上形成銅柱以及錫帽，一次性完成了封裝的互連，相對(duì)于現(xiàn)有技術(shù)，省略了上封裝層基板下表面的置球，節(jié)省了步驟，下封裝體基板上的銅柱高度可以根據(jù)應(yīng)用處理芯片的厚度調(diào)節(jié)，通過對(duì)接和回流焊接處理后，上下封裝體結(jié)合到一起形成穩(wěn)定的小節(jié)距的疊層封裝結(jié)構(gòu)。
[0034]通過銅柱互連，除去了上封裝體基板下表面的錫球，滿足了小節(jié)距封裝和高密度電流的要求。
[0035]本實(shí)施例的上封裝層基板沒有錫球或者銅柱，但是本方法仍然適用上封裝層下表面有錫球或者銅柱的情況。同時(shí)，本方案提出的疊層封裝為上下兩個(gè)封裝體的連接，所述上封裝體上表面還可以設(shè)有一個(gè)或者多個(gè)封裝體，封裝體的個(gè)數(shù)根據(jù)實(shí)際應(yīng)用的需要決定。
[0036]最后應(yīng)說明的是:雖然以上已經(jīng)詳細(xì)說明了本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)當(dāng)理解在不超出由所附的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下可以進(jìn)行各種改變、替代和變換。而且，本發(fā)明的范圍不僅限于說明書所描述的過程、設(shè)備、手段、方法和步驟的具體實(shí)施例。本領(lǐng)域內(nèi)的普通技術(shù)人員從本發(fā)明的公開內(nèi)容將容易理解，根據(jù)本發(fā)明可以使用執(zhí)行與在此所述的相應(yīng)實(shí)施例基本相同的功能或者獲得與其基本相同的結(jié)果的、現(xiàn)有和將來要被開發(fā)的過程、設(shè)備、手段、方法或者步驟。因此，所附的權(quán)利要求旨在在它們的范圍內(nèi)包括這樣的過程、設(shè)備、手段、方法或者步驟。
【權(quán)利要求】
1.一種半導(dǎo)體疊層封裝方法，其特征在于，包括:制作上封裝體，制作封裝有芯片的下封裝體，并將上封裝體和所述下封裝體互連；所述將上封裝體和所述下封裝體互連包括步驟:SlOl:在所述下封裝體基板上表面形成凸點(diǎn)；S102:在所述凸點(diǎn)上鍍錫帽，以形成所述連接柱；S103:將上封裝體與所述下封裝體通過所述連接柱對(duì)接以實(shí)現(xiàn)電互連；S104:對(duì)所述上封裝體與所述下封裝體進(jìn)行回流焊接以形成半導(dǎo)體疊層封裝結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體疊層封裝方法，其特征在于，所述制作封裝有芯片的下封裝體包括:S201:提供制作所述下封裝體的基板；S202:將芯片通過倒裝方式連接在基板上表面上；S203:在芯片底部填充膠以將所述芯片固定于所述基板上；S204:在所述基板下表面形成焊球。
3.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體疊層封裝方法，其特征在于，所述凸點(diǎn)高度與芯片的厚度相當(dāng)。
4.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體疊層封裝方法，其特征在于，所述凸點(diǎn)為銅柱。
5.根據(jù)權(quán)利要求1所 述的一種半導(dǎo)體疊層封裝方法，其特征在于，所述錫帽的大小與所述凸點(diǎn)的大小匹配。
6.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體疊層封裝方法，其特征在于，還包括:在所述上封裝體上表面形成一個(gè)或者多個(gè)封裝體。
7.根據(jù)權(quán)利要求1-6任一所述的半導(dǎo)體疊層封裝方法，其特征在于，還包括:在所述上封裝體的下表面形成焊球。
8.根據(jù)權(quán)利要求1-6任一所述的半導(dǎo)體疊層封裝方法，其特征在于，還包括:在所述上封裝體的下表面形成所述連接柱。
【文檔編號(hào)】H01L21/98GK103606538SQ201310624819
【公開日】2014年2月26日 申請(qǐng)日期:2013年11月28日 優(yōu)先權(quán)日:2013年11月28日
【發(fā)明者】張衛(wèi)紅, 張童龍 申請(qǐng)人:南通富士通微電子股份有限公司