一種帶有支撐保護結構的封裝結構的制作方法
【專利摘要】本發明涉及一種帶有支撐保護結構的封裝結構，封裝結構至少包括兩層芯片，兩層芯片之間實現互連，并且在其中一層芯片上引出對外的接口，第二層芯片通過堆疊結構堆疊在第一層芯片上，并在第一層芯片和第二層芯片之間形成密閉的空腔。本發明實現了多層芯片的晶圓級堆疊封裝，提升了封裝的信賴性及穩定性，芯片間形成的密封的空腔增加了多種保護選擇，并且此種垂直連接縮短了連線距離，對功耗要求較低的功率芯片及電源管理芯片提供了解決方案，降低了信噪比，同時有助于減小多層芯片的外形尺寸，提供了更高的空間利用率及更高的電性互連密度。
【專利說明】一種帶有支撐保護結構的封裝結構
【技術領域】
[0001]本發明屬于半導體封裝中的封裝【技術領域】，特別是涉及一種帶有支撐保護結構的封裝結構，即對應圓片級封裝芯片堆疊的支撐及保護結構，最少涉及兩片功能性芯片的堆疊，特別涉及金屬支撐及保護結構，以及多層布線搭建的橋式導電結構，并且運用了 Copperpillar及TSV的技術實現了對接及電性互連，從而得到集成度更高的封裝模塊，信賴性更高，堆疊成本更低。
【背景技術】
[0002]目前的封裝技術依然是傳統封裝為主流，雖然進入21世紀以后，圓片級封裝在影像傳感器、閃存、邏輯器件及功率芯片等行業得到了大規模的應用，封裝的市場份額也逐年保持高速增長，但是封裝在技術上還存在許多不足，還有不少技術上的難題需要解決。
[0003]微電子行業以符合摩爾定律的速度在發展，決定了在單顆芯片上集成了更多的場效應管、各種電阻、電容器件及邏輯關系，也造成了在更小的單顆芯片上會有更多地I/O點需要做對外連接，對應這些要求，半導體封裝行業的發展方向也是朝著高集成度、高密度、更薄、更小的方向發展。封裝對應傳統封裝的優勢:第一實現了更小，更薄，WLP (waferlevel package圓片級封裝)可以做到封裝尺寸和芯片設計尺寸1:1 ;第二，隨著copperPillaK銅凸塊)技術的發展，更小的I/O間距在大批量生產中成為了可能，所以在單位面積內通過圓片級封裝可以實現更多地互連接口。第三，因為摒棄了傳統封裝的切割后單體封裝、打線、涂膠、塑封等步驟，封裝的大部分流程都是圓片級的工藝操作完成，材料浪費少、自動化水平高、減少了人員觸碰芯片機會，所以成本更低、良率更高，制造周期更短。
[0004]但是封裝仍然存在著信賴性的問題，最主要的問題來源是對芯片功能區的保護不夠。如現在的3D堆疊封裝中兩層芯片直接進行的錫球焊點或者金屬共晶互連，在互連區域結構直接懸空，造成功能區和外部環境直接接觸，逐漸老化或者接觸外部的一些侵蝕等傷害后就會出現功能型不良，造成信賴性和穩定性的不足。
【發明內容】
[0005]本發明所要解決的技術問題是提供一種可以實現封裝信賴性及穩定性的帶有支撐保護結構的封裝結構。
[0006]本發明解決其技術問題所采用的技術方案是:提供一種帶有支撐保護結構的封裝結構，至少包括兩層芯片，兩層芯片之間實現互連，并且在其中一層芯片上引出對外的接口，第二層芯片通過堆疊結構堆疊在第一層芯片上，并在第一層芯片和第二層芯片之間形成密閉的空腔。
[0007]所述第一層芯片包括第一硅基板、芯片鈍化層、芯片焊墊、焊墊開口、第一鈍化層、第一金屬層；所述第一硅基板上有所述芯片鈍化層；所述芯片鈍化層和芯片焊墊上生長有所述第一鈍化層；所述第一鈍化層在對應所述芯片焊墊的位置形成焊墊開口 ；所述焊墊開口處生長有第一金屬層；所述第一金屬層上形成線路；所述第一金屬層上生長有第二鈍化層，所述第二鈍化層上有開口 ；所述開口處設有第二金屬層；所述第二金屬層作為銅凸點及支撐結構的電鍍種子層；所述第二金屬層上設有銅凸點和支撐結構；所述銅凸點頂部有錫帽；所述第二層芯片與第一層芯片呈鏡像結構。
[0008]所述第一金屬層上形成橋式導通結構以實現空腔體內外的電性互連。
[0009]所述堆疊結構包括金屬共晶鍵合支撐層；所述第一層芯片的銅凸點與支撐結構和第二層芯片的銅凸點與支撐結構相互壓合，使得兩層芯片的支撐結構形成金屬共晶鍵合支撐層，所述金屬共晶鍵合支撐層、第一層芯片和第二層芯片之間形成密閉的空腔。
[0010]所述兩層芯片中任意一層芯片作為對外電性連接的承載結構，在該層芯片的背面通過TSV加工形成對外的電性互連。
[0011]所述第一層芯片的焊墊和第二層芯片的焊墊通過線路、銅凸點和銅通孔互連實現外部的電性互連。
[0012]所述空腔內為真空狀態或充有惰性氣體。
[0013]有益效果
[0014]由于采用了上述的技術方案，本發明與現有技術相比，具有以下的優點和積極效果:本發明實現了多層芯片的晶圓級堆疊封裝，同時此結構所發明的支撐保護結構提升了封裝的信賴性及穩定性，并且此結構在成本上相比其他封裝結構沒有增加，芯片間形成的密封的空腔增加了多種保護選擇，如空腔內可以是真空及其他特殊氣體。并且此種垂直連接縮短了連線距離，對功耗要求較低的功率芯片及電源管理芯片提供了解決方案，降低了信噪比。并且有助于減小多層芯片的外形尺寸，提供了更高的空間利用率及更高的電性互連密度。
【專利附圖】
【附圖說明】
[0015]圖1是本發明提供第一層芯片做出第一層金屬并結構化的剖面示意圖；
[0016]圖2是本發明提供第一層芯片做出第二層金屬并結構化的剖面示意圖；
[0017]圖3是本發明提供第一層芯片銅凸點及支撐結構生長完成后的剖面示意圖；
[0018]圖4是本發明提供第一層芯片銅凸點及支撐結構生長完成后的結構主視圖；
[0019]圖5是本發明提供第一層芯片及第二層芯片對位壓合后依靠支撐結構形成腔體的剖面示意圖；
[0020]圖6是本發明提供的第二層芯片開始背面處理后的剖面示意圖；
[0021]圖7是本發明提供的第二層芯片背面布線完成后的剖面示意圖；
[0022]圖8是本發明提供的成品示意圖；
[0023]圖9是圖4的三維圖。
【具體實施方式】
[0024]下面結合具體實施例，進一步闡述本發明。應理解，這些實施例僅用于說明本發明而不用于限制本發明的范圍。此外應理解，在閱讀了本發明講授的內容之后，本領域技術人員可以對本發明作各種改動或修改，這些等價形式同樣落于本申請所附權利要求書所限定的范圍。
[0025]本發明涉及一種帶有支撐保護結構的封裝結構，包含第一層芯片、第二層芯片、第一層芯片及第二層芯片堆疊鍵合后的結構及對外電性接口。該封裝結構可廣泛應用于功率芯片、電源管理芯片、邏輯芯片及閃存芯片等。
[0026]該帶有支撐保護結構的封裝結構，如圖8所示，至少包括兩層芯片，兩層芯片之間實現互連，并且在其中一層芯片上引出對外的接口，第二層芯片通過堆疊結構堆疊在第一層芯片上，并在第一層芯片和第二層芯片之間形成密閉的空腔。其中，每層芯片基于圓片級封裝。所述空腔內為真空狀態或充有惰性氣體。
[0027]所述第一層芯片的焊墊和第二層芯片的焊墊通過線路、銅凸點和銅通孔互連實現外部的電性互連，其中，所述第一金屬層上形成橋式導通結構以實現空腔體內外的電性互連。
[0028]如圖2、圖3、圖4和圖9所示，所述第一層芯片包括第一硅基板、芯片鈍化層、芯片焊墊、焊墊開口、第一鈍化層、第一金屬層；所述第一硅基板上有所述芯片鈍化層；所述芯片鈍化層和芯片焊墊上生長有所述第一鈍化層；所述第一鈍化層在對應所述芯片焊墊的位置形成焊墊開口 ；所述焊墊開口處生長有第一金屬層；所述第一金屬層上形成線路，引入支撐結構的內部；所述第一金屬層上生長有第二鈍化層，所述第二鈍化層上有開口 ；所述開口處設有第二金屬層；所述第二金屬層作為銅凸點及支撐結構的電鍍種子層；所述第二金屬層上設有銅凸點和支撐結構；所述銅凸點頂部有錫帽；所述第二層芯片與第一層芯片呈鏡像結構。
[0029]如圖5所示，所述堆疊結構包括金屬共晶鍵合支撐層；所述第一層芯片的銅凸點與支撐結構和第二層芯片的銅凸點與支撐結構相互壓合，使得兩層芯片的支撐結構形成金屬共晶鍵合支撐層，所述金屬共晶鍵合支撐層、第一層芯片和第二層芯片之間形成密閉的空腔。
[0030]所述兩層芯片中任意一層芯片作為對外電性連接的承載結構，在該層芯片的背面通過TSV加工形成對外的電性互連。本實施方式中采用第二層芯片進行對外電性互聯，見圖6和圖7所示。
[0031]需要說明的是，所述支撐層的材料可以是鈦、銅、錫的組合。所述支撐連接層的材料可以是錫及錫合金或者是金、鉻。所述錫球錫帽的材料可以是錫、錫銀合金及錫銀銅合金。所述支撐層及銅凸點的高度從10um-100um。
[0032]本發明的封裝過程如圖1-圖8所示。
[0033]第一層芯片未經加工之前包含第一娃基板11、芯片鈍化層12、芯片焊墊13、焊墊開口 14，經過第一鈍化層15的沉積，并且光刻圖形轉移后，第一鈍化層15在對應芯片焊墊13的位置形成焊墊開口 16。在此基礎上，濺鍍第一金屬層16，第一金屬層經過光刻后形成重布線線路，此線路將作為橋式導通結構。可選的，第一金屬層的材質為鈦銅，厚度為0.2-lum ;可選的，第一鈍化層為一種負性光刻膠，有較佳的絕緣性及熱膨脹系數，厚度2-lOum。
[0034]在金屬層上涂布第二鈍化層23，經過光刻形成開口 24，然后進行第二金屬層22的生長和電鍍，第二金屬層22將作為銅凸點及支撐結構的電鍍種子層，同時此層金屬層也可以在表面做線路排布，但此層金屬無法通過支撐結構42形成腔體內外的連接。通過第二鈍化層23，支撐結構42的銅和第一金屬層16形成了絕緣。可選的，第二金屬層22材質為鈦銅，經過電鍍后厚度0.5-1.5um，并作為種子層。[0035]在第二金屬層22及芯片表面涂布厚光刻膠33，此光刻膠經過光刻圖形轉移后在對應生長銅凸點的位置暴漏出有一定直徑及高度的深孔，并且完全漏出深孔底部的銅種子層，此時銅種子層依然保持整面性，以方便電鍍過程中的均一通電。在此深孔配合種子層的結構上做銅電鍍，以生長后續制程所需要高度的銅凸點31，此時銅凸點31的高度要比光刻膠的深孔低，銅凸點31的高度通過電鍍時間掌控。銅凸點31生長完成后，可以有兩種方式來生長銅凸點頂部的錫帽32，其中一種為和電鍍銅凸點同樣的方式進行電鍍錫，之后錫球回流，去除厚光刻膠；另一種方式為厚光刻膠去除，正面涂覆助焊劑，然后在銅凸點及助焊劑的基礎上通過植球的方式在每一個銅凸點上對應放置一顆錫球，之后錫球回流。至此芯片的銅凸點工藝完成。可選的，銅凸點的高度lO-lOOum，錫帽高度40-100um。同時在第二金屬層上形成支撐結構。
[0036]第二層芯片的銅凸點31制作和第一片芯片基本相同，所有結構以第一層芯片的標記來表示，唯一不同的是，因第二層芯片需要和第一層芯片做對位鍵合，所以第二層芯片的所有凸點布局要和第一層芯片形成鏡像，此要求可以通過第一層芯片的第一層金屬16和第二層芯片的重布線來完成。需要重新布線的芯片焊墊在重新布線的過程中通過第一金屬層形成的線路44引入支撐結構42的內部。
[0037]兩層芯片皆完成芯片銅凸點31生長后，第二層芯片需要翻轉180度，以實現第一層和第二層芯片的對位，銅凸點及支撐結構需要完成對應，通過鍵合機的夾具進行預對位，此時兩層芯片之間還有一定空隙，以方便在鍵合過程中，鍵合機腔體中的真空或者特殊氣體可以傳導到芯片鍵合中的每一個腔體中。壓合后，支撐層及銅凸點以金屬共晶的方式實現了金屬共晶鍵合支撐層51，并且在芯片之間形成了空腔52，即金屬共晶鍵合支撐層、第一層芯片和第二層芯片之間形成密閉的空腔。可選的，此空腔52里可以是真空及特殊氣體。
[0038]第二層芯片視厚度進行背面減薄作業，減薄后，在背面進行光刻，以漏出第二層芯片的焊墊對應的硅區域，之后通過干法刻蝕做出硅孔，并且漏出第二層芯片的焊墊61，經過化學氣相沉積一層二氧化硅層62，經過光刻后暴漏出焊墊61，此步驟完成后，再次濺射第三層金屬72，此金屬經過圖形轉移后形成線路導通至背面，并成型成焊盤71。再經過一層光刻膠73涂覆，在焊盤區域形成圖形，以方便生長下一步的對外電性連接結構81。
[0039]本實施例提供的光刻圖形化動作都是經過涂光刻膠、烘干、曝光、顯影、刻蝕來實現的。
【權利要求】
1.一種帶有支撐保護結構的封裝結構，至少包括兩層芯片，其特征在于，兩層芯片之間實現互連，并且在其中一層芯片上引出對外的接口，第二層芯片通過堆疊結構堆疊在第一層芯片上，并在第一層芯片和第二層芯片之間形成密閉的空腔。
2.根據權利要求1所述的帶有支撐保護結構的封裝結構，其特征在于，所述第一層芯片包括第一硅基板(11)、芯片鈍化層(12)、芯片焊墊(13)、焊墊開口(14)、第一鈍化層(15)、第一金屬層(16);所述第一硅基板(11)上有所述芯片鈍化層(12);所述芯片鈍化層(12)和芯片焊墊(13)上生長有所述第一鈍化層(15);所述第一鈍化層(15)在對應所述芯片焊墊(13)的位置形成焊墊開口( 14);所述焊墊開口( 14)處生長有第一金屬層(16);所述第一金屬層(16)上形成線路(44);所述第一金屬層(16)上生長有第二鈍化層(23)，所述第二鈍化層(23)上有開口(24);所述開口(24)處設有第二金屬層(22);所述第二金屬層(22)作為銅凸點(31)及支撐結構(42)的電鍍種子層；所述第二金屬層(22)上設有銅凸點(31)和支撐結構(42);所述銅凸點(31)頂部有錫帽(32);所述第二層芯片與第一層芯片呈鏡像結構。
3.根據權利要求2所述的帶有支撐保護結構的封裝結構，所述第一金屬層(16)上形成橋式導通結構以實現空腔體內外的電性互連。
4.根據權利要求2所述的帶有支撐保護結構的封裝結構，其特征在于，所述堆疊結構包括金屬共晶鍵合支撐層(51);所述第一層芯片的銅凸點與支撐結構和第二層芯片的銅凸點與支撐結構相互壓合，使得兩層芯片的支撐結構形成金屬共晶鍵合支撐層(51)，所述金屬共晶鍵合支撐層(51)、第一層芯片和第二層芯片之間形成密閉的空腔(52)。
5.根據權利要求1所述的帶有支撐保護結構的封裝結構，其特征在于，所述兩層芯片中任意一層芯片作為對外電性連接的承載結構，在該層芯片的背面通過TSV加工形成對外的電性互連。
6.根據權利要求1所述的帶有支撐保護結構的封裝結構，其特征在于，所述第一層芯片的焊墊和第二層芯片的焊墊通過線路、銅凸點和銅通孔互連實現外部的電性互連。
7.根據權利要求1所述的帶有支撐保護結構的封裝結構，其特征在于，所述空腔(52)內為真空狀態或充有惰性氣體。
【文檔編號】H01L23/31GK103545264SQ201310552044
【公開日】2014年1月29日 申請日期:2013年11月8日 優先權日:2013年11月8日
【發明者】俞國慶, 邵長治, 謝皆雷, 廖周芳, 吳超, 羅立輝, 吳偉峰, 嚴怡媛 申請人:寧波芯健半導體有限公司