薄膜晶體管的制作方法
【專利摘要】本發明公開了一種薄膜晶體管，包含柵極、源極、漏極、柵絕緣層以及氧化物半導體層。氧化物半導體層包含銦鎵鋅氧化物，其化學式為InxGayZnzOw，其中x、y及z滿足數學式：1.5≤(y/x)≤2以及1.5≤(y/z)≤2。柵絕緣層位于柵極與氧化物半導體層之間。源極和漏極分別連接氧化物半導體層的不同兩側。
【專利說明】
薄膜晶體管
【技術領域】
[0001]本發明涉及一種薄膜晶體管，尤其是涉及一種具有銦鎵鋅氧化物半導體層的薄膜晶體管。
【背景技術】
[0002]金屬氧化物半導體晶體管(Metal Oxide Semiconductor Transistor)是利用金屬氧化物作為半導體層的薄膜晶體管。相對于非晶硅薄膜晶體管，金屬氧化物半導體晶體管具有較高的載流子遷移率(Mobility)，因此金屬氧化物半導體晶體管擁有較佳的電性表現。此外，金屬氧化物半導體晶體管的制造方法也比低溫多晶硅薄膜晶體管簡單，所以金屬氧化物半導體晶體管具有較高的生產效率。然而，一般的金屬氧化物半導體晶體管的電性表現并不穩定。舉例而言，金屬氧化物半導體晶體管的臨界電壓常常會發生無法預期的偏移現象，這種不穩定性也造成金屬氧化物半導體的應用受到限制。因此，目前極需要一種改良的金屬氧化物半導體晶體管，期待能夠改善金屬氧化物半導體晶體管的穩定性。
【發明內容】
[0003]本發明的一個方面提供了一種薄膜晶體管，以便能夠改善薄膜晶體管的可靠度，根據本發明一實施方式，此薄膜晶體管的載流子遷移率大于lOcmVVs，臨界電壓偏移量小于1.3V,次臨界擺幅(subthreshold swing)小于0.6V/dec。此薄膜晶體管包含柵極、源極、漏極、柵絕緣層以及氧化物半導體層。氧化物半導體層包含銦鎵鋅氧化物，其以化學式InxGayZnzOw表示,其中x、y、z及w分別表示銦、鎵、鋅及氧的原子數比,且x、y及z滿足數學式:1.5 < (y/x) < 2以及1.5 < (y/z) ( 2。柵絕緣層位于柵極與氧化物半導體層之間。源極和漏極分別連接氧化物半導體層的不同兩側。
[0004]根據本發明一實施方式，X及z滿足以下數學式:0.9 ( (x/z)彡1.1。
[0005]根據本發明一實施方式，y及w滿足以下數學式:0.375 ( (y/w)彡0.5。
[0006]根據本發明一實施方式，當定義(x+y+z)為I時,X滿足數學式:0.25彡X彡0.3 ;y滿足數學式:0.42 ^ y ^ 0.5 ；z滿足數學式:0.25彡z彡0.3。
[0007]根據本發明一實施方式，當定義(x+y+z+w)為I時，X滿足數學式:0.125 ^ X ^ 0.134 ；y 滿足數學式:0.2 彡 y 彡 0.25 ；z 滿足數學式:0.125 ^ z ^ 0.134 ；w滿足數學式:0.5 < w < 0.54。
[0008]根據本發明一實施方式，此薄膜晶體管包含柵極、柵絕緣層、氧化物半導體層、源極以及漏極，其特征在于，氧化物半導體層包含銦鎵鋅氧化物，銦鎵鋅氧化物以化學式InxGayZnzOw表示,其中x、y、z及w分別表示銦、鎵、鋅及氧的原子數比,x、y及z滿足以下數學式:0.25 ^ x/ (x+y+z) ^ 0.3 ;0.42 ^ y/ (x+y+z) ^ 0.5 ；以及 0.25 ^ ζ/ (x+y+z) < 0.3。
【專利附圖】
【附圖說明】
[0009]圖1為本發明一實施方式的薄膜晶體管的剖面示意圖。
[0010]圖2為本發明一實施方式的薄膜晶體管柵極電壓與漏極電流的關系圖。
[0011]圖3為本發明一比較例的薄膜晶體管的柵極電壓與漏極電流的關系圖
[0012]圖4為本發明另一實施方式的薄膜晶體管的剖面示意圖。
[0013]圖5為本發明另一實施方式的薄膜晶體管的剖面示意圖。
[0014]圖6為本發明又一實施方式的薄膜晶體管的剖面示意圖。
【具體實施方式】
[0015]為了使本發明公開內容的敘述更加詳盡與完備，下文針對本發明的實施方式與具體實施例提出了說明性的描述；但這并非實施或運用本發明具體實施例的唯一形式。以下所公開的各實施方式或實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
[0016]在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在沒有這些特定細節的情況下實施本發明的實施例。在其他情況下，為簡化附圖，熟知的結構與裝置僅示意性地展示于圖中。
[0017]圖1為本發明一實施方式的薄膜晶體管100的剖面示意圖。薄膜晶體管100包含柵極110、柵絕緣層120、氧化物半導體層130、源極140及漏極150。
[0018]柵極110配置在基板102上，基板102可為玻璃基板或硅基板。可使用例如濺鍍、脈沖激光蒸汽沉積法、電子束蒸發、化學氣相沉積等方法形成柵極110。柵極110可以是單層結構或多層結構。柵極110的材料可為具有導電性的金屬材料，例如鉬、金、鎳、鋁、鑰、銅、釹、鉻上述材料的合金或上述材料的組合。此外，可利用光刻工藝過程以形成圖案化的柵極110。在其他實施方式中，可使用重摻雜P-型的娃(heavily doped p-type Si)作為柵極110的材料，其為本【技術領域】的人員所熟知的。
[0019]柵絕緣層120覆蓋柵極110。在一實施方式中，使用等離子體增強化學氣相沉積法(Plasma-enhanced chemical vapor deposit1n, PECVD)來形成柵絕緣層 120。柵絕緣層120的材料可為氮化硅(SiNx)、氧化硅(S1x)等無機材料或是具有介電特性的高分子有機材料。
[0020]氧化物半導體層130位于柵絕緣層120上，并作為薄膜晶體管100的主動層(active layer)。柵絕緣層120位于柵極110與氧化物半導體層130之間，以避免氧化物半導體層130直接接觸柵極110。氧化物半導體層130包含銦鎵鋅氧化物，銦鎵鋅氧化物的化學式為InxGayZnzOw,其中X、y、ζ及w分別表示銦、鎵、鋅及氧的原子數(摩爾數)比。X、y及ζ滿足以下數學式:
[0021]1.5 < (y/x) ^ 2 以及 1.5 < (y/z) d
[0022]具體的說，在上述銦鎵鋅氧化物中，鎵(Ga)原子對銦(In)原子的原子數比值(y/X)(或稱為摩爾數比)為約1.5至約2。鎵(Ga)原子對銦(In)原子的原子數比值(y/x)是影響銦鎵鋅氧化物穩定性的重要因素，此特征讓本發明的實施方式具有特殊的技術效果。詳細而言，如果銦鎵鋅氧化物中的鎵(Ga)原子對銦(In)原子的原子數比值(y/x)小于約1.5，則所制成的薄膜晶體管的可靠度不佳。舉例而言，此薄膜晶體管的臨界電壓(threshold voltage)是不穩定的，當對同一個薄膜晶體管進行多次測量時，所得的臨界電壓的值并不相同，而且其中的差異太大而無法被接受。本發明的發明人發現，當銦鎵鋅氧化物中的鎵(Ga)的原子數對銦(In)的原子數的比值(y/x)大于約1.5時，能夠明顯改善薄膜晶體管的可靠度，讓薄膜晶體管的電性性能以及臨界電壓呈現穩定狀態。換言之，當銦鎵鋅氧化物中的鎵(Ga)的原子數對銦(In)的原子數的比值(y/x)大于約1.5時，此銦鎵鋅氧化物的結構是相對穩定的，并讓其中的氧空缺濃度呈現穩定狀態。另一方面，如果銦鎵鋅氧化物中的鎵(Ga)原子對銦(In)原子的原子數比值(y/x)大于約2時，則銦鎵鋅氧化物的載流子遷移率(mobility)會大幅下降，導致薄膜晶體管的開路電流降低，從而不利于薄膜晶體管的整體電性表現。因此，本發明的其中一個特征在于，銦鎵鋅氧化物中鎵(Ga)原子對銦(In)原子的原子數比值(y/x)為約1.5至約2。
[0023]此外，在上述銦鎵鋅氧化物中，鎵(Ga)原子對鋅(Zn)原子的原子數比值(y/z)為約1.5至約2。鎵(Ga)原子對鋅(Zn)原子的原子數比值(y/z)也是影響銦鎵鋅氧化物穩定性的重要因素。如果銦鎵鋅氧化物中鎵(Ga)原子對鋅(Zn)原子的原子數比值(y/z)小于約1.5，則所制成的薄膜晶體管的可靠度不佳。例如，薄膜晶體管的臨界電壓(thresholdvoltage)不穩定。反之，如果銦鎵鋅氧化物中鎵(Ga)原子對鋅(Zn)原子的原子數比值(y/ζ)太高，則會降低薄膜晶體管的載流子遷移率(mobility)，導致薄膜電晶體的開路電流下降。另一方面，如果銦鎵鋅氧化物中鋅(Zn)原子的原子數比例太低，會造成薄膜晶體管的臨界電壓升高，因此不利于薄膜晶體管的應用。本發明的發明人經多次研究分析后發現，當銦鎵鋅氧化物中鎵(Ga)原子對鋅(Zn)原子的原子數比值(y/z)為約1.5至約2，不僅能夠改善薄膜晶體管的穩定性，還能適當的改善載流子遷移率以及臨界電壓。
[0024]根據以上公開的實施方式，本發明的其中一個特征在于，銦鎵鋅氧化物中鎵(Ga)原子對銦(In)原子的原子數比值(y/x)為約1.5至約2，而且鎵(Ga)原子對鋅(Zn)原子的原子數比值(y/z)為約1.5至約2。當滿足上述兩個條件時，能夠明顯改善薄膜晶體管的可靠度，而且讓薄膜晶體管的載流子遷移率大于lOcmVVs，薄膜晶體管經過I小時的負偏壓電壓測試(negative bias stress NBS)后,其臨界電壓偏移量將小于1.3V,且薄膜晶體管的次臨界擺幅(subthreshold swing)小于 0.6V/dec。
[0025]在一實施方式中，銦鎵鋅氧化物(InxGayZnzOw)的x及ζ滿足以下數學式:0.9^ (x/z) ( 1.1。更明確地說，銦鎵鋅氧化物中銦原子對鋅原子的原子數比(摩爾數比)為約0.9至約1.1。在一實例中，銦鎵鋅氧化物中銦(In)原子的摩爾數實質上等于鋅(Zn)原子的摩爾數。
[0026]在另一實施方式中，銦鎵鋅氧化物(InxGayZnzOw)的y及w滿足以下數學式:0.375 ^ (y/w) <0.5。更明確地說，銦鎵鋅氧化物中鎵(Ga)原子對氧(0)原子的原子數比(摩爾數比)為約0.375至約0.5。舉例而言,銦鎵鋅氧化物的化學式可為In1Gah5Zn1O4'In1Gah6Zn1O0 In1Ga17Zn1O4^ In1Ga1 SZn1O4^ In1Gah9Zn1OpjI^ In1Ga2Zn1O40
[0027]銦鎵鋅氧化物的化學式有多種的表示方法，例如In1Gah5Zn1O4也可以表示為1% 133Ga0.2Zn0.13300.533 (其中將銦、鎵、鋅及氧的原子數比例總和定義為I)或者表示為In0.286Ga0.429Zn0.2860L143 (其中將銦、鎵及鋅的原子數比例總和定義為I)。因此，在一實施方式中，當將銦鎵鋅氧化物(InxGayZnzOw)的(x+y+z)定義為I來表示銦鎵鋅氧化物的化學式時，X滿足數學式:0.25 ^ X ^ 0.3 ；y滿足數學式:0.42 ^ y ^ 0.5 ；z滿足數學式:0.25 ^ z ^ 0.3。更具體的說，以銦鎵鋅氧化物中的金屬成分(亦即，銦、鎵及鋅)為100%，則銦原子在金屬成分中的原子百分比為約25%至約30%，鎵原子在金屬成分中的原子百分比為約42%至約50%，鋅原子在金屬成分中的原子百分比為約25%至約30%。換言之，銦、鎵、及鋅的原子數比X、y及ζ滿足以下數學式:0.25 ( x/ (x+y+z) ^ 0.3 ；0.42 ( y/(x+y+z) ^ 0.5 ;以及 0.25 ^ ζ/ (x+y+z) < 0.3。
[0028]在其他實施方式中，當銦鎵鋅氧化物(InxGayZnzOw)的(x+y+z+w)定義為I時，X滿足數學式:0.125 < X < 0.134 ;y滿足數學式:0.2 < y < 0.25 ;z滿足數學式:0.125 ^ z ^ 0.13 ;w滿足數學式:0.5 < w < 0.54。換言之，在銦鎵鋅氧化物中，銦原子的百分比為約12.5%至約13.4%，鎵原子的百分比為約20%至約25%，鋅原子的百分比為約
12.5%至約13.4%，氧原子的百分比為約50%至約34%。
[0029]根據本發明一實施例，能夠使用組成為In1Ga1Zn1O4的靶材，經濺鍍工藝過程來形成上述實施方式的銦鎵鋅氧化物，例如化學式為In1Gah5Zn1O4' In1Gah6Zn1O4' In1Ga1.,Zn1O4,In1Gah8Zn1(VIn1Ga1^Zn1C)4、或In1Ga2Zn1O4的銦鎵鋅氧化物。在本實施例中，派鍍工藝過程的功率為約3.5kW至約6.5kW。濺鍍腔室中的氣體為氬氣與氧氣的混合氣體，其中氧氣在混合氣體中的摩爾百分比為約7.5%至約20%。濺鍍腔室的氣體壓力為約0.34Pa至約0.49Pa。
[0030]請回到圖1，源極140和漏極150分別連接氧化物半導體層130的不同兩側。可以使用例如濺鍍、脈沖激光蒸汽沉積法、電子束蒸發、化學氣相沉積等工藝過程以形成源極140和漏極150。源極140和漏極150可包含例如鉬、金、鎳、鋁、鑰、銅、釹等金屬材料或上述材料的組合。
[0031]在一實施方式中，薄膜晶體管100還包含保護層160，保護層160覆蓋半導體層130、源極140和漏極150。保護層160具有開口 162露出漏極150或源極140的一部分。保護層160的材料可為氧化硅或氮化硅等無機材料或適當的有機高分子材料。此外，薄膜晶體管100還可包含像素電極170，而且像素電極170經由開口 162連接至漏極150或源極140。像素電極170可由諸如氧化銦錫(ITO)或氧化銦鋅(IZO)等透明導電氧化物所制成。
[0032]圖2為本發明一實施方式的薄膜晶體管柵極電壓與漏極電流的關系圖。在圖2所示的實施方式中，薄膜晶體管中半導體層的銦鎵鋅氧化物的化學式為In1Gah6Zn1C^圖2為對同一個薄膜晶體管連續測量六次的結果。從圖2的結果可以發現，六次的測量結果呈現良好的再現性。本實施方式的薄膜晶體管的載流子遷移率大于約lOcmVVs，薄膜晶體管的臨界電壓偏移量小于約1.3V,薄膜晶體管的次臨界擺幅(subthreshold swing)小于約
0.6V/dec ο
[0033]圖3為本發明一比較例的薄膜晶體管的柵極電壓與漏極電流的關系圖，其中半導體層中銦鎵鋅氧化物的化學式為In1Gaa8Zn1C^圖3為對同一個薄膜晶體管連續測量六次的結果。從圖3的結果可以發現，每次測量的柵極電壓與漏極電流的關系曲線都不相同，明顯有臨界電壓偏移的現象。從圖2及圖3的結果可知，根據本發明的實施方式，確實能夠有效地改善薄膜晶體管的穩定性及可靠度。
[0034]根據本發明的一個或多個實施方式，薄膜晶體管的結構并不限于圖1所示的結構。圖4為本發明另一實施方式的薄膜晶體管10a的剖面示意圖。在薄膜晶體管10a中，柵絕緣層120a為圖案化的柵絕緣層120a，柵絕緣層120a覆蓋柵極110a，但是柵絕緣層120a僅覆蓋基板102的一部分，并未覆蓋全部的基板102。源極140a和漏極150a分別由柵絕緣層120a的相對兩側延伸至基板102上。半導體層130a的兩端分別位于源極140a和漏極150a上。
[0035]圖5為本發明另一實施方式的薄膜晶體管10b的剖面示意圖。在薄膜晶體管10b中，半導體層130b形成在基板102上。源極140b和漏極150b位于半導體層130b上。柵絕緣層120b覆蓋一部分的源極140b、一部分的漏極150b以及一部分的半導體層130b (位于源極140b與漏極150b之間的半導體層130b)。柵極IlOb配置在柵絕緣層120b上。
[0036]圖6為本發明又一實施方式的薄膜晶體管10c的剖面示意圖。在薄膜晶體管10c中，源極140c和漏極150c形成在基板102上,半導體層130c覆蓋一部分的源極140c、一部分的漏極150c以及一部分的基板102 (位于源極140c與漏極150c之間的基板102)。柵絕緣層120c配置在半導體層130c上，柵極IlOc配置在柵絕緣層120c上。
[0037]雖然本發明已經以實施方式公開如上，然其并非用來限定本發明，任何本領域普通技術人員，在不脫離本發明的精神和范圍內，當可作各種變動與潤飾，因此本發明的保護范圍當視權利要求書所界定者為準。
【權利要求】
1.一種薄膜晶體管，其特征在于，包含: 氧化物半導體層，包含銦鎵鋅氧化物，其以化學式InxGayZnzOw表示,其中x、y、z及w分別表示銦、鎵、鋅及氧的原子數比，且x、y及z滿足以下數學式:1.5 < (y/x) <2以及.1.5 ( (y/z) ( 2 ； 柵極； 柵絕緣層，其位于上述柵極與上述氧化物半導體層之間；以及 源極及漏極，其分別連接上述氧化物半導體層的不同兩側。
2.如權利要求1所述的薄膜晶體管，其特征在于，其中X及z滿足以下數學式:.0.9 彡(x/z)彡 1.1。
3.如權利要求1所述的薄膜晶體管，其特征在于，其中y及w滿足以下數學式:.0.375 ( (y/w)彡 0.5。
4.如權利要求1所述的薄膜晶體管，其特征在于，其中當定義(x+y+z)為I時，X滿足以下數學式:0.25 ^ X ^ 0.3ο
5.如權利要求1所述的薄膜晶體管，其特征在于，其中當定義(x+y+z)為I時，y滿足以下數學式:0.42 Sy <0.5。
6.如權利要求1所述的薄膜晶體管，其特征在于，其中當定義(x+y+z)為I時，z滿足以下數學式:0.25彡z彡0.3。
7.如權利要求1所述的薄膜晶體管，其特征在于，其中當定義(x+y+z+w)為I時，X滿足以下數學式:0.125 ^ X ^ 0.134。
8.如權利要求1所述的薄膜晶體管，其特征在于，其中當定義(x+y+z+w)為I時，y滿足以下數學式:0.2 < y < 0.25。
9.如權利要求1所述的薄膜晶體管，其特征在于，其中當定義(x+y+z+w)為I時，z滿足以下數學式:0.125 ^ z ^ 0.134。
10.如權利要求1所述的薄膜晶體管，其特征在于，其中當定義(x+y+z+w)為I時，w滿足以下數學式:0.5 < w < 0.54。
11.一種薄膜晶體管，包含柵極、柵絕緣層、氧化物半導體層、源極以及漏極，其特征在于，該氧化物半導體層包含銦鎵鋅氧化物，該銦鎵鋅氧化物以化學式InxGayZnzOw表示，其中X、y、z及w分別表示銦、鎵、鋅及氧的原子數比，X、y及z滿足以下數學式:
.0.25 ^ x/ (x+y+z) ^ 0.3
.0.42 ( y/ (x+y+z) ^ 0.5 ；以及
.0.25 ^ z/ (x+y+z) < 0.3。
【文檔編號】H01L29/786GK104425623SQ201310487270
【公開日】2015年3月18日 申請日期:2013年10月17日 優先權日:2013年9月9日
【發明者】王旨玄, 葉佳俊, 辛哲宏 申請人:元太科技工業股份有限公司