反向阻斷mos型半導體器件的制造方法
【專利摘要】本發明提供反向阻斷MOS型半導體器件的制造方法，即使在1200V以上的高耐壓下也能減少半導體襯底的低電阻化，抑制接通電壓的降低，使反向漏電流、耐壓降低減小。上述制造方法具有：第一工序，在n型半導體襯底的作為各器件芯片的區域的外周部通過離子注入以擴散溫度1280～1320℃、300～330小時的熱處理形成環狀p型分離擴散層；和第二工序，在被環狀分離擴散層包圍的內周部形成作為半導體功能區域的MOS柵結構和耐壓結構，第一工序中具有擴散溫度1280～1320℃、300～330℃的熱處理結束后，降溫時降溫至1000℃以上1200℃以下的溫度范圍，25小時以上保持在該溫度范圍內的溫度的擴散溫度-時間程序。
【專利說明】反向阻斷MOS型半導體器件的制造方法
【技術領域】
[0001]本發明涉及具有伴隨著高溫長時間擴散的較深的雜質擴散層的形成工序的反向阻斷MOS (絕緣柵型場效應管)型半導體器件的制造方法。
【背景技術】
[0002]近年來，使用半導體元件進行AC (交流)/AC轉換、AC/DC (直流)轉換、DC/AC轉換等用的電力轉換電路中，已知有矩陣轉換器作為能夠不需要由電解電容器、直流電抗器等構成的直流平滑電路的直接連接型轉換電路。該矩陣轉換器在交流電壓下使用，所以需要能夠在正、反方向上控制電流的雙向開關裝置作為構成矩陣轉換器的多個開關裝置。
[0003]最近，從電路的小型化、輕量化、高效率化、高速響應化和低成本化等觀點出發，著眼于使上述雙向開關裝置如圖6的等價電路圖所示成為將兩個反向阻斷IGBT (InsulatedGate Bipolar Transistor:絕緣柵雙極型晶體管)反向并聯連接的結構。這樣的反向阻斷IGBT的反向并聯連接結構的雙向開關裝置中，具有能夠不需要用于阻斷反方向電壓的二極管的優點。上述反向阻斷IGBT是具有使反向耐壓成為與正向耐壓相同程度的耐壓、并且耐壓可靠性提高了的特性的裝置。另一方面，在現有的電力轉換電路中使用的通常的IGBT中，與沒有反向耐壓的通常的晶體管和MOSFET (Metal-Oxide-SemiconductorField-Effect Transistor,金屬-氧化層_半導體_場效晶體管)同樣，不需要有效的反向耐壓，所以反向耐壓比正向耐壓低，且耐壓可靠性也低的性能的IGBT就可以滿足。
[0004]圖5是表示這樣的反向阻斷IGBT的截面示意圖，在下述專利文獻I中記載。該反向阻斷IGBT特征在于在裝置芯片的中央具有活性區域110，在包圍該活性區域110的外周側夾著耐壓結構區域120，進而具有包圍其外側的P型分離擴散層31的結構。為了僅通過來自η型硅襯底I的一方的主面的熱擴散形成該P型分離擴散層31，需要使P型分離擴散層31的深度成為襯底的厚度以上，所以要伴隨有高溫長時間的熱擴散推進。圖5所示的反向阻斷IGBT的活性區域110是成為縱型IGBT的主電流的通路的區域，該縱型IGBT具備η型漂移層1、P型基極區域2、η型發射極區域3、柵極絕緣膜4、柵極電極5、層間絕緣膜6、發射極電極9和P型集電極層10、集電極電極11等的。上述P型分離擴散層31是從η型硅襯底的正面起通過硼的熱擴散形成達到背面一側的P型集電極層10的深度的P型的區域。通過該P型分離擴散層31，使作為反向耐壓結的P型集電極層10與η型漂移層I之間的ρη結面的終端部不在作為芯片化時的切斷面的芯片側端面12上露出，而是在被絕緣膜保護的耐壓結構區域120的表面13上露出，所以能夠提高反向耐壓可靠性。
[0005]圖4 ((a)?(d))是按工序順序表示這樣的反向阻斷IGBT中的通過硼離子注入和熱擴散形成P型分離擴散層104的現有的雜質擴散處理的制造工序截面圖。首先，在600 μ m以上厚的硅半導體襯底100的正面一側形成約0.8 μ m?2.5 μ m程度的熱氧化膜101作為摻雜掩模(圖4 (a))。對該氧化膜101進行圖案形成，形成用于導入形成分離擴散層的雜質的開口部102 (圖4 (b))。接著，從開口部102離子注入作為雜質的硼103 (圖4 (C))。除去作為用于硼的選擇擴散(P型分離擴散層用)的摻雜掩模使用的熱氧化膜101。進行高溫(1300°C )、長時間(100小時?200小時)的熱處理，形成100 μ m?200 μ m程度的深度的P型的擴散層104 (圖4(d))。將該P型的擴散層104用作分離擴散層。之后，在被P型的擴散層104包圍的硅半導體襯底100的正面再次形成氧化膜，實施形成MOS柵結構和必要的正面側功能區域的處理(未圖示)。從硅半導體襯底100的背面起如虛線所示進行磨削除去直到達到上述P型的擴散層104的底部，從而使硅半導體襯底100變薄(圖4 (d))。在該背面磨削面上形成由未圖示的P集電極層和集電極電極構成的背面結構，在位于擴散層104的中心部的劃線(scribe line)105處切斷娃半導體襯底100。通過該切斷而芯片化的反向阻斷IGBT成為上述圖5的截面圖。
[0006]但是，如上述圖5所示，通過離子注入形成P型分離擴散層31的反向阻斷IGBT中，如上所述為了形成較深的P型分離擴散層31而進行高溫長時間的熱擴散推進(drive)。結果，在該高溫長時間的熱擴散推進中，在硅襯底內導入晶格間氧，導入氧析出物或氧供體化現象、晶體缺陷等。導入這些晶體缺陷時，硅襯底中的ρη結中漏電流提高和硅襯底上形成的絕緣膜的耐壓、可靠性大幅劣化的可能性較大。
[0007]圖7是表示反向阻斷IGBT的反向耐壓波形的電流1-電壓V波形特性圖。在硅襯底內幾乎不存在晶體缺陷的情況下，如圖7中(a)所示的電流的上升呈現有角的硬波形，但包括因上述的氮析出物等而晶體缺陷較多的區域時，如該圖中(b)所示成為電流的上升平滑的軟波形。在圖7所示的標準耐壓(點劃線)下，對(a)和(b)的1-V波形中的反方向電流進行比較時，可知(b )的軟波形與(a)的硬波形相比反方向電流即反向漏電流較多。反向漏電流比規定的基準值多的裝置為反向耐壓不良。
[0008]此外，已知有為了抑制如上所述的反向阻斷IGBT中通過高溫長時間的熱擴散推進而導入的氧的給體化引起的晶體缺陷的影響的目的的吸雜(gettering)技術。記載有為了這樣的吸雜，作為高溫長時間的熱擴散推進條件，一并進行1300°C下100小時以上的熱處理和1100°C下200分鐘、1150°C下120分鐘、1000°C下30分鐘的熱處理(專利文獻2、3)。
[0009]現有技術文獻
[0010]專利文獻
[0011]專利文獻1:日本特開2006-80269號公報(圖7)
[0012]專利文獻2:日本專利第4892825號公報(段落0011)
[0013]專利文獻3:日本專利第4951872號公報(段落0010)
【發明內容】
[0014]但是，反向阻斷IGBT如上所述需要通過從硅襯底的一方的主面起的雜質擴散而使兩個主面以被與上述襯底不同的導電型的擴散層連接的方式形成的分離擴散。例如，η型硅襯底中，分離擴散層是P型。這樣的分離擴散中，硅襯底的厚度越厚，分離擴散中硅襯底暴露在高溫下的時間必然也越長，因此也受高溫長時間擴散的影響，高溫反向漏電流增大，觀察到反向耐壓容易比正向耐壓小等現象。特別是在1200V以上的高耐壓反向阻斷IGBT中，觀察到反向耐壓難以增大的傾向。作為其對策，需要預先使襯底的電阻率比通常高、使襯底厚度比通常厚的設計。然而，使襯底的電阻率比通常高、使襯底變厚也是擴散時間變長、使半導體特性降低的原因之一，所以會產生越是要成為高耐壓，越難以馬上有實質上的對策的問題。[0015]如上所述，可知根據專利文獻2、3中記載的發明的擴散熱處理條件，在形成高耐壓的反向阻斷IGBT所需的較深的分離擴散層時，也可以一定程度地抑制晶體缺陷的發生，但是對于防止氧供體化引起的硅襯底(高電阻漂移層)的電阻率的降低仍然是不充分的。此夕卜，硅襯底(高電阻漂移層)的電阻率的降低，使反向阻斷IGBT的正向耐壓和反向耐壓降低，所以在元件設計時，需要預先估算預想的電阻率降低量，將投入襯底的電阻率提高與上述降低量相應的量并且使襯底的厚度變厚。結果，不可避免地使裝置的接通電壓增大，使接通電壓與斷開電壓的綜合調整(trade-of)關系惡化。此外，因為伴隨著高溫長時間擴散而導入的較高的氧濃度，在硅襯底內使氧析出物較多地析出，也成為反向漏電流增大、反向耐壓降低的原因，對裝置特性造成較大影響。從而，在該基礎上進一步使襯底的厚度變厚時，P型分離擴散層的擴散時間進一步變長，上述問題進一步惡化，這樣陷入惡性循環也成為問題。
[0016]本發明是為了解決以上說明的問題點而完成的，本發明的目的在于提供一種反向阻斷MOS型半導體器件的制造方法，上述反向阻斷MOS型半導體器件即使在1200V以上的高耐壓下，也能夠減少半導體襯底的低電阻化，使接通電壓、反向漏電流、耐壓降低減小。
[0017]本發明為了解決上述課題而達成發明的目的，采用一種反向阻斷MOS型半導體器件的制造方法，其具有:第一工序，在η型半導體襯底的作為各器件芯片的區域的外周部通過離子注入在擴散溫度1280°C?1320°C、300小時?330小時的熱處理條件下形成環狀的P型分離擴散層；和第二工序，在被該環狀的分離擴散層包圍的內周部形成作為半導體功能區域的MOS柵結構和耐壓結構，其中，在上述第一工序中，具有在上述擴散溫度1280°C?1320°C、300小時?330°C的熱處理結束后，在降溫時降溫至1000°C以上1200°C以下的溫度范圍，之后25小時以上保持在該溫度范圍內的溫度的擴散溫度-時間程序。
[0018]此外，本發明為了解決上述課題而達成發明的目的，采用一種反向阻斷MOS型半導體器件的制造方法，其具有:第一工序，在η型半導體襯底的作為各器件芯片的區域的外周部通過離子注入在擴散溫度1280°C?1320°C、300小時?330小時的熱處理條件下形成環狀的P型分離擴散層；和第二工序，在被該環狀的分離擴散層包圍的內周部形成作為半導體功能區域的MOS柵結構和耐壓結構，其中，在上述第一工序中，具有為了進行上述擴散溫度1280°C?1320°C、300小時?330小時的熱處理，而在升溫時升溫至1000°C以上1200°C以下的溫度范圍，之后25小時以上保持在該溫度范圍內的溫度的擴散溫度-時間程序。優選上述25小時以上保持在上述1000°C以上1200°C以下的溫度范圍內的溫度是恒定溫度。此外，優選上述第一工序中進行熱處理的半導體襯底的厚度在IOOym?200μπι的范圍內。進而，優選上述反向阻斷MOS型半導體器件的正向耐壓、反向耐壓在1200V以上。進而，優選反向阻斷MOS型半導體器件是反向阻斷IGBT。
[0019]發明的效果
[0020]根據本發明，能夠提供一種反向阻斷MOS型半導體器件的制造方法，該反向阻斷MOS型半導體器件即使在1200V以上的高耐壓下，也能夠減少半導體襯底的低電阻化，使接通電壓、反向漏電流、耐壓降低減小。
【專利附圖】
【附圖說明】
[0021]圖1是本發明的P型分離擴散層形成時的擴散溫度-時間程序圖。
[0022]圖2是現有的P型分離擴散層形成時的擴散溫度-時間程序圖。[0023]圖3是表示本發明和現有的反向阻斷IGBT的從硅襯底的表面起的氧濃度分布的氧濃度分布圖。
[0024]圖4是表示現有的通過離子注入進行的分離擴散層形成方法的制造工序截面圖。
[0025]圖5是反向阻斷IGBT的截面圖。
[0026]圖6是使用反向阻斷IGBT的雙向開關裝置的等價電路圖。
[0027]圖7是表示反向阻斷IGBT的反向耐壓波形的電流1-電壓V波形特性圖。
[0028]圖8是按工序順序表示本發明的實施例的反向阻斷IGBT的制造方法的主要部分截面圖(之一)。
[0029]圖9是按工序順序表示本發明的實施例的反向阻斷IGBT的制造方法的主要部分截面圖(之二)。
[0030]圖10是按工序順序表示本發明的實施例的反向阻斷IGBT的制造方法的主要部分截面圖(之三)。
[0031]圖11是按工序順序表示本發明的實施例的反向阻斷IGBT的制造方法的主要部分截面圖(之四)。
[0032]圖12是按工序順序表示本發明的實施例的反向阻斷IGBT的制造方法的主要部分截面圖(之五)。
[0033]符號說明
[0034]I硅襯底，漂移層
[0035]2 P型基極區域
[0036]3 η型的發射極區域
[0037]4柵極絕緣膜
[0038]5柵極電極
[0039]6層間絕緣膜
[0040]9發射極電極
[0041]10 P型集電極層
[0042]11集電極電極
[0043]12芯片側端面
[0044]13耐壓結構區域的表面
[0045]20 開口部
[0046]21磨削面
[0047]31分離擴散層
【具體實施方式】
[0048]以下參照附圖詳細說明本發明的反向阻斷MOS型半導體器件的制造方法的實施例。本說明書和附圖中，帶有η或P的前綴的層或區域，分別表示電子或空穴是多數載流子。此外，η或P上附加的+和_，分別表示相對而言雜質濃度高或低。此外，以下實施例的說明和附圖中，對同樣的結構附加相同的符號，省略重復的說明。此外，實施例中說明的附圖，為了易于觀看或易于理解而沒有按正確的比例(scale)、尺寸比描繪，請留意。
[0049]以下的實施例中，采用反向阻斷IGBT的制造方法作為本發明的反向阻斷MOS型半導體器件的制造方法進行說明。但是，本發明不限定于反向阻斷IGBT的制造方法。
[0050]【實施例】
[0051]對于本發明的反向阻斷IGBT的制造方法的一個實施例，以其特征部分為中心進行詳細說明。
[0052]圖8至圖12是按工序順序表示本發明的實施例的反向阻斷IGBT的制造方法的主要部分截面圖。說明耐壓1200V的反向阻斷IGBT的制造方法。如圖8所示，在厚度600 μ m以上電阻率80 Ω cm的FZ硅襯底I的正面，形成0.8 μ m~2.5 μ m程度的初期氧化膜。在后續工序中，用包圍硅襯底I內的各器件芯片區域的中央部的半導體功能區域的活性區域的外周的環狀的圖案，選擇性地對初期氧化膜進行蝕刻，形成寬度170 μ m的分離擴散用的開口部20。接著，如圖9所示，用初期氧化膜作為掩模從開口部20離子注入作為P型雜質的硼。硼離子注入后，除去用作摻雜掩模的初期氧化膜。在氧化氣氛中進行高溫(1300°C)、長時間(300小時~330小時)的熱處理，形成220 μ m~230 μ m程度的深度的P型的擴散層(圖9)。將該P型的擴散層用作分離擴散層31。本發明的特征在于用于形成該分離擴散層31的溫度和時間的程序。關于該溫度和時間的程序在后文中詳細說明。
[0053]接著，如圖10所示，除去在分離擴散層31的形成中在襯底正面形成的氧化膜之后，重新添加氧化膜，使用該氧化膜和/或沉積的多晶硅膜，用與通常的平面柵型IGBT同樣的方法形成規定圖案的P基極區域2、n型發射極區域3、柵極氧化膜4、柵極電極5、層間絕緣膜6和發射極電極9等。雖然未圖示，但也可以是溝槽型的表面結構。進而，為了實現高速化，有時也進行電子射線照射或氦照射作為(半導體)壽命控制體。接著，如圖11所示，對背面進行磨削，使FZ硅襯底I的厚度成為200 μ m程度，使P型分離擴散層31在磨削面21露出。
[0054]接著，如圖12所示，在背面20離子注入劑量IX IO13CnT2的硼并在350°C程度下進行I小時程度的低溫退火，形成活性化了的硼的峰值濃度為IXlO17cnT3程度、厚度為Iμπι程度的背面的P型集電極層10。該背面`的P型集電極層10與上述P型分離擴散層31導電連接。形成集電極電極11之后，將硅襯底I切斷為各器件芯片時，如圖12所示的反向阻斷IGBT完成。
[0055]本發明的分離擴散層的形成方法，與參照上述圖4說明的現有的反向阻斷IGBT的分離擴散層的形成方法的不同點在于以下的點。除此以外的工序能夠與現有的反向阻斷IGBT的制造方法相同。即，本發明的反向阻斷IGBT的制造方法中，與以往的不同點在于使通過離子注入形成P型分離擴散層的工序成為以下的擴散溫度-時間程序:在擴散溫度1280°C~1320°C、300小時~330小時的熱處理結束后，在降溫時降溫至1000°C以上12000C以下的溫度范圍內，之后在該溫度范圍內的溫度下保持25小時以上。
[0056]或者，與以往的不同點在于使通過離子注入形成P型分離擴散層的工序成為以下的擴散溫度-時間程序:在為了進行擴散溫度1280°C~1320°C、300小時~330小時的熱處理而升溫時，升溫至1000°C以上1200°C以下的溫度范圍后，在該溫度范圍內的溫度下，保持25小時以上，之后再進行作為目的的擴散溫度1280°C~1320°C、300小時~330小時的熱處理。
[0057]對于這樣的本發明的擴散溫度-時間程序，進一步在以下進行說明。圖1是本發明的P型分離擴散層形成時的擴散溫度-時間程序圖。圖2是為了比較而表示的現有的P型分離擴散層形成時的擴散溫度-時間程序圖。兩者都是縱軸表示擴散爐溫度，橫軸表示時間表。但是，圖1、2的縱軸的間隔和橫軸的間隔分別都沒有表示正確的擴散爐溫度和時間的比例關系。圖的左端是程序的開始時間即硅襯底的入爐，右端是結束時間即硅襯底的出爐。
[0058]上述圖8的工序中，對在硅襯底I的反向阻斷IGBT芯片圖案內的表面的外周部形成的環狀的分離擴散層用的開口部20進行離子注入完成后，進入上述圖9的工序。具體的處理條件和作業是，在使作為載流氣體(carrier gas)的氧(02)氣以1.6升/分、U1(Ar)氣以4.6升/分流過的同時，在750°C的擴散爐中，設置完成了硼的離子注入的硅襯底1，如圖1所示，保持60分鐘。之后，使擴散爐以1.(TC /分的升溫速度提升爐溫，到達1250°C之后，使升溫速度降低為0.50C /分，使爐溫提升至1300°C。在爐溫1300°C下保持300小時，形成擴散深度為200 μ m以上的分離擴散層31。1300°C的擴散熱處理結束后，以0.5°C /分的降溫速度使爐溫降低至1200°C。到達1200°C之后，在1200°C下保持25小時。之后，以1.(TC /分的降溫速度使爐溫降低至1000°c，進而，以2.50C /分的降溫速度使爐溫降低至750°C，在750°C下保持60分鐘之后，從擴散爐中取出硅襯底I，成為圖9所示的狀態。本發明與現有的擴散溫度-時間程序圖即圖1與圖2的不同在于有無在1200°C下的保持時間。
[0059]另一方面，從擴散爐中取出的硅襯底1，如參照上述圖10所說明，在被分離擴散層31包圍的中央部的活性區域中形成半導體功能區域，在其周圍形成耐壓結構區域。之后，如圖11所示從與離子注入面相反一側的硅襯底I的背面進行磨削，以使得在分離擴散層的深度為220 μ m程度的情況下襯底的剩余厚度成為200 μ m程度。如圖12所示如果在襯底的背面形成P型集電極層和集電極電極，就能夠完成了本發明的反向阻斷IGBT。
[0060]如上所述，本發明的耐壓1200V的反向阻斷IGBT中，特征在于在形成分離擴散層31時，在1300°C且300小時?330小時的高溫長時間的擴散推進處理的前后，具有在1000°C至1200°C的溫度范圍內保持25小時的處理。
[0061]另一方面，圖3是縱軸表示氧濃度、橫軸表示距離硅襯底正面的氧供體層的深度的氧濃度分布圖。此外，圖3表示具有將與上述形成分離擴散層31時相同的擴散推進條件和保持在1000°C至1200°C的溫度范圍內的保持時間作為參數的處理條件的情況下的距離襯底正面的氧濃度分布。
[0062]上述的保持在1000°C至1200°C的溫度范圍內的保持時間，分為無、15小時、25小時這3種。無保持時間的情況下，在距離正面深度50 μ m以上的區域中，氧濃度大約恒定為
1.2X1018/cnT3，比50 μ m淺的區域中，成為氧濃度向正面的1.5X IO1VcnT3的低氧濃度降低的傾斜。保持時間為15小時的情況下，在距離正面深度100 μπι以上的較深區域中，氧濃度大約恒定為1.2X1018/cm_3，比100 μ m淺的區域中與上述同樣成為朝向低氧濃度正面傾斜。保持時間為25小時的情況下，在距離正面深度150 μ m以上的較深區域中，氧濃度大約恒定為1.2X1018/Cm_3，比150 μπι淺的區域中與上述同樣成為朝向低氧濃度正面傾斜。
[0063]根據圖3，可知上述保持時間為25小時的情況下，距離正面比150μπι淺的區域中氧濃度較低，所以氧供體引起的η型硅襯底的低電阻化的影響較小。使用80 Ω cm的電阻率的硅襯底制造1200V耐壓的反向阻斷IGBT的情況下，耗盡層擴大約170 μπι程度，在其中的150 μ m中，成為低氧濃度，抑制氧供體引起的襯底濃度的上升。結果，襯底的低電阻化的影響減小，所以對裝置的耐壓降低的影響減小。這樣，根據以上說明的實施例，通過抑制氧供體引起的襯底電阻率的降低，不需要預先提高硅襯底的電阻率、增加厚度的設計，可以實現接通電壓的降低。此外，硅襯底即使經過了氧氣氛中的高溫長時間擴散處理，也可以避免襯底正面成為高氧濃度，所以在襯底正面不會發生氧析出，可以得到無缺陷層，所以反向漏電流減小，耐壓降低減少。結果，成品率提高。
【權利要求】
1.一種反向阻斷MOS型半導體器件的制造方法，其特征在于，具有: 第一工序，在第一導電型半導體襯底的作為各器件芯片的區域的外周部通過離子注入在擴散溫度1280°C?1320°C、300小時?330小時的熱處理條件下形成環狀的第二導電型分離擴散層；和 第二工序，在被該環狀的分離擴散層包圍的內周部形成作為半導體功能區域的MOS柵結構和耐壓結構，其中 在所述第一工序中，具有在所述擴散溫度1280°C?1320°C、300小時?330小時的熱處理結束后，在降溫時降溫至1000°C以上1200°C以下的溫度范圍，之后25小時以上保持在該溫度范圍內的溫度的擴散溫度-時間程序。
2.一種反向阻斷MOS型半導體器件的制造方法，其特征在于，具有: 第一工序，在第一導電型半導體襯底的作為各器件芯片的區域的外周部通過離子注入在擴散溫度1280°C?1320°C、300小時?330小時的熱處理條件下形成環狀的第二導電型分離擴散層；和 第二工序，在被該環狀的分離擴散層包圍的內周部形成作為半導體功能區域的MOS柵結構和耐壓結構，其中 在所述第一工序中，具有為了進行所述擴散溫度1280°C?1320°C、300小時?330小時的熱處理，而在升溫時升溫至1000°C以上1200°C以下的溫度范圍，之后25小時以上保持在該溫度范圍內的溫度的擴散溫度-時間程序。
3.如權利要求1或2所述的反向阻斷MOS型半導體器件的制造方法，其特征在于: 所述25小時以上保持在所述1000°C以上1200°C以下的溫度范圍內的溫度是恒定溫度。
4.如權利要求1或2所述的反向阻斷MOS型半導體器件的制造方法，其特征在于: 所述第一工序中進行熱處理的半導體襯底的厚度在100 μ m?200 μ m的范圍內。
5.如權利要求1或2所述的反向阻斷MOS型半導體器件的制造方法，其特征在于: 所述反向阻斷MOS型半導體器件的正向耐壓、反向耐壓在1200V以上。
6.如權利要求1所述的反向阻斷MOS型半導體器件的制造方法，其特征在于: 所述反向阻斷MOS型半導體器件是反向阻斷IGBT。
【文檔編號】H01L21/336GK103779231SQ201310478856
【公開日】2014年5月7日 申請日期:2013年10月14日 優先權日:2012年10月17日
【發明者】掛布光泰 申請人:富士電機株式會社