囊封用于集成電路的封裝的制作方法
【專利摘要】本發明提供一種設備。將集成電路或IC緊固到封裝外殼。所述IC具有IC襯底和外延層，所述外延層形成在所述襯底上且具有有源區和上部表面。所述上部表面實質上為暴露的，且接合襯墊形成在外延層上。接合夾具被各自緊固到所述接合襯墊中的至少一者，且與所述至少一者和所述封裝外殼電接觸。填充物形成在外延層的至少一部分上以便實質上囊封有源區，其中所述填充物具有實質上等效于空氣的介電常數的介電常數。另外，所述填充物具有一厚度，其中所述厚度充分足夠大以限定在外延層的上部表面處所述有源區的寄生效應。
【專利說明】囊封用于集成電路的封裝
【技術領域】
[0001]本發明大體來說涉及集成電路(IC)封裝，且更具體地說涉及諧振匹配IC封裝。【背景技術】
[0002]轉到圖1-3，展示具有氣隙封裝的經封裝IC100的實例。在此實例中，IC102具有由形成在IC襯底302上的外延層304形成的有源區306。有源區306可包含有源元件和接合襯墊308。舉例來說，橫向擴散的MOS(LDMOS)晶體管可形成在外延層304中，其中接合襯墊308耦合到LDMOS晶體管的柵極和漏極。接著將此IC102緊固到封裝外殼。在此實例中，封裝外殼包含源極凸緣104、封裝襯底106、引線框架(其一股可包括漏極凸緣116和柵極凸緣110，且其可通過封裝襯底106而與源極凸緣104電隔離)，以及蓋114。舉例來說，可通過將IC102緊固到源極凸緣104而使源極凸緣104電耦合到形成在IC中的有源區306中的LDMOS晶體管的源極，而漏極凸緣116和柵極凸緣110可通過接合線108而電耦合到形成在有源區306中的LDMOS晶體管的漏極和柵極。或者，引線框架(例如，漏極凸緣116和柵極凸緣110)可在IC102上延伸且通過焊料凸塊而緊固到IC102。接合線108或焊料凸塊還可一股被稱作接合夾具。接著可用粘合劑112(例如，環氧樹脂)將蓋114緊固到引線框架(例如，漏極凸緣116和柵極凸緣110)，以便允許在IC102上形成氣腔。
[0003]與經封裝IC100 —起使用的氣隙封裝提供具有很好的性能特性的機械穩定封裝，但存在一些缺點。最大的缺點是成本。因此，需要一種具有相當的性能特性和機械穩定性的較低成本的封裝。
【發明內容】
[0004]根據本發明的實施例，提供一種設備。所述設備包括封裝外殼、緊固到所述封裝外殼的集成電路(1C)，其中所述IC具有:IC襯底；外延層，其形成在所述襯底上且具有有源區和上部表面，其中所述上部表面實質上為暴露的；以及多個接合襯墊，其形成在所述外延層上；多個接合夾具，其中每一接合夾具被緊固到所述接合襯墊中的至少一者，且與所述至少一者和所述封裝外殼電接觸；以及填充物，其形成在所述外延層的至少部分上以便實質上囊封所述有源區，其中所述填充物具有實質上等效于空氣的介電常數的介電常數，且其中所述填充物具有厚度，且其中所述厚度充分足夠大以限定所述外延層的所述上部表面處的所述有源區的寄生效應。
[0005]根據本發明的實施例，封裝外殼進一步包括引線框架，其被緊固到所述多個接合夾具且與所述多個接合夾具電接觸。
[0006]根據本發明的實施例，所述引線框架在所述IC的至少部分上延伸，且其中所述多個接合夾具進一步包括多個焊料凸塊。
[0007]根據本發明的實施例，所述多個接合夾具進一步包括多個接合線。
[0008]根據本發明的實施例，所述封裝外殼進一步包括:凸緣，其被緊固到所述IC且與所述IC電接觸；以及封裝襯底，其被緊固到所述凸緣和所述引線框架。[0009]根據本發明的實施例，所述凸緣進一步包括第一凸緣，且其中所述引線框架進一步包括:第二凸緣，其電耦合到至少一個接合襯墊；以及第三凸緣，其電耦合到所述接合襯墊中的至少一者。
[0010]根據本發明的實施例，所述有源區進一步包括橫向擴散的MOS(LDMOS)晶體管，所述LDMOS晶體管在其源極處耦合到所述第一凸緣、在其漏極處耦合到所述第二凸緣且在其柵極處耦合到所述第三凸緣。
[0011]根據本發明的實施例，模制化合物經涂覆以囊封所述填充物。
[0012]根據本發明的實施例，提供一種設備。所述設備包括封裝外殼，其具有:第一凸緣；封裝襯底，其緊固到所述第一凸緣；第二凸緣，其緊固到所述封裝襯底；以及第三凸緣，其緊固到所述封裝襯底；IC，其具有:IC襯底，其緊固到所述第一凸緣；外延層，其形成在所述襯底上且具有在有源區中的LDMOS晶體管和上部表面，其中所述上部表面實質上為暴露的，且其中所述LDMOS晶體管的源極耦合到所述第一凸緣；以及第一組接合襯墊，其形成在所述外延層上，其中所述第一組接合襯墊耦合到所述LDMOS晶體管的漏極；第二組接合襯墊，其形成在所述外延層上，其中所述第二組接合襯墊耦合到所述LDMOS晶體管的所述漏極；第一組接合線，其中來自所述第一組接合線的每一接合線緊固到來自所述第一組接合襯墊的所述接合襯墊中的至少一者且與所述至少一者和所述第二凸緣電接觸；第二組接合線，其中來自所述第二組接合線的每一接合線緊固到來自所述第二組接合襯墊的所述接合襯墊中的至少一者且與所述至少一者和所述第三凸緣電接觸；以及填充物，其形成在所述外延層的至少一部分上以便實質上囊封所述有源區，其中所述填充物具有實質上等效于空氣的介電常數的介電常數，且其中所述填充物具有一厚度，且其中所述厚度充分足夠大以限定在所述外延層的所述上部表面處所述有源區的寄生效應。
[0013]根據本發明的實施例，所述厚度大于10 μ m。
[0014]根據本發明的實施例，模制化合物經涂覆以囊封所述填充物。
【專利附圖】
【附圖說明】
[0015]為了更完整理解本發明及其優點，現參考結合附圖的以下描述，其中:
[0016]圖1為使用氣隙封裝的經封裝IC的橫截面圖；
[0017]圖2為移除蓋的圖1的經封裝IC的等角視圖；
[0018]圖3為圖1的IC的橫截面圖；
[0019]圖4為使用較低成本封裝的經封裝IC的橫截面圖；以及
[0020]圖5-16為說明圖1和5的經封裝IC的性能特性的圖表。
【具體實施方式】
[0021]現參看附圖，其中為了清晰起見，所描繪元件不必按比例展示，且其中類似或相似元件遍及若干視圖用相同參考標號表示。
[0022]當尋找目標從氣隙封裝(例如，經封裝IC100)遷移時，常規的想法通常是不夠的。一些較低成本封裝將為環氧樹脂模制化合物(EMC)封裝和綠色模制化合物封裝，其中，在每一情況下，將模制化合物直接沉積在IC(例如，IC102)上，但常規的想法將這些類型的封裝視為氣隙封裝的替換而不予考慮，這是因為經驗證據展示了顯著的性能降級。[0023]其原因之一在于關于EMC封裝的多數文獻集中于可靠性、熱和機械性能方面。幾乎不可找到與模制化合物對微電子裝置的電性能的效應有關的數據。換句話說，常規想法忽略了模制化合物對電和電磁性能的影響。雖然此看起來是直觀的，但實際不是，這是因為多數IC在IC的表面處不包含有源組件或有源區(例如，有源區306)。此類型的組合件相對不常見，且適合于其它常規應用(例如，微處理器)的技術可能不適用于在所述表面處包含有源組件或有源區(例如，有源區306)的1C。
[0024]對于在表面處包含有源組件或有源區(例如，有源區306)的1C，可以說當用模制化合物來囊封有源或無源裝置時，在裸片和互連件周圍的容積中將信號攜帶進出所述封裝的電磁場受到模制化合物的介電常數(ε )和耗散因數(正切δ )的改變的影響，即針對高頻應用。模制化合物的介電常數的典型值為約4，且耗散因數通常介于約0.001與約0.01之間。此意味，與氣腔封裝(例如，經封裝IC100)相比，電性能主要在兩個方面受影響。第一方面涉及模制化合物的高介電常數，其可增加裸片的表面中的結構之間以及還有互連件之間的電容性耦合。第二方面涉及損耗的增量，其歸因于模制化合物所引起的耗散因數的增加。此效應可引起裝置的效率的降級以及熱的產生，所述熱應被耗散以便將溫度保持在規范以下。
[0025]轉到圖1，可見具有較低成本封裝的經封裝IC200的實例。在此實例中，IC402在構造上類似于IC102，這是因為IC402在其表面處包含有源區或有源組件，且將通常包含形成在襯底上的外延層。舉例來說，IC402可為可用于無線基礎結構的功率放大器中的LDMOS高功率高頻晶體管。此類型的實例裝置能夠在2GHz的頻率下遞送90W的連續RF功率，且常規封裝為氣腔類型(即，如圖1的實例中所示)。在此實例中且類似于經封裝IC100，可存在與線接合(例如，108)并聯耦合到凸緣(例如，110和116)的兩個裸片(例如，IC402)。裸片(例如，IC402)可具有約5mm2的面積和約50 μ m的厚度，且所述封裝可由銅鎢(CuW)合金制成，其可經設計以匹配氧化鋁蓋罩(例如，蓋)的熱膨脹系數。金屬基底(例如，104)可用Au電鍍以能夠使用金硅化物(AuSi)共晶裸片附接工藝。
[0026]經封裝IC100與400之間的差異在于“蓋罩”。在實例經封裝IC400的情況下，蓋104已用形成在IC402上的填充物406和形成在填充物406上的模制化合物404替換。或者，可省略模制化合物404，且可將較厚的填充物406涂覆到所說明的區作為模制化合物404。通常，填充物406應囊封IC402的上部或頂部表面，且具有足夠的厚度(例如，大于約IOym)以限定IC402的表面處的電磁場。
[0027]使用填充物406來限定IC402的表面處的電磁場的原因涉及填充物406本身所賦予的部分的輸出諧振頻率的改變。因為IC402在表面處包含有源區，所以所述線的寄生電容和電阻和電感可形成電阻器-電感器-電容器(RLC)電路。為了最大化RF功率到負載的轉移，應將IC402 (例如，LDMOS晶體管)的等效RLC電路的諧振頻率匹配到放大器的操作的指定頻率。通過用模制化合物404填充所述封裝的氣腔，例如，所述腔的介電常數從I (例如，干空氣)增加到近似4。所述腔的介電常數的增加在兩方面影響先前所描述的RLC等效電路。首先是由于寄生電容的增加，這是因為表面處的有源裝置(例如，在IC402的有源區中)通過較高介電常數的介質來耦合。對于第二方面，填充物406歸因于線接合之間的增加的電容性耦合而影響諧振頻率。
[0028]為了慮及填充物406對射頻(RF)的效應，制備樣本(在圖5中標為群組A和B)，其中兩群組具有實質上相同的輸出諧振頻率。群組A用作控制群組，其使用類似于圖1中所示的氣腔的氣腔。群組B包含線接合長度調整以獲得與群組A實質上相同的諧振頻率(氣腔封裝)。線長度的減少降低了 RLC電路的電感值且補償了上文所解釋的寄生電容的增加。如此實例中所示，寄生電阻受到最小影響，且在填充物406的涂覆之后，群組B的最終輸出諧振頻率匹配群組A的輸出諧振頻率。
[0029]一旦群組A和B的輸出諧振已實質上匹配，便可通過使用連續波RF測量來實現性能的相對準確比較。在圖6中，PldB的測量的結果與寬帶碼分多址(WCDMA)帶的中心和邊緣的頻率相對。一分貝壓縮點PldB —股經定義為曲線輸出RF功率對輸入RF功率降到漸近線性特性以下一分貝處的功率。此參數較為重要，這是因為它定義RF晶體管可在線性狀態下遞送的最大功率。填充物406對PldB的效應可從數據清楚看到，其展示LDMOS晶體管針對圖6中所示的實例可遞送的最大線性功率的6.5%的清晰退化。
[0030]在圖7中，可看見在WCDMA帶的中心和邊緣處測量的針對群組A和B的最大增益的連續波測量對頻率的實例。此參數較為重要，這是因為其測量晶體管可在線性狀態下遞送的最大增益。曲線展示針對具有填充物406的群組，最大增益變壞0.35dB。
[0031]圖8展示增益對功率輸出的兩個典型曲線的實例。此比較展示填充物406使增益性能降級，不僅在曲線的峰值處(如圖7的實例中所示)，而且在輸出功率的整個范圍內。根據曲線可見，針對線性范圍一股存在近似0.35dB的恒定增益減少。還可觀測到，具有填充物406的裝置的增益曲線以較低輸出功率落到非線性區中，從而確定PldB可受到嚴重影響。
[0032]在圖9中，可看見漏極效率對RF輸出功率的實例圖。對于此實例中高達48dBm的輸出功率，可觀測到在具有填充物406的裝置與氣腔控制部分之間不存在差異。然而，對于高于48dBm的輸出功率，存在漏極效率的清晰的降級。此降級可能是由于用于填充物406的材料的損耗角正切。
[0033]為了理解填充物406對RF晶體管在其正操作于實際應用中的同時的性能的效應，進行一測量，所述測量使用用WCDMA調制標準來激勵的兩群組晶體管。圖10展示依據頻率的用于控制群組A和群組B的三階調制失真(MD3)的實例。MD3 —股定義為三階音調中的一者的功率與主音調中的一者的功率的比率。如可觀測到，填充物406可增加鄰近信道功率，從而使晶體管的線性度降級。另外，圖11展示IMD3的兩個典型曲線對功率輸出的實例。在此曲線圖中，還可看見裝置歸因于填充物406的線性度的降級。
[0034]在負載牽引測量中，可看見阻抗可由于晶體管的輸出而變化到不同于50Ω，以便測量性能參數。在功率晶體管的情況下，使用負載牽引功率臺來估計大的信號參數，例如壓縮特性、飽和功率、效率和線性度，因為輸出負載在史密斯圓圖內變化。圖12展示依據頻率的針對PldB獲得的負載牽引結果的實例。可見當使用填充物406時，存在大約5到6%的PldB的降級。圖13展示針對使用設置于WCDMA帶頻率的中心和邊緣處的負載牽引而測量的群組A和B的依據頻率的最大增益的結果的實例。
[0035]如上文所解釋，當使用填充物406時，IC402的表面上方的介電常數的改變可改變裝置的不同結構(例如，LDMOS晶體管的柵極、漏極和源極)之間的電容性耦合。圖14-16展示寄生電容的測量的實例。可見，平均來說，具有填充物406的IC可具有高4%的柵極漏極電容值、高10%的漏極源極電容和高20%的源極漏極電容。[0036]因此，為了減少囊封材料對裝置性能的影響，有必要使用低介電常數、低損耗材料來覆蓋裸片(有可能使用圓頂包封技術)。優選地，填充物406的介電常數應近似等于干空氣以實現所要的結果。
[0037]因此，在參考本發明的優選實施例中的某些實施例來描述本發明后，應注意，所揭示實施例為說明性的而非在性質上進行限制，在上述揭示內容中預期廣泛范圍的變化、修改、改變和替代，且在一些情況下可使用本發明的一些特征而無需對應的使用其它特征。因此，廣泛地且以與本發明范圍一致的方式來解釋隨附權利要求書是適當的。
【權利要求】
1.一種設備，其包括: 封裝外殼； 集成電路1C，其被緊固到所述封裝外殼，其中所述IC具有: IC襯底； 外延層，其形成在所述襯底上且具有有源區和上部表面，其中所述上部表面實質上為暴露的；以及 多個接合襯墊，其形成在所述外延層上； 多個接合夾具，其中每一接合夾具被緊固到所述接合襯墊中的至少一者，且與所述至少一者和所述封裝外殼電接觸；以及 填充物，其形成在所述外延層的至少一部分上以便實質上囊封所述有源區，其中所述填充物具有實質上等效于空氣的介電常數的介電常數，且其中所述填充物具有一厚度，且其中所述厚度充分足夠大以限定在所述外延層的所述上部表面處所述有源區的寄生效應。
2.根據權利要求1所述的設備，其中所述封裝外殼進一步包括引線框架，其被緊固到所述多個接合夾具且與所述多個接合夾具電接觸。
3.根據權利要求2所述的設備，其中所述引線框架在所述IC的至少一部分上延伸，且其中所述 多個接合夾具進一步包括多個焊料凸塊。
4.根據權利要求2所述的設備，其中所述多個接合夾具進一步包括多個接合線。
5.根據權利要求4所述的設備，其中所述封裝外殼進一步包括: 凸緣，其被緊固到所述IC且與所述IC電接觸；以及 封裝襯底，其被緊固到所述凸緣和所述引線框架。
6.根據權利要求5所述的設備，其中所述凸緣進一步包括第一凸緣，且其中所述引線框架進一步包括: 第二凸緣，其電耦合到至少一個接合襯墊；以及 第三凸緣，其電耦合到所述接合襯墊中的至少一者。
7.根據權利要求8所述的設備，其中所述有源區進一步包括橫向擴散的MOSLDMOS晶體管，所述LDMOS晶體管在其源極處耦合到所述第一凸緣、在其漏極處耦合到所述第二凸緣且在其柵極處耦合到所述第三凸緣。
8.根據權利要求7所述的設備，其中模制化合物經涂覆以囊封所述填充物。
9.一種設備，其包括: 封裝外殼，其具有: 第一凸緣； 封裝襯底，其緊固到所述第一凸緣； 第二凸緣，其緊固到所述封裝襯底；以及 第三凸緣，其緊固到所述封裝襯底； 1C，其具有: IC襯底，其緊固到所述第一凸緣；外延層，其形成在所述襯底上且具有在有源區中的LDMOS晶體管和上部表面，其中所述上部表面實質上為暴露的，且其中所述LDMOS晶體管的源極耦合到所述第一凸緣；以及第一組接合襯墊，其形成在所述外延層上，其中所述第一組接合襯墊耦合到所述LDMOS晶體管的漏極； 第二組接合襯墊，其形成在所述外延層上，其中所述第二組接合襯墊耦合到所述LDMOS晶體管的所述漏極； 第一組接合線，其中來自所述第一組接合線的每一接合線緊固到來自所述第一組接合襯墊的所述接合襯墊中的至少一者且與所述至少一者和所述第二凸緣電接觸； 第二組接合線，其中來自所述第二組接合線的每一接合線緊固到來自所述第二組接合襯墊的所述接合襯墊中的至少一者且與所述至少一者和所述第三凸緣電接觸；以及 填充物，其形成在所述外延層的至少一部分上以便實質上囊封所述有源區，其中所述填充物具有實質上等效于空氣的介電常數的介電常數，且其中所述填充物具有一厚度，且其中所述厚度充分足夠大以限定在所述外延層的所述上部表面處所述有源區的寄生效應。
10.根據權利要求9所述的設備，其中所述厚度大于10μ m。
11.根據權利要求10所述的設備， 其中模制化合物經涂覆以囊封所述填充物。
【文檔編號】H01L23/31GK103730427SQ201310472758
【公開日】2014年4月16日 申請日期:2013年10月11日 優先權日:2012年10月11日
【發明者】胡安·A·赫布佐默 申請人:德州儀器公司