用于級聯mos晶體管的布局方案的制作方法
【專利摘要】一種器件包括第一MOS器件和與第一MOS器件級聯以形成第一指狀物的第二MOS器件。第一MOS器件的漏極和第二MOS器件的源極被接合以形成第一公共源極/漏極區。該器件進一步包括第三MOS器件和與第三MOS器件級聯以形成第二指狀物的第四MOS器件。第三MOS器件的漏極和第四MOS器件的源極被接合以形成第二公共源極/漏極區。第一和第二公共源極/漏極區相互電斷開。第一和第三MOS器件的源極互連。第二和第四MOS器件的漏極互連。第一和第三MOS器件的柵極互連。第二和第四MOS器件的柵極互連。本發明還提供了一種用于級聯MOS晶體管的布局方案。
【專利說明】用于級聯MOS晶體管的布局方案
【技術領域】
[0001]本發明涉及半導體領域，更具體地，本發明涉及一種用于級聯MOS晶體管的布局方案。
【背景技術】
[0002]集成電路通常包括級聯金屬氧化物半導體(M0S)器件。級聯MOS器件可以在電源電路中使用。在一些電路中，每個MOS器件(以下稱為大MOS器件)都通過并聯多個MOS器件(以下稱為小MOS器件)實現，這意味著所有小MOS器件的源極互連，所有小MOS器件的柵極互連，并且所有小MOS器件的漏極互連。
[0003]例如，當存在級聯的兩個大MOS器件時，第一大MOS器件的源極連接至第二大器件的漏極。第一大MOS器件通過并聯第一多個小MOS器件實現。第二大MOS器件通過并聯第二多個小MOS器件實現。因此，第一多個小MOS器件的源極例如通過金屬線、通孔和/或接觸塞連接至第二多個小MOS器件的漏極。
【發明內容】
[0004]為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種器件，包括:第一金屬氧化物半導體(MOS)器件；第二 MOS器件，與所述第一 MOS器件級聯以形成第一指狀物，所述第一 MOS器件的漏極和所述第二 MOS器件的源極相接合以形成第一公共源極/漏極區；第三MOS器件；以及第四MOS器件，與所述第三MOS器件級聯以形成第二指狀物，所述第三MOS器件的漏極和所述第四MOS器件的源極相接合以形成第二公共源極/漏極區，所述第一公共源極/漏極區和所述第二公共源極/漏極區相互電斷開，并且:所述第一 MOS器件的源極和所述第三MOS器件的源極互連；所述第二 MOS器件的漏極和所述第四MOS器件的漏極互連；所述第一 MOS器件的柵極和所述第三MOS器件的柵極互連；并且所述第二 MOS器件的柵極和所述第四MOS器件的柵極互連。
[0005]在所述器件中，所述第一 MOS器件、所述第二 MOS器件、所述第三MOS器件和所述第四MOS器件具有相同的導電類型。
[0006]在所述器件中，沒有接觸塞形成在所述第一公共源極/漏極區和所述第二公共源極/漏極區之上并連接至所述第一公共源極/漏極區和所述第二公共源極/漏極區。
[0007]在所述器件中，進一步包括:與所述第一指狀物和所述第二指狀物相同的第三指狀物和第四指狀物，所述第一指狀物、所述第二指狀物、所述第三指狀物和所述第四指狀物并聯連接。
[0008]在所述器件中，所述第一指狀物和所述第二指狀物形成包括第一有源區帶的第一行，并且所述第三指狀物和所述第四指狀物形成包括與所述第一有源區帶平行的第二有源區帶的第二行。
[0009]在所述器件中，所述第一指狀物、所述第二指狀物、所述第三指狀物和所述第四指狀物形成共用相同有源區帶的MOS器件的相同行。[0010]在所述器件中，所述第一 MOS器件的源極連接至金屬層中的電源總線，并且所述電源總線形成與所述第一 MOS器件的源極和所述第一公共源極/漏極區重疊的連續金屬。
[0011]根據本發明的另一方面，提供了一種器件，包括:半導體襯底，包括有源區帶；相互平行的第一柵電極、第二柵電極、第三柵電極和第四柵電極，跨過所述有源區帶并且形成與所述有源區帶導電類型相同的第一金屬氧化物半導體(MOS)器件、第二 MOS器件、第三MOS器件和第四MOS器件；位于所述第一柵電極和所述第二柵電極之間的第一公共源極/漏極區，所述第一 MOS器件和所述第二 MOS器件共用所述第一公共源極/漏極區；位于所述第二柵電極和所述第三柵電極之間的第二公共源極/漏極區，所述第二 MOS器件和所述第三MOS器件共用所述第二公共源極/漏極區；位于所述第三柵電極和所述第四柵電極之間的第三公共源極/漏極區，所述第三MOS器件和所述第四MOS器件共用所述第三公共源極/漏極區；第一電連接件，互連所述第一柵電極和所述第四柵電極；第二電連接件，互連所述第二柵電極和所述第三柵電極；以及第一接觸塞，位于所述第二公共源極/漏極區之上并連接至所述第二公共源極/漏極區，沒有接觸塞位于所述第一公共源極/漏極區之上并連接至所述第一公共源極/漏極區。
[0012]在所述器件中，沒有接觸塞位于所述第三公共源極/漏極區之上并且連接至所述第三公共源極/漏極區。
[0013]在所述器件中，進一步包括:金屬電源總線，位于所述第一 MOS器件的源極/漏極區之上并且電連接至所述第一 MOS器件的源極/漏極區，所述源極/漏極區和所述第一公共源極/漏極區位于所述第一柵電極的相對側，并且所述金屬電源總線與所述源極/漏極區、所述第一柵電極和所述第一公共源極/漏極區重疊。
[0014]在所述器件中，所述金屬電源總線與所述第一公共源極/漏極區的整體重疊。
[0015]在所述器件中，所述第一 MOS器件、所述第二 MOS器件、所述第三MOS器件和所述第四MOS器件為PMOS器件。
[0016]在所述器件中，所述第一 MOS器件、所述第二 MOS器件、所述第三MOS器件和所述第四MOS器件為NMOS器件。
[0017]根據本發明的又一方面，提供了一種器件，包括:相同的多個指狀物，每個所述指狀物均包括:第一金屬氧化物半導體(MOS)器件，包括:第一柵極，所述多個指狀物中的所述第一 MOS器件的所述第一柵極被互連；第一源極/漏極區，所述多個指狀物中的所述第一MOS器件的所述第一源極/漏極區被互連；和第二源極/漏極區；以及與所述第一 MOS器件級聯的第二 MOS器件，所述第一 MOS器件和所述第二 MOS器件具有相同的導電類型，并且所述第二 MOS器件包括:第二柵極，所述多個指狀物中的所述第二 MOS器件的所述第二柵極被互連；第三源極/漏極區，與所述第二源極/漏極區形成公共源極/漏極區，所述多個指狀物中的所述公共源極/漏極區相互電斷開；以及第四源極/漏極區，所述多個指狀物中的所述第二 MOS器件的所述第四源極/漏極區被互連。
[0018]在所述器件中，所述第一 MOS器件和所述第二 MOS器件為P型MOS (PMOS)器件。
[0019]在所述器件中，所述第一 MOS器件和所述第二 MOS器件為N型MOS (NMOS)器件。
[0020]在所述器件中，進一步包括:電源總線，連接至所述多個指狀物中的所述第一 MOS器件的所述第一源極/漏極區。
[0021]在所述器件中，所述電源總線與所述多個指狀物中的所有所述公共源極/漏極區的整體重疊。
[0022]在所述器件中，所述多個指狀物中的所述第一 MOS器件和所述第二 MOS器件共用在所述第一柵極和所述第二柵極下面延伸的公共有源區帶。
[0023]在所述器件中，沒有接觸塞位于所述公共源極/漏極區上方并且連接至所述公共源極/漏極區。
【專利附圖】
【附圖說明】
[0024]為了更完整地理解實施例以及其優點，現在接合附圖對以下說明作出參考，其中:
[0025]圖1示出了兩個級聯P型金屬氧化物半導體(PMOS)的等效電路圖，其中，一個PMOS器件的源極連接至另一個PMOS器件的漏極；
[0026]圖2示出了根據實施例的圖1中的兩個級聯PMOS器件的實現方式，其中，使用并聯連接的四個PMOS器件實現每個級聯PMOS器件；
[0027]圖3示出了兩個級聯N型金屬氧化物半導體(NMOS)器件的等效電路圖，其中，一個NMOS器件的源極連接至另一個NMOS器件的漏極；
[0028]圖4示出了根據實施例的圖3中的兩個級聯NMOS器件的實現方式，其中，使用并聯的四個NMOS器件實現每個級聯NMOS器件。
[0029]圖5示出了根據實施例的圖1至圖4中所示的器件的頂視圖(或布局)；
[0030]圖6示出了根據典型實施例的圖5中所示的結構的橫截面圖；以及
[0031]圖7示出了根據可選典型實施例的圖5中所示的結構的橫截面圖，其中，采用凸起(raised)源極和漏極區。
【具體實施方式】
[0032]以下詳細論述本實施例的制造和使用。然而，應該想到，實施例提供可以在多種特定上下文中具體化的多個可應用發明思想。所論述的特定實施例僅是示意性的，并且不限制本公開的范圍。
[0033]根據多個典型實施例提供級聯金屬氧化物半導體(MOS)器件的形成方案。論述實施例的改變。貫穿多個視圖和示意性實施例，相似參考數字被用于指定相似元件。
[0034]圖1示出包括與器件Mcas’級聯的MOS器件Mcs’的級聯MOS結構10的等效電路圖。在示意性實施例中，MOS器件Mcs’和Mcas’為P型MOS (PMOS)器件。MOS器件Mcs’的漏極連接至并且可以短接至MOS器件Mcas’的源極。MOS器件Mcs’的漏極和MOS器件Mcas’的源極被接合表示為源極/漏極20。MOS器件Mcs’的源極被表示為源極/漏極30，并且MOS器件Mcas’的漏極被表示為源極/漏極32。貫穿說明書，根據MOS器件的各個區域的作用，術語“源極/漏極”表示源極或漏極。貫穿說明書，MOS器件的源極區、漏極區、以及柵極可選地稱為節點。MOS器件Mcs’和Mcas’的柵極可以相互電斷開，并且可以分別連接至電壓VGl和VG2。源極/漏極20的寄生電容被示出為電容器CO。
[0035]圖2示出圖1中所示的電路的典型實現方式。在所示的實施例中，每個MOS器件Mcs’和Mcas’使用多個并聯MOS器件實現，其被分別表示為MOS器件Mcs和Mcas。例如，MOS器件Mcs’使用四個MOS器件Mcs實現，其中，MOS器件Mcs的源極被互連(例如，短接)，并且被示出為連接至節點30。盡管圖2示出并聯的四個MOS器件，但是在可選實施例中，通過并聯兩個、六個、或任何其他偶數個MOS器件Mcs可以實現MOS器件Mcs’。MOS器件Mcs的柵極被互連，并且被連接至電壓VGl。然而，MOS器件Mcs的漏極相互電斷開，如由“X”標記表示。多個MOS器件Mcs接合用作圖1中的MOS器件Mcs’。例如，為了使MOS器件Mcs接合以具有與MOS器件Mcs’相同的性能，MOS器件Mcs可以具有與MOS器件Mcs’相同的柵極長度，并且所有并聯MOS器件Mcs的柵極寬度的總和等于MOS器件Mcs’的柵極寬度。
[0036]還可以使用并聯的多個(諸如，兩個、四個、六個、或其他偶數個)MOS器件Mcas實現圖1中的MOS器件Mcas’，其中，MOS器件Mcas的漏極互連(例如，短接)。MOS器件Mcas的柵極被互連，并且被連接至電壓VG2。然而，MOS器件Mcas的源極相互電斷開，如由“X”標記表示。多個MOS器件Mcas接合用作圖1中的MOS器件Mcas’。例如，為了具有與MOS器件Mcas’相同的性能，MOS器件Mcas可以具有與MOS器件Mcas’相同的柵極長度,并且所有并聯的MOS器件Mcas的柵極寬度的總和等于MOS器件Mcas’的柵極寬度。
[0037]在整個說明書中，接合的級聯MOS器件對Mcs和Mcas被稱為所得到的級聯MOS結構10的指狀物，其中，MOS器件Mcs的漏極連接至相同指狀物中的MOS器件Mcas的源極。因此，在圖2中，存在四個指狀物。而且，MOS器件Mcs的漏極和MOS器件Mcas的源極可以相互接合以形成公共源極/漏極區，如圖6和圖7中所示。
[0038]MOS器件Mcs的柵極互連，并且MOS器件Mcas的柵極互連。因此，MOS器件Mcs形成包括多個(諸如，四個)電流路徑的電流反射鏡，并且MOS器件形成包括多個電流路徑的電流反射鏡。為MOS器件Mcs的漏極和MOS器件Mcas的源極的節點22、24、26、28可以具有相同電壓，但是它們相互斷開。因此，源極/漏極區22、24、26和28被稱作虛擬互連。
[0039]圖3示出了包括在這些實施例中為N型MOS (NMOS)器件的級聯MOS器件Mcs’和Mcas’的級聯MOS結構10的電路圖。MOS器件Mcas’的漏極被表示為源極/漏極區130，并且MOS器件Mcas’的源極被表示為源極/漏極區132。
[0040]圖4示出了圖3中的電路的典型實現方式，其中，多個(諸如，四個)并聯MOS器件Mcs接合用作圖3中的MOS器件Mcs’，并且多個(諸如，四個)并聯MOS器件Mcas接合用作圖3中的MOS器件Mcas’。在這些實施例中，源極/漏極區122、124、126和128還將具有相同電壓，并且因此是虛擬連接，但是它們相互電斷開。
[0041]圖5示出了級聯結構10或110(被表示為“ 10/110”)的頂視圖(還可以表示布局)。級聯MOS結構10/110包括MOS器件Mcs和Mcas，其在圖1和圖2中可以為PMOS器件，或在圖3和圖4中可以為NMOS器件。因此，參考符號被標記用于PMOS器件和NMOS器件，“/”記號將PMOS符號與NMOS符號分開。例如，如果圖5中的各個結構包括級聯PMOS器件，則參考符號“30/130”表示各個源極/漏極區可以為源極/漏極區30，或者如果圖5中的各個結構包括級聯NMOS器件，則參考符號“30/130”表示各個源極/漏極區可以為源極/漏極區 130。
[0042]有源區44被示出為相互平行的長有源區帶。在每個有源區帶44之上形成多個柵電極46，以形成多個MOS器件Mcs和Mcas。在示意性實施例中，MOS器件Mcs和Mcas被設置為彼此相同的四行。在示意性實施例中，一行中存在四個MOS器件Mcs，它們被并聯。一行中還存在四個MOS器件Mcas，它們也被并聯。因此，在圖5中的結構中，由于存在四行MOS器件，存在并聯的十六個MOS器件Mcs，并且存在并聯的十六個MOS器件Mcs。單位級聯器件單元被示出為單元(unit cell) 36，其包括形成兩個指狀物(圖2和圖4)的兩個MOS器件Mcs和兩個MOS器件Mcas。如圖5所示，可以通過再生和并聯單元36擴展級聯MOS結構10/110的尺寸。
[0043]如圖5所示，源極/漏極區30/130連接至被標記為38的接觸塞。源極/漏極區32/132還連接至被標記為40的接觸塞。然而，不存在在源極/漏極區22/122下面并且連接至源極/漏極區22/122的接觸塞。然而，另一方面，如圖2和圖4所論述的，由于源極/漏極區22/122總是具有相同電壓電平，源極/漏極區22/122被虛擬連接。因此，不互連源極/漏極區22/122和24/124具有與互連它們相同的作用。
[0044]由于不存在位于源極/漏極區22/122下面并且連接至源極/漏極22/122的接觸塞、金屬線和通孔，因此，金屬電源總線42可以占據另外通過到源極/漏極區22/122的連接使用的芯片區域。結果，在圖5中，金屬電源總線42在源極/漏極區22/122下面擴展。因此，電源總線42可以被指定為擴展以使多于一個源極和漏極區重疊的寬總線。例如，電源總線可以使整個源極/漏極區24/124、26/126和在其間的源極/漏極區30/130重疊。電源總線42的寬度的增加產生流過電源總線42的電流密度的期望減小。然而，在傳統結構中，源極/漏極區22/122、24/124、26/126和28/128需要連接至上覆接觸塞、金屬線和/或通孔，并且因此電源總線42不能擴展上覆源極/漏極區22/122、24/124、26/126和28/128。
[0045]參考圖6，其示出了圖5中所示的結構的橫截面圖，其中，從圖5中的剖面線6/7-6/7獲取橫截面圖。在圖6中，在可以為體半導體襯底或其中包括隱埋氧化物層52的絕緣體上半導體(SOI)襯底的襯底50的上表面處形成MOS器件Mcs和Mcas。為PMOS器件Mcs (圖2)的源極或NMOS器件Mcs (圖4)的漏極的源極/漏極區30/130連接至上覆接觸塞38。為PMOS器件Mcas (圖2)的漏極或NMOS器件Mcas (圖4)的源極的源極/漏極區32/132連接至上覆接觸塞40。
[0046]在示意性實施例中，相鄰MOS器件Mcas的源極/漏極區32/132被互連為公共源極/漏極區。然而，源極/漏極區22/122不具有連接至它們的任何上覆接觸塞。相似地，源極/漏極區24/124不具有連接至它們的任何上覆接觸塞。電源總線42可以使源極/漏極區22/122和/或源極/漏極區24/124重疊。因此，電源總線42的寬度Wl增加。因此，電源總線42可以擴展以使區域22/122和/或24/124重疊，并且在一些實施例中，可以進一步使MOS器件Mcs和Mcas的柵電極46重疊。
[0047]圖6還示出了用于互連電源總線42的電連接。在圖5的典型實施例中，電源總線42形成在圖6中用作電連接41的連續區域。電連接43互連MOS器件Mcs的柵電極46。電連接45互連MOS器件Mcas的柵電極46。電連接43和45可以包括金屬線和金屬通孔。
[0048]圖7示出了根據可選實施例的級聯結構10/110的橫截面圖。除非另外指出，在這些實施例中的組件的詳情與由圖6中所示的實施例中的相似參考符號表示的相似組件基本相同。除了源極/漏極30/130、32/132、22/122和24/124為凸起源極或漏極區，圖7中所示的結構與圖6中所示的結構基本相同。可以例如通過蝕刻襯底50以形成溝槽，形成浮層源極或漏極區，并且然后在溝槽中外延生長浮層源極和漏極區，直到所生長的源極和漏極區包括比襯底50的原始表面更高的部分。
[0049]在實施例中，通過形成包括多個指狀物的級聯MOS器件，并且使多個指狀物的公共源極/漏極區虛擬連接，而不是通過金屬連接被連接，公共源極/漏極區不需要具有金屬線和上覆接觸塞并且連接至它們。因此，由金屬線另外占據的芯片區域被釋放，并且電源總線42 (圖5)可以較寬。這樣使得電源總線42中的電流密度減小，并且電源總線42中的電遷移減少。此外，通過去除用于連接至指狀物的公共源極/漏極區的金屬線和接觸塞，由金屬線和接觸塞產生的寄生電容(圖1至圖4中的CO)被去除，并且因此公共源極/漏極區的總體寄生電容CO減小。因此，級聯MOS結構的頻率響應可以擴展至較高頻率。
[0050]根據實施例，一種器件包括第一 MOS器件、以及與第一 MOS器件級聯以形成第一指狀物的第二 MOS器件。第一 MOS器件的漏極和第二 MOS器件的源極被接合以形成第一公共源極/漏極區。器件進一步包括第三MOS器件、以及與第三MOS器件級聯以形成第二指狀物的第四MOS器件。第三MOS器件的漏極和第四MOS器件的源極被接合以形成第二公共源極/漏極區。第一和第二公共源極/漏極區相互電斷開。第一和第三MOS器件的源極互連。第二和第四MOS器件的漏極互連。第一和第三MOS器件的柵極互連。第二和第四MOS器件的柵極互連。
[0051]根據其他實施例，一種器件包括包括有源區帶的半導體襯底。第一、第二、第三和第四柵電極彼此平行，跨過有源區帶，并且形成具有與有源區帶相同的導電類型的第一、第二、第三和第四MOS器件。第一公共源極/漏極區設置在第一和第二柵電極之間，其中，第一公共源極/漏極區由第一和第二 MOS器件共用。第二公共源極/漏極區設置在第二和第三柵電極之間，其中，第二公共源極/漏極區由第二和第三MOS器件共用。第三公共源極/漏極區設置在第三和第四柵電極之間，其中，第三公共源極/漏極區由第三和第四MOS器件共用。第一電連接互連第一柵電極和第四柵電極。第二電連接互連第二柵電極和第三柵電極。第一接觸塞上覆并且連接至第二公共源極/漏極區，其中，沒有接觸塞在第一公共源極/漏極區之上并且連接至第一公共源極/漏極區。
[0052]根據還有的其他實施例，一種器件包括彼此相同的多個指狀物。每個指狀物都包括第一和第二 MOS器件。第一 MOS器件包括:第一柵極，其中，多個指狀物中的第一 MOS器件的第一柵極互連；第一源極/漏極區，其中，多個指狀物中的第一 MOS器件的第一源極/漏極區互連；以及第二源極/漏極區。第二 MOS器件與第一 MOS器件級聯。第一和第二 MOS器件具有相同導電類型。第二 MOS器件包括:第二柵極，其中，多個指狀物中的第二 MOS器件的第二柵極互連；第三源極/漏極區，形成與第二源極/漏極區的公共源極/漏極區，其中，多個指狀物中的公共源極/漏極區相互電斷開；以及第四源極/漏極區，其中，多個指狀物中的第二 MOS器件的第四源極/漏極區互連。
[0053]雖然詳細描述了實施例及其優點，但是應該理解，在不脫離由所附權利要求限定的實施例的精神和范圍的情況下，可以在此做出多種改變、替換和更改。此外，本申請的范圍不旨在限于處理、機器、制造以及在說明書中描述的事物、手段、方法和步驟的組合的特定實施例。本領域普通技術人員從所公開的實施例可以容易地想到，根據本公開可以利用執行與在此描述的相應實施例基本相同的功能或者實現與其基本相同的結果的當前存在或隨后開發的處理、機器、制造、事物、手段、方法或步驟的組合。從而，所附權利要求旨在包括在這樣的處理、機器、制造、事物、手段、方法或步驟的組合的范圍內。另外，每個權利要求都構成單獨實施例，并且多個權利要求和實施例的接合在本公開的范圍內。
【權利要求】
1.一種器件，包括: 第一金屬氧化物半導體(MOS)器件； 第二 MOS器件，與所述第一 MOS器件級聯以形成第一指狀物，所述第一 MOS器件的漏極和所述第二 MOS器件的源極相接合以形成第一公共源極/漏極區； 第三MOS器件；以及 第四MOS器件，與所述第三MOS器件級聯以形成第二指狀物，所述第三MOS器件的漏極和所述第四MOS器件的源極相接合以形成第二公共源極/漏極區，所述第一公共源極/漏極區和所述第二公共源極/漏極區相互電斷開，并且: 所述第一 MOS器件的源極和所述第三MOS器件的源極互連； 所述第二 MOS器件的漏極和所述第四MOS器件的漏極互連； 所述第一 MOS器件的柵極和所述第三MOS器件的柵極互連；并且 所述第二 MOS器件的柵極和所述第四MOS器件的柵極互連。
2.根據權利要求1所述的器件，其中，所述第一MOS器件、所述第二 MOS器件、所述第三MOS器件和所述第四MOS器件具有相同的導電類型。
3.根據權利要求1所述的器件，其中，沒有接觸塞形成在所述第一公共源極/漏極區和所述第二公共源極/漏極區之上并連接至所述第一公共源極/漏極區和所述第二公共源極/漏極區。
4.根據權利要求1所述的器件，進一步包括:與所述第一指狀物和所述第二指狀物相同的第三指狀物和第四指狀物，所述第一指狀物、所述第二指狀物、所述第三指狀物和所述第四指狀物并聯連接。
5.根據權利要求4所述的器件，其中，所述第一指狀物和所述第二指狀物形成包括第一有源區帶的第一行，并且所述第三指狀物和所述第四指狀物形成包括與所述第一有源區帶平行的第二有源區帶的第二行。
6.根據權利要求4所述的器件，其中，所述第一指狀物、所述第二指狀物、所述第三指狀物和所述第四指狀物形成共用相同有源區帶的MOS器件的相同行。
7.根據權利要求4所述的器件，其中，所述第一MOS器件的源極連接至金屬層中的電源總線，并且所述電源總線形成與所述第一 MOS器件的源極和所述第一公共源極/漏極區重疊的連續金屬。
8.一種器件，包括: 半導體襯底，包括有源區帶； 相互平行的第一柵電極、第二柵電極、第三柵電極和第四柵電極，跨過所述有源區帶并且形成與所述有源區帶導電類型相同的第一金屬氧化物半導體(MOS)器件、第二 MOS器件、第三MOS器件和第四MOS器件； 位于所述第一柵電極和所述第二柵電極之間的第一公共源極/漏極區，所述第一 MOS器件和所述第二 MOS器件共用所述第一公共源極/漏極區； 位于所述第二柵電極和所述第三柵電極之間的第二公共源極/漏極區，所述第二 MOS器件和所述第三M OS器件共用所述第二公共源極/漏極區； 位于所述第三柵電極和所述第四柵電極之間的第三公共源極/漏極區，所述第三MOS器件和所述第四MOS器件共用所述第三公共源極/漏極區；第一電連接件，互連所述第一柵電極和所述第四柵電極； 第二電連接件，互連所述第二柵電極和所述第三柵電極；以及第一接觸塞，位于所述第二公共源極/漏極區之上并連接至所述第二公共源極/漏極區，沒有接觸塞位于所述第一公共源極/漏極區之上并連接至所述第一公共源極/漏極區。
9.根據權利要求8所述的器件，其中，沒有接觸塞位于所述第三公共源極/漏極區之上并且連接至所述第三公共源極/漏極區。
10.一種器件，包括: 相同的多個指狀物，每個所述指狀物均包括: 第一金屬氧化物半導體(MOS)器件，包括: 第一柵極，所述多個指狀物中的所述第一 MOS器件的所述第一柵極被互連； 第一源極/漏極區，所述多個指狀物中的所述第一 MOS器件的所述第一源極/漏極區被互連；和 第二源極/漏極區；以及 與所述第一 MOS器件級聯的第二 MOS器件，所述第一 MOS器件和所述第二 MOS器件具有相同的導電類型，并且所述第二 MOS器件包括: 第二柵極，所述多個指狀物中的所述第二 MOS器件的所述第二柵極被互連； 第三源極/漏極區，與`所述第二源極/漏極區形成公共源極/漏極區，所述多個指狀物中的所述公共源極/漏極區相互電斷開；以及 第四源極/漏極區，所述多個指狀物中的所述第二 MOS器件的所述第四源極/漏極區被互連。
【文檔編號】H01L23/538GK103779325SQ201310467513
【公開日】2014年5月7日 申請日期:2013年10月9日 優先權日:2012年10月22日
【發明者】溫清華, 周文升 申請人:臺灣積體電路制造股份有限公司