快閃存儲器的形成方法

文檔序號：7007898閱讀：241來源：國知局

快閃存儲器的形成方法
【專利摘要】一種快閃存儲器的形成方法，包括：提供基底，所述基底分為核心區和外圍區，在所述核心區形成有多個相互隔開的第一柵極結構，所述第一柵極結構包括第一介質層、位于所述第一介質層上的浮柵、位于浮柵上的第二介質層、位于所述第二介質層上的控制柵，所述外圍區形成有柵極結構材料層，所述柵極結構材料層包括柵介質材料層和位于所述柵介質材料層上的柵極材料層；在靠近所述第一柵極結構上表面的側壁形成第一側墻，相鄰兩個第一側墻相互隔開；圖形化所述柵極結構材料層形成第二柵極結構，所述第二柵極結構包括柵介質層和位于柵介質層上的柵極；在所述第二柵極結構側壁形成第二側墻。使用本技術方案，加快了信號傳遞速度，提升了快閃存儲器的性能。
【專利說明】快閃存儲器的形成方法

【技術領域】
[0001] 本發明涉及半導體【技術領域】，特別涉及一種快閃存儲器的形成方法。

【背景技術】
[0002] 目前，快閃存儲器（Flash Memory)又稱閃存，已經成為非揮發性存儲器的主流存儲器。根據結構不同，閃存可分為或非閃存（NOR Flash)和與非閃存（NAND Flash)。閃存的主要特點是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。
[0003] 現有的快閃存儲器包括位于基底上的核心存儲電路（Cell Circuit)和位于核心存儲電路周圍的外圍電路（Peripheral Circuit)。所述核心存儲電路包括一些具有較小特征尺寸的晶體管，而外圍電路主要包括具有一些較大特征尺寸的高壓及中低壓電路的常規 M0S晶體管，如果是嵌入式，還會有相應的低壓邏輯電路。其中，核心存儲電路中的相鄰兩晶體管的柵極之間的距離非常小，而外圍電路中的兩晶體管的柵極之間的距離相對較大。
[0004] 現有的快閃存儲器的形成方法包括：
[0005] 參照圖1，提供基底10,所述基底10分為核心區I和外圍區II，在核心區I形成有多個相互隔開的第一柵極結構20,所述第一柵極結構20包括第一介質層21、位于第一介質層21上的浮柵（Floating Gate, FG) 23、位于浮柵23上的第二介質層22和位于第二介質層22上的控制柵（Control Gate，CG，相當于常規的M0S晶體管的柵極）24,在第一柵極結構20兩側的基底10中形成有第一源極、第一漏極(未示出），由于浮柵23的存在，快閃存儲器可以完成三種基本操作模式：即讀、寫、擦除。即便在沒有電源供給的情況下，浮柵23的存在可以保持存儲數據的完整性；
[0006] 在外圍區II形成有多個相互隔開的第二柵極結構30,第二柵極結構30包括柵介質層31、位于柵介質層31上的柵極32,第二柵極結構30的線寬大于第一柵極結構20的線寬；
[0007] 參照圖2,在外圍區II中，使用正硅酸乙酯（TE0S)沉積工藝形成氧化硅層40,氧化硅層40覆蓋第二柵極結構30的側壁、柵極32、相鄰的兩第二柵極結構30之間的基底，基底上的氧化硅層低于第二柵極結構30,但是，在核心區I中，兩相鄰第一柵極結構20之間的空隙中也填充有氧化硅41 ;
[0008] 參照圖3,在外圍區II中，圖形化氧化硅層40 (參照圖2)，在第二柵極結構30兩側形成側墻33 ;之后，以側墻33為掩模，在第二柵極結構30兩側基底中形成第二源極、第二漏極(未示出）。
[0009] 但是，參照圖3,在相鄰第一柵極結構20之間的空隙中填充有氧化硅41，由于相鄰第一柵極結構20之間的空隙具有較大深寬比，無法有效去除氧化硅41。在后續工藝中，在第一源極、第一漏極表面形成金屬娃化物阻擋層（Salicide Block, SAB)時，氧化娃41形成阻擋，在第一源極、第一漏極表面不能形成金屬硅化物阻擋層。這樣，在形成互連結構中，導電插塞直接與第一源極、第一漏極電連接，使得導電插塞與第一源極之間、導電插塞與第一漏極之間的接觸電阻增大，減慢了信號傳遞速度，降低快閃存儲器的性能。

【發明內容】

[0010] 本發明解決的問題是，使用現有技術形成的快閃存儲器，信號傳遞速度較慢，快閃存儲器的性能不佳。
[0011] 為解決上述問題，本發明提供一種快閃存儲器的形成方法，該快閃存儲器的形成方法包括：
[0012] 提供基底，所述基底分為核心區和外圍區，在所述核心區形成有多個相互隔開的第一柵極結構，所述第一柵極結構包括第一介質層、位于所述第一介質層上的浮柵、位于所述浮柵上的第二介質層、位于所述第二介質層上的控制柵，所述外圍區形成有柵極結構材料層，所述柵極結構材料層包括柵介質材料層和位于所述柵介質材料層上的柵極材料層；
[0013] 在靠近所述第一柵極結構上表面的側壁形成第一側墻，相鄰兩個第一側墻相互隔開；
[0014] 形成第一側墻后，圖形化所述柵極結構材料層形成第二柵極結構，所述第二柵極結構包括柵介質層和位于柵介質層上的柵極；
[0015] 在所述第二柵極結構側壁形成第二側墻。
[0016] 可選地，在靠近第一柵極結構上表面的側壁形成第一側墻的方法包括：
[0017] 形成填充材料層，所述填充材料層填充相鄰兩第一柵極結構之間的空隙、所述核心區與外圍區之間的空隙，所述填充材料層的高度小于所述第一柵極結構的高度；
[0018] 沉積第一側墻材料層，所述第一側墻材料層覆蓋第一柵極結構、填充材料層和柵極結構材料層；
[0019] 去除第一柵極結構上、柵極結構材料層上的第一側墻材料層，剩余第一柵極結構側壁的第一側墻材料層，剩余的第一側墻材料層作為第一側墻；
[0020] 去除所述填充材料層。
[0021] 可選地，去除第一柵極結構上、柵極結構材料層上的第一側墻材料層的方法為回刻蝕。
[0022] 可選地，所述填充材料層為底部抗反射層、深紫外線吸收氧化層或零摩擦碳涂層。
[0023] 可選地，去除所述填充材料層的方法為灰化工藝。
[0024] 可選地，在所述灰化工藝中使用02。
[0025] 可選地，所述第一側墻的材料為Si02, SION，SIC，SIN或摻氮碳化硅。
[0026] 可選地，所述第一側墻底部至第一柵極結構上表面的距離范圍為200 A?1000 A 〇
[0027] 可選地，所述第一側墻的線寬范圍為20nm?30nm。
[0028] 可選地，在所述第二柵極結構側壁形成第二側墻的方法包括：
[0029] 使用TE0S工藝形成第二側墻材料層，所述第二側墻材料層覆蓋基底、第一側墻、第一柵極結構和第二柵極結構，所述外圍區的第二側墻材料層高于第二柵極結構；
[0030] 回刻蝕所述第二側墻材料層，剩余第二柵極結構側壁的第二側墻材料層，剩余的第二側墻材料層作為第二側墻；
[0031] 在回刻蝕所述第二側墻材料層時，所述第一側墻也被刻蝕去除。
[0032] 可選地，形成所述第一柵極結構和柵極結構材料層的方法包括：
[0033] 在所述基底上形成第一介電材料層，在所述第一介電材料層上形成浮柵材料層，在所述浮柵材料層上形成第二介電材料層；
[0034] 去除所述外圍區的第二介電材料層；
[0035] 形成控制柵材料層，所述控制柵材料層覆蓋剩余第二介電材料層和外圍區的浮柵材料層，在所述控制柵材料層上形成硬掩模層；
[0036] 對所述硬掩模層進行圖形化，圖形化后的硬掩模層定義第一柵極結構和柵極結構材料層的位置；
[0037] 以圖形化后的硬掩模層為掩模，刻蝕控制柵材料層、第二介電材料層、浮柵材料層、第一介電材料層，在所述核心區形成第一柵極結構，所述外圍區的剩余第一介電材料層作為柵介質材料層，剩余的所述浮柵材料層、控制柵材料層的疊層結構作為柵極材料層。
[0038] 可選地，在形成所述第一柵極結構和柵極結構材料層后，形成第一側墻前，還包括：
[0039] 在所述基底上形成位于第一柵極結構側壁的第三側墻；
[0040] 以所述第三側墻、圖形化后的硬掩模層為掩模，在所述第一柵極結構兩側基底中形成第一源極、第一漏極；
[0041] 所述第一側墻覆蓋靠近所述第一柵極結構上表面的第三側墻側壁。
[0042] 可選地，圖形化所述柵極結構材料層形成第二柵極結構的方法包括：
[0043] 對所述外圍區的硬掩模層進行圖形化，外圍區的剩余硬掩模層定義第二柵極結構的位置；
[0044] 以所述外圍區的剩余硬掩模層為掩模，刻蝕所述柵極結構材料層形成第二柵極結構。
[0045] 可選地，在形成所述第二側墻后，還包括：
[0046] 以所述第二側墻為掩模，在所述第二柵極結構兩側的基底中形成第二源極、第二漏極。
[0047] 可選地，在形成所述第二源極、第二漏極后，去除所述外圍區的硬掩模層。
[0048] 與現有技術相比，本發明的技術方案具有以下優點：
[0049] 在第二柵極結構側壁形成第二側墻之前，在靠近所述第一柵極結構上表面的側壁形成第一側墻。相鄰兩第一側墻使得相鄰兩第一柵極結構之間空隙的開口非常小，在形成第二側墻過程中，第一側墻對第二側墻材料形成阻擋，第二側墻材料基本不會進入相鄰兩第一柵極結構之間的空隙。第一柵極結構兩側的源極、漏極上表面基本不會覆蓋第二側墻材料，這樣，在后續形成互連結構工藝中，第一柵極結構兩側的源極、漏極上表面可以形成金屬硅化物阻擋層。這樣，在形成互連結構中，導電插塞直接與源極、漏極電連接，使得導電插塞與源極之間、導電插塞與漏極之間的接觸電阻降低，加快了信號傳遞速度，提升快閃存儲器的性能。

【專利附圖】

【附圖說明】
[0050] 圖1?圖3是現有技術的快閃存儲器在形成過程的各個階段的剖面結構示意圖；
[0051] 圖4?圖15是本發明具體實施例的快閃存儲器在形成過程的各個階段的剖面結構示意圖。

【具體實施方式】
[0052] 針對現有技術存在的問題，本發明技術方案提出一種新的快閃存儲器的形成方法。是用該快閃存儲器的形成方法，在形成位于核心區的第一柵極結構后，形成位于外圍區的第二柵極結構之前，在靠近所述第一柵極結構上表面的側壁形成第一側墻。該第一側墻位于第一柵極結構頂部側壁，使相鄰第一柵極結構之間空隙的開口非常小，后續在第二柵極結構側壁形成第二側墻時，第一側墻形成阻擋，形成第二側墻的材料不會進入兩相鄰第一柵極結構之間的空隙，避免了第二側墻的材料對快閃存儲器的性能產生的消極影響。
[0053] 為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0054] 參照圖4,提供基底100,所述基底100分為核心區I和外圍區II，在本實施例中，在核心區I將形成核心存儲結構的堆疊柵極式晶體管，在外圍區II將形成外圍電路的M0S 晶體管；
[0055] 在所述基底100上形成第一介電材料層101，在所述第一介電材料層101上形成浮柵材料層103,在所述浮柵材料層103上形成第二介電材料層102。
[0056] 在具體實施例中，形成第一介電材料層101、浮柵材料層103和第二介電材料層 102的方法包括：
[0057] 所述第一介電材料層101的材料為氧化娃，使用化學氣相沉積或熱氧化生長工藝形成第一介電材料層101 ;
[0058] 所述浮柵材料層103的材料為多晶硅，使用化學氣相沉積工藝形成浮柵材料層 103,浮柵材料層103覆蓋第一介電材料層101 ;
[0059] 所述第二介電材料層102的材料為氧化硅，使用化學氣相沉積工藝形成第二介電材料層102。
[0060] 在具體實施例中，基底100為硅基底、鍺基底或者絕緣體上硅基底等；或者基底 100的材料還可以包括其它的材料，例如砷化鎵等III- V族化合物。本領域的技術人員可以根據基底100上形成的晶體管類型選擇基底，因此基底的類型不應限制本發明的保護范圍。
[0061] 在具體實施例中，在形成第一介電材料層101之前，在所述基底100中形成多個相互隔開的隔離結構（未示出），核心區I和外圍區II為隔離結構所隔開，位于核心區I的多個隔離結構將核心區I隔開為多個有源區，位于外圍區II的多個隔離結構將外圍區II隔開為多個有源區。
[0062] 參照圖5,去除所述外圍區II的第二介電材料層，剩余位于核心區I的、位于核心區I與外圍區II之間的第二介電材料層102。
[0063] 在具體實施例中，去除所述外圍區II的第二介電材料層的方法包括：
[0064] 在所述第二介電材料層上形成圖形化的光刻膠層，所述圖形化的光刻膠層定義外圍區II的位置；
[0065] 以所述圖形化的光刻膠層為掩模，刻蝕第二介電材料層，至外圍區II的浮柵材料層暴露，刻蝕第二介電材料層的方法為干法刻蝕，此為本領域技術人員所熟知的技術，在此不再贅述。
[0066] 參照圖6,形成控制柵材料層104,所述控制柵材料層104覆蓋核心區I的剩余第二介電材料層102和外圍區II的浮柵材料層；
[0067] 在控制柵材料層104上形成硬掩模層105。
[0068] 在具體實施例中，形成控制柵材料層104和硬掩模層105的方法包括：
[0069] 所述控制柵材料層104的材料為多晶硅，使用化學氣相沉積工藝形成控制柵材料層 104 ;
[0070] 硬掩模層105位氮化娃層，或硬掩模層105為氧化娃層、位于氧化娃層上的氮化娃層的疊層結構，使用化學氣相沉積工藝形成硬掩模層105,在其他實施例中，硬掩模層105 的材料還可為其他為本領域技術人員所熟知的材料。
[0071] 參照圖7,對所述硬掩模層105 (參照圖6)進行圖形化，圖形化后，核心區I的剩余硬掩模層作為第一硬掩模層151，第一硬掩模層151定義第一柵極結構的位置，外圍區II 的剩余硬掩模層作為第二硬掩模層152,第二硬掩模層152定義柵極結構材料層的位置。
[0072] 在具體實施例中，對硬掩模層進行圖形化的方法包括：
[0073] 在所述硬掩模層上形成圖形化的光刻膠層，圖形化光刻膠層定義第一柵極結構的位置；
[0074] 以所述圖形化的光刻膠層為掩模，刻蝕硬掩模層，至暴露控制柵材料層104,實現對硬掩模層進行圖形化的目的；
[0075] 去除圖形化的光刻膠層。
[0076] 參照圖8,以第一硬掩模層151和第二硬掩模層152為掩模，刻蝕控制柵材料層 104、第二介電材料層102、浮柵材料層103和第一介電材料層101(參照圖7)，在核心區I形成第一介質層111、位于第一介質層111上的浮柵113、位于浮柵113上的第二介質層112、位于第二介質層112上的控制柵114,該第一介質層111、浮柵113、第二介質層112、控制柵 1114和第一硬掩模層151的疊層結構作為第一柵極結構110,在所述外圍區II的剩余第一介電材料層101、浮柵材料層103、控制柵極材料層104和第二硬掩模層152的疊層結構共同作為柵極結構材料層106。
[0077] 參照圖9,在核心區I中形成有多個相互隔開的第一柵極結構110。在具體實施例中，刻蝕控制柵材料層、第二介電材料層、浮柵材料層和第一介電材料層的方法為干法刻蝕。
[0078] 參照圖10,在所述基底100上形成位于第一柵極結構110側壁的第三側墻133，第三側墻133覆蓋第一柵極結構110側壁。之后，以該第三側墻133、第一硬掩模層151和第二硬掩模層152為掩模，在第一柵極結構110兩側基底中形成第一源極、第一漏極(未不出）。
[0079] 在具體實施例中，在所述基底100上形成位于第一柵極結構110側壁的第三側墻 133的方法包括：
[0080] 第三側墻133的材料為氧化硅，使用化學氣相沉積形成第三側墻材料層，所述第三側墻材料層覆蓋基底、第一柵極結構層和第二硬掩模層；
[0081] 回刻蝕去除基底上、第一柵極結構層上和第二硬掩模層上的第三側墻材料層，剩余第一柵極結構層側壁的第三側墻材料層，該剩余的第三側墻材料層作為第三側墻133。
[0082] 在具體實施例中，第一源極、第一漏極中的摻雜類型可根據待形成的晶體管的類型進行選擇，此為本領域技術人員所熟知的技術，在此不再贅述。
[0083] 參照圖11，形成填充材料層107,所述填充材料層107填充兩相鄰第一柵極結構 110之間的空隙、所述核心區I和外圍區II之間的空隙，填充材料層107的高度氏小于第一柵極結構110的高度H，第一柵極結構110的高度為第一介質層111的高度、浮柵113的高度、第二介質層112的高度、控制柵114的高度和第一硬掩模層151的高度之和；
[0084] 在所述填充材料層107上形成靠近第一柵極結構110上表面的側壁的第一側墻 131，第一側墻131覆蓋第三側墻133側壁，也就是，第一側墻131覆蓋第一柵極結構110上表面與填充材料層107上表面之間的第三側墻133側壁。第一側墻131底部至第一柵極結構110上表面，即第一硬掩模層151上表面的距離H2遠小于第一柵極結構110的高度H。其中，H^HfH。
[0085] 在具體實施例中，形成填充材料層107的方法包括：
[0086] 填充材料層 107 為底部抗反射層（Bottom Anti-Reflection Coating, BARC)、深紫外線吸收氧化層（DUV Light Absorbing Oxide,簡稱DUO)或零摩擦碳涂層（NFC)，形成填充材料層107的材料均為有機液體材料，使用旋涂工藝形成填充材料層，該填充材料層具有良好的填充性，覆蓋第一硬掩模層151、第二硬掩模層152,并填充兩相鄰第一柵極結構110 之間的空隙、所述核心區I和外圍區II之間的空隙；
[0087] 回刻蝕填充材料層，去除第一硬掩模層151、第二硬掩模層152上的填充材料層，暴露靠近第一柵極結構上表面的側壁。
[0088] 在具體實施例中，在靠近第一柵極結構110上表面的側壁形成第一側墻131的方法包括：
[0089] 第一側墻131的材料為Si02, SI0N，SIC，SIN或摻氮碳化硅，使用化學氣相沉積形成第一側墻材料層，第一側墻材料層覆蓋第一柵極結構110、填充材料層107和柵極結構材料層106 ;
[0090] 使用回刻蝕去除第一柵極結構110上、柵極結構材料層106上的第一側墻材料層，剩余第一柵極結構110側壁的第一側墻材料層，該剩余的第一側墻材料層作為第一側墻 131。
[0091] 在具體實施例中，第一側墻131底部至第一柵極結構110上表面的距離H2范圍為 200 A?1000 A。如果H2小于200 A，則后續在外圍區II中形成第二側墻過程中，第一側墻131不足以阻擋第一側墻材料，第二側墻材料還會填充相鄰第一柵極結構之間的空隙。如果h2大于1000 A，則后續第一側墻很難去除。
[0092] 在具體實施例中，第一側墻131的線寬范圍為20nm?30nm。如果第一側墻131的最大線寬大于30nm，則兩相鄰第一側墻131之間可能接觸，這樣后續去除填充材料層的氣體，無法通過相鄰第一側墻131之間的空隙到達填充材料層。如果第一側墻131的最小線寬小于20nm，則第一側墻131之間的空隙較大，不足以阻擋第二側墻材料。
[0093] 參照圖12,去除填充材料層107 (參照圖11)。
[0094] 在具體實施例中，使用灰化工藝去除填充材料層107。在灰化過程中，使用氧氣，氧氣通過相鄰第一側墻131之間的空隙到達填充材料層，并與填充材料層反應生成揮發性物質，該揮發性物質被排出。
[0095] 參照圖13,圖形化所述柵極結構材料層106 (參照圖12)形成第二柵極結構120。在外圍區II形成有多個相互隔開的第二柵極結構120,每個第二柵極結構120對應一個 M0S晶體管。
[0096] 在具體實施例中，形成第二柵極結構120的方法包括：
[0097] 圖形化第二硬掩模層152 (參照圖12)形成第三硬掩模層153,第三硬掩模層153 定義第二柵極結構的位置；
[0098] 以第三硬掩模層153為掩模，刻蝕外圍區II的控制柵材料層、浮柵材料層和第一介電材料層，第三硬掩模層153下的控制柵材料層、浮柵材料層的材料均為多晶硅，共同作為柵極121，第三硬掩模層153下的第一介電材料層作為柵介質層122,柵介質層122和位于柵介質層122上的柵極121的疊層結構作為第二柵極結構120。
[0099] 參照圖14,去除第三硬掩模層153 (參照圖13);
[0100] 使用TE0S沉積工藝形成第二側墻材料層108,第二側墻材料層108覆蓋基底100、第一側墻131、第一柵極結構110的第一硬掩模層151上表面、第二柵極結構120,外圍區II 的基底上的第二側墻材料層低于第二柵極結構120。
[0101] 在本實施例中，由于相鄰兩第一側墻131之間的空隙非常小，使用TE0S沉積工藝形成第二側墻材料層108過程，第一側墻131形成阻擋，氧化硅不會進入相鄰兩第一柵極結構110之間的空隙，在第一源極、第一漏極上表面基本不會附著氧化硅。
[0102] 在具體實施例中，使用TE0S沉積工藝形成的第二側墻材料層108的材料為氧化硅。TE0S為液體，使用TE0S沉積工藝可以改善第二側墻與基底之間、第二側墻與第二柵極結構之間的粘附性，防止接觸界面產生空洞縫隙等缺陷。
[0103] 參照圖15,回刻蝕第二側墻材料層108(參照圖14)，去除基底100上、第一柵極結構110的第一硬掩模層151上和第二柵極結構120的柵極121上的第二側墻材料層，剩余第二柵極結構120側壁的第二側墻材料層，該剩余的第二側墻材料層作為第二側墻132。
[0104] 之后，以第二側墻132為掩模，在第二柵極結構120兩側基底中進行離子注入形成第二源極、第二漏極(未示出）。第二源極、第二漏極的摻雜類型可根據在外圍區II待形成的M0S晶體管的類型確定。
[0105] 在本實施例中，第一側墻和第二側墻的材料相同，在回刻蝕第二側墻材料層時，第一側墻也被刻蝕去除。
[0106] 使用本實施例的技術方案，形成快閃存儲器。在該快閃存儲器中，核心區I的第一源極、第一漏極上表面基本未附著TE0S。即使在第一源極、第一漏極上表面附著TE0S，由于第一側墻的阻擋，第一源極、第一漏極上表面的TE0S量非常小，與現有技術相比較，不會對后續金屬硅化物阻擋層的形成構成阻擋。
[0107] 所以，后續工藝可以在第一源極、第一漏極上表面形成金屬硅化物阻擋層。當形成互連線結構時，電連接第一源極、第一漏極的導電插塞與金屬硅化物接觸，有效降低導電插塞與第一源極之間、導電插塞與第一漏極之間的接觸電阻，提高快閃存儲器中的信號傳遞速率，提升快閃存儲器的性能。
[0108] 雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
【權利要求】
1. 一種快閃存儲器的形成方法，其特征在于，包括：提供基底，所述基底分為核心區和外圍區，在所述核心區形成有多個相互隔開的第一柵極結構，所述第一柵極結構包括第一介質層、位于所述第一介質層上的浮柵、位于所述浮柵上的第二介質層、位于所述第二介質層上的控制柵，所述外圍區形成有柵極結構材料層，所述柵極結構材料層包括柵介質材料層和位于所述柵介質材料層上的柵極材料層；在靠近所述第一柵極結構上表面的側壁形成第一側墻，相鄰兩個第一側墻相互隔開；形成第一側墻后，圖形化所述柵極結構材料層形成第二柵極結構，所述第二柵極結構包括柵介質層和位于柵介質層上的柵極；在所述第二柵極結構側壁形成第二側墻。
2. 如權利要求1所述的形成方法，其特征在于，在靠近第一柵極結構上表面的側壁形成第一側墻的方法包括：形成填充材料層，所述填充材料層填充相鄰兩第一柵極結構之間的空隙、所述核心區與外圍區之間的空隙，所述填充材料層的高度小于所述第一柵極結構的高度；沉積第一側墻材料層，所述第一側墻材料層覆蓋第一柵極結構、填充材料層和柵極結構材料層；去除第一柵極結構上、柵極結構材料層上的第一側墻材料層，剩余第一柵極結構側壁的第一側墻材料層，剩余的第一側墻材料層作為第一側墻；去除所述填充材料層。
3. 如權利要求2所述的形成方法，其特征在于，去除第一柵極結構上、柵極結構材料層上的第一側墻材料層的方法為回刻蝕。
4. 如權利要求2所述的形成方法，其特征在于，所述填充材料層為底部抗反射層、深紫外線吸收氧化層或零摩擦碳涂層。
5. 如權利要求4所述的形成方法，其特征在于，去除所述填充材料層的方法為灰化工藝。
6. 如權利要求5所述的形成方法，其特征在于，在所述灰化工藝中使用02。
7. 如權利要求1所述的形成方法，其特征在于，所述第一側墻的材料為SiO2, SION， SIC，SIN或摻氮碳化硅。
8. 如權利要求1所述的形成方法，其特征在于，所述第一側墻底部至第一柵極結構上表面的距離范圍為200 A?1000 A。
9. 如權利要求1所述的形成方法，其特征在于，所述第一側墻的線寬范圍為20nm? 30nm〇
10. 如權利要求1所述的形成方法，其特征在于，在所述第二柵極結構側壁形成第二側墻的方法包括：使用TEOS工藝形成第二側墻材料層，所述第二側墻材料層覆蓋基底、第一側墻、第一柵極結構和第二柵極結構，所述外圍區的第二側墻材料層高于第二柵極結構；回刻蝕所述第二側墻材料層，剩余第二柵極結構側壁的第二側墻材料層，剩余的第二側墻材料層作為第二側墻；在回刻蝕所述第二側墻材料層時，所述第一側墻也被刻蝕去除。
11. 如權利要求1所述的形成方法，其特征在于，形成所述第一柵極結構和柵極結構材料層的方法包括：在所述基底上形成第一介電材料層，在所述第一介電材料層上形成浮柵材料層，在所述浮柵材料層上形成第二介電材料層；去除所述外圍區的第二介電材料層；形成控制柵材料層，所述控制柵材料層覆蓋剩余第二介電材料層和外圍區的浮柵材料層，在所述控制柵材料層上形成硬掩模層；對所述硬掩模層進行圖形化，圖形化后的硬掩模層定義第一柵極結構和柵極結構材料層的位置；以圖形化后的硬掩模層為掩模，刻蝕控制柵材料層、第二介電材料層、浮柵材料層、第一介電材料層，在所述核心區形成第一柵極結構，所述外圍區的剩余第一介電材料層作為柵介質材料層，剩余的所述浮柵材料層、控制柵材料層的疊層結構作為柵極材料層。
12. 如權利要求11所述的形成方法，其特征在于，在形成所述第一柵極結構和柵極結構材料層后，形成第一側墻前，還包括：在所述基底上形成位于第一柵極結構側壁的第三側墻；以所述第三側墻、圖形化后的硬掩模層為掩模，在所述第一柵極結構兩側基底中形成第一源極、第一漏極；所述第一側墻覆蓋靠近所述第一柵極結構上表面的第三側墻側壁。
13. 如權利要求11所述的形成方法，其特征在于，圖形化所述柵極結構材料層形成第二柵極結構的方法包括：對所述外圍區的硬掩模層進行圖形化，外圍區的剩余硬掩模層定義第二柵極結構的位置；以所述外圍區的剩余硬掩模層為掩模，刻蝕所述柵極結構材料層形成第二柵極結構。
14. 如權利要求11所述的形成方法，其特征在于，在形成所述第二側墻后，還包括：以所述第二側墻為掩模，在所述第二柵極結構兩側的基底中形成第二源極、第二漏極。
15. 如權利要求14所述的形成方法，其特征在于，在形成所述第二源極、第二漏極后，去除所述外圍區的硬掩模層。
【文檔編號】H01L21/336GK104517849SQ201310463674
【公開日】2015年4月15日申請日期:2013年9月30日優先權日:2013年9月30日
【發明者】張翼英, 宋以斌申請人:中芯國際集成電路制造(上海)有限公司

完整全部詳細技術資料下載