穿透硅通孔結構的形成方法以及集成電路制造方法
【專利摘要】本發明提供一種穿透硅通孔結構的形成方法以及集成電路制造方法，實質上是一種中通孔型（Via-Middle）制作方案，在集成電路制造前道工藝的半導體器件制作完成之后、集成電路制造后道金屬互連工藝之前，不立即進行接觸孔和堆疊標記的制作工藝，而是改為先進行所述穿透硅通孔結構的形成工藝，當穿透硅通孔結構制作完成之后，再進行接觸孔和堆疊標記的制作工藝，未增加掩膜版數目，而且形成的互連金屬層的表面沿堆疊標記溝槽凹陷，光信號增強，可以獲得清晰明確的堆疊標記對準圖像，從而提高集成電路制造的良率。
【專利說明】穿透枯通孔結構的形成方法w及集成電路制造方法
【技術領域】
[0001] 本發明涉及半導體器件制造【技術領域】，尤其涉及一種穿透娃通孔結構的形成方法 W及集成電路制造方法。
【背景技術】
[0002] 穿透娃通孔（T虹OU曲-Silicon-Via，TSV)是一種貫穿芯片的電連接，可W將信號 從芯片的一面傳導至芯片的另一面，并通過結合芯片堆疊技術，實現多層芯片的H維集成。
[0003] 與傳統的引線鍵合技術相比，使用穿透娃通孔可W有效縮短芯片間互連線的長 度，從而提高電子系統的信號傳輸性能和工作頻率，是未來半導體技術發展的重要方向，而 如何形成穿透娃通孔，是實現多層芯片H維集成的核也。
[0004] 如圖1和圖2所示，現有技術中一種形成穿透娃通孔的方案為中通孔型 (Via-Middle)，通常穿透娃通孔在集成電路前道工藝的半導體器件、接觸孔（CT)和堆疊標 記制作之后、后道互連（Back-End-Of-Line，BE0L)制作之前加工，由此中通孔型集成電路加 工工藝主要包括：
[0005] S10,半導體器件制造工藝，主要包括在半導體襯底表面形成M0S器件10 ;
[0006] S11，層間介質層沉積和CMP (化學機械平坦化)工藝；在半導體襯底和M0S器件10 表面沉積TE0S (正娃酸己醋）形成層間介質層（ILD);
[0007] S12,刻蝕M0S器件10上方的層間介質層形成接觸孔（CT)和堆疊標記溝槽，向接 觸孔和堆疊標記溝槽內填充鶴（W)并CMP，形成接觸孔結構20和堆疊標記結構50;
[0008] S13,在層間介質層、接觸孔結構20和堆疊標記結構50表面形成阻擋層SiN(氮化 娃）；
[0009] S14,穿透娃通孔形成工藝，包括光刻、刻蝕至半導體襯底中，氧化層生長(側壁隔 離)、巧晶層、化填充，SiN上的氧化層去除；
[0010] S15, SiN回刻蝕W去除層間介質層上的SiN ;
[0011] S16,金屬互連工藝，包括鉛沉積形成第一互連金屬層M140。
[0012] 在上述中通孔型穿透娃通孔制造方法中，通常S12步驟中在M0S器件10上方的層 間介質層中刻蝕出接觸孔的同時，會刻蝕出堆疊標記（0VL)溝槽，并在接觸孔W填充時，向 堆疊標記（0VL)溝槽中填充W ;在步驟S14中，向TSV中填充氧化層時，一并填滿堆疊標記 (0VL)溝槽，形成堆疊標記。
[0013] 如圖3所示，由于上述工藝最終形成的互連金屬層Ml與堆疊標記的鶴層之間填充 有氧化層，互連金屬層Ml淀積后形成平坦表面，又因為Ml通常材質為鉛，其透光率很低，所 W形成的堆疊標記（0VL，Overlay mark,又稱套刻標記、覆蓋標記）對準圖像不夠清楚，影響 了集成電路的成品率。
[0014] 因此，需要一種新的穿透娃通孔形成方法W及集成電路制造方法，W避免上述缺 陷。
【發明內容】
[0015] 本發明的目的在于提供一種穿透娃通孔結構的形成方法W及集成電路制造方法， 能夠獲得較為清晰的堆疊標記對準圖像。
[0016] 為解決上述問題，本發明提出一種穿透娃通孔結構的形成方法，所述穿透娃通孔 結構的形成方法在集成電路前道工藝的半導體器件制作之后、半導體器件接觸孔制作之前 完成，包括：
[0017] 提供半導體襯底，所述半導體襯底的器件區形成有半導體器件；
[0018] 在所述半導體襯底和半導體器件表面依次形成層間介質層和阻擋層；
[0019] 依次刻蝕所述阻擋層、層間介質層及其下方的部分半導體襯底W形成穿透娃通孔 溝槽；
[0020] 在所述穿透娃通孔溝槽中形成隔離層；
[0021] 在所述穿透娃通孔溝槽填充銅，W形成穿透娃通孔結構。
[0022] 進一步的，所述阻擋層為氮化娃或者氮氧化娃。
[0023] 進一步的，通過化學氣相沉積工藝或者低溫熱氧化生長工藝在所述穿透娃通孔溝 槽中形成隔離層。
[0024] 進一步的，所述隔離層為正娃酸己醋TE0S。
[00巧]進一步的，在所述穿透娃通孔溝槽中形成隔離層之后，在所述穿透娃通孔溝槽填 充銅之前，還在所述穿透娃通孔溝槽中形成阻擋巧晶層。
[0026] 本發明還提供一種集成電路制造方法，包括：
[0027] 提供半導體襯底，采用集成電路前道制造工藝在所述半導體襯底的器件區形成半 導體器件；
[0028] 采用上述的穿透娃通孔結構的形成方法，在所述半導體襯底及其上方的層間介質 層中形成穿透娃通孔結構；
[0029] 去除所述阻擋層上方的用于形成穿透娃通孔結構的隔離層；
[0030] 在所述阻擋層和穿透娃通孔結構上方形成蓋層；
[0031] 依次刻蝕所述半導體器件W及堆疊標記區半導體襯底上方的蓋層、阻擋層和層間 介質層，形成接觸孔和堆疊標記溝槽；
[0032] 在所述接觸孔和堆疊標記溝槽中填充導電材料，形成接觸孔結構和堆疊標記結 構；
[0033] 去除所述蓋層，采用集成電路后道金屬互連工藝在所述阻擋層、接觸孔結構和堆 疊標記結構上方形成第一互連金屬層。
[0034] 進一步的，所述蓋層為氮化娃或者碳氮化娃。
[00巧]進一步的，所述蓋層的厚度為100 A?loooA。
[0036] 進一步的，采用干法刻蝕或者濕法刻蝕工藝回刻蝕去除所述蓋層。
[0037] 與現有技術相比，本發明的穿透娃通孔結構的形成方法W及集成電路制造方法， 實質上是一種中通孔型（Via-Middle)制作方案，在集成電路制造前道工藝的半導體器件制 作完成之后、集成電路制造后道金屬互連工藝之前，不立即進行接觸孔和堆疊標記的制作 工藝，而是改為先進行所述穿透娃通孔結構的形成工藝，當穿透娃通孔結構制作完成之后， 再進行接觸孔和堆疊標記的制作工藝，未增加掩膜版數目，而且形成的互連金屬層的表面 沿標記溝槽凹陷，使得光照射時有折射形成，光信號增強，可w獲得清晰明確的堆疊標記對 準圖像，從而提高集成電路制造的良率。
【專利附圖】
【附圖說明】
[0038] 圖1是現有技術中一種中通孔型集成電路加工工藝的流程圖；
[0039] 圖2是現有技術中一種具有穿透娃通孔的器件結構剖視圖；
[0040] 圖3是現有技術中一種堆疊標記結構的電鏡掃描圖；
[0041] 圖4是本發明實施例的集成電路的制造方法流程圖；
[0042] 圖5A至抓是圖4所示的集成電路的制造方法流程中的器件結構剖面圖。
【具體實施方式】
[0043] 本發明公開提供了一種中通型TSV形成方法和一種集成電路制造方法的實施例。 TSV在集成電路管芯上制造，應用于H維集成電路（3D-IC)堆疊和/或任何先進的封裝技術 領域。現在將詳細描述附圖中所示的示例性實施例。在可能的情況下，在圖中和描述中使 用相同的參考標號W代表相同或類似的部件。在附圖中，形狀和厚度可W為清晰和便利而 夸大。該描述具體針對形成根據本發明公開的裝置的一部分的元件或者與根據本公開的裝 置直接協作的元件。應該理解，沒有具體示出或描述的元件可W采用本領域已知的任何形 式。此外，當層被描述為在另一層上或在襯底"上"時，其可W直接在另一層或襯底上，或者 還可W存在中間層。該說明書中的"一個實施例"或"實施例"意味著參照該實施例描述的 具體部件、結構或特性包括在至少一個實施例中。因此，該說明書中的各個地方出現的短語 "在一個實施例中"或"在實施例中"不是必須都是指相同的實施例。此外，可W在一個或多 個實施例中W任何適當的方式組合特定的部件、結構或特性。應該理解，W下附圖沒有按比 例繪制，該些附圖僅僅是為了示意性的目的。
[0044] W下結合附圖和具體實施例對本發明提出的穿透娃通孔結構形成方法和集成電 路制造方法作進一步詳細說明。
[0045] 本發明提供一種穿透娃通孔結構的形成方法，所述穿透娃通孔結構的形成方法在 集成電路前道工藝的半導體器件制作之后、半導體器件接觸孔制作之前完成，包括：
[0046] 提供半導體襯底，所述半導體襯底的器件區形成有半導體器件；
[0047] 在所述半導體襯底和半導體器件表面依次形成層間介質層和阻擋層；
[0048] 依次刻蝕所述阻擋層、層間介質層及其下方的部分半導體襯底W形成穿透娃通孔 溝槽；
[0049] 在所述穿透娃通孔溝槽中形成隔離層；
[0050] 在所述穿透娃通孔溝槽填充銅，W形成穿透娃通孔結構。
[0051] 請參考圖4,本發明還提供一種應用上述穿透娃通孔結構的形成方法的集成電路 制造方法，包括：
[0052] S401，提供半導體襯底，采用集成電路前道制造工藝在所述半導體襯底的器件區 形成半導體器件；
[0053] S402,在所述半導體襯底和半導體器件表面上依次形成層間介質層和阻擋層；
[0054] S403,依次刻蝕所述阻擋層、層間介質層及其下方的部分半導體襯底，形成穿透娃 通孔溝槽；
[00巧]S404,在所述穿透娃通孔溝槽中形成隔離層；
[0056] S405,在所述穿透娃通孔溝槽填充銅，形成穿透娃通孔結構；
[0057] S406,去除所述阻擋層上方的用于形成穿透娃通孔結構的隔離層；
[0058] S407,在所述阻擋層和穿透娃通孔結構上方形成蓋層；
[0059] S408,依次刻蝕所述半導體器件上方W及堆疊標記區的半導體襯底上方的蓋層、 阻擋層和層間介質層，形成接觸孔和堆疊標記溝槽；
[0060] S409,在所述接觸孔和堆疊標記溝槽中填充導電材料，形成接觸孔結構和堆疊標 記結構；
[0061] S410,去除所述蓋層，采用集成電路后道金屬互連工藝在所述阻擋層、接觸孔結構 和堆疊標記結構上方形成互連金屬層。
[0062] 請參考圖5A，在步驟S401中，提供半導體襯底500,采用常規的集成電路前道工藝 中在所述半導體襯底500的器件區形成半導體器件501。所述常規的集成電路前道工藝主 要形成M0S管等器件，形成M0S管的過程包括在所述半導體襯底500上掩膜、光刻、刻蝕形 成柵氧化層W及柵極，源/漏極離子輕慘雜，源/漏極離子重慘雜等工藝。
[0063] 請繼續參考圖5A，在步驟S402中，可W采用化學氣相沉積工藝在所述半導體襯底 500和半導體器件501表面依次形成層間介質層502和阻擋層503。其中，所述阻擋層503 為氮化娃或者氮氧化娃。所述層間介質層502可W是氧化娃、氮氧化娃、正娃酸己醋TE0S 等中的至少一種。每層沉積后可W進行頂部化學機械平坦化（CMP) W為后續工藝提供良好 的工藝窗口。
[0064] 請參考圖5B，在步驟S403中，可W先采用TSV掩膜板在阻擋層503上形成圖案化 的光刻膠層，然后按照所述光刻膠的圖案依次刻蝕阻擋層50層間介質層502和一定深度 的半導體襯底500,去除光刻膠，形成深溝槽，即穿透娃通孔（TSV)溝槽，刻蝕可W為準直刻 蝕；在步驟S404中，采用化學氣相沉積工藝或者低溫熱氧化生長工藝在所述穿透娃通孔溝 槽中形成隔離層504a，隔離層504a可W將后續形成的穿透娃通孔結構與半導體襯底500隔 離，防止后續填充的銅擴散和泄露至半導體襯底500中，化學氣相沉積工藝形成的隔離層 為正娃酸己醋TE0S ;在步驟S404之后先向穿透娃通孔溝槽中沉積氮化鐵TiN或氮化粗TaN 等阻擋巧晶層(未圖示）增加粘附性，W利于減少后續銅填充的空隙、裂化、泄露等缺陷，提 高填充性能；然后執行步驟S405,采用電鍛銅工藝向穿透娃通孔溝槽中填充銅504b，直至 銅填滿整個穿透娃通孔溝槽，然后在步驟S406中采用CMP工藝去除阻擋層503上方多余的 銅、阻擋巧晶層和隔離層504a，形成透娃通孔結構504。
[0065] 請參考圖5C，在步驟S407中采用化學氣相沉積工藝在阻擋層503和穿透娃通孔結 構504上方形成蓋層505,所述蓋層505為氮化娃或者碳氮化娃，厚度為100 A?1000 A， 可W阻擋穿透娃通孔結構504中的銅擴散；在步驟S408中，依次刻蝕所述半導體器件502 W及堆疊標記區半導體襯底500上方的蓋層505、阻擋層503和層間介質層502,形成接觸 孔(未圖示)和堆疊標記溝槽(未圖示);在步驟S409中，采用導電材料鶴W或銅化填充所述 接觸孔和堆疊標記溝槽，形成接觸孔結構506和堆疊標記結構507。
[0066] 請參考圖5D，在步驟S410中，采用干法刻蝕或者濕法刻蝕工藝回刻蝕去除所述蓋 層505,然后采用集成電路制造的后道金屬互連工藝在移除蓋層505的器件表面上形成互 連金屬層508。圖中互連金屬層508為第一層互連金屬Ml,互連金屬為銅、媒、鉛、金、鐵、鐵 鶴、氮化鐵、粗、氮化粗中的一種或者多種的組合。圖中可見，互連金屬層508表面沿堆疊標 記溝槽凹陷，且與堆疊標記溝槽之間形成空隙或空腔，相比圖2中的堆疊標記溝槽實體填 充和互連金屬層的平坦表面，使得光照射時有折射形成，光信號大大增強，因此獲得的堆疊 標記對準圖像相對現有技術更清晰明了，有利于集成電路H維堆疊的對準，提高集成電路 的成品率。
[0067] 綜上所述，本發明的穿透娃通孔結構的形成方法W及集成電路制造方法，實質上 是一種中通孔型（Via-Middle)制作方案，在集成電路制造前道工藝的半導體器件制作完成 之后、集成電路制造后道金屬互連工藝之前，后不立即進行接觸孔和堆疊標記的制作工藝， 而是改為先進行所述穿透娃通孔結構的形成工藝，當穿透娃通孔結構制作完成之后，再進 行接觸孔和堆疊標記的制作工藝，未增加掩膜版數目，而且形成的互連金屬層的表面沿堆 疊標記溝槽凹陷，使得光照射時有折射形成，光信號增強，可W獲得清晰明確的堆疊標記對 準圖像，從而提高集成電路制造的良率。
[0068] 顯然，本領域的技術人員可W對發明進行各種改動和變型而不脫離本發明的精神 和范圍。該樣，倘若本發明的該些修改和變型屬于本發明權利要求及其等同技術的范圍之 內，則本發明也意圖包含該些改動和變型在內。
【權利要求】
1. 一種穿透硅通孔結構的形成方法，其特征在于，所述穿透硅通孔結構的形成方法在 集成電路前道工藝的半導體器件制作之后、半導體器件接觸孔制作之前完成，包括： 提供半導體襯底，所述半導體襯底的器件區形成有半導體器件； 在所述半導體襯底和半導體器件表面上依次形成層間介質層和阻擋層； 依次刻蝕所述阻擋層、層間介質層及其下方的部分半導體襯底以形成穿透硅通孔溝 槽； 在所述穿透硅通孔溝槽中形成隔離層； 在所述穿透硅通孔溝槽填充銅，以形成穿透硅通孔結構。
2. 如權利要求1所述的穿透硅通孔結構的形成方法，其特征在于，所述阻擋層為氮化 硅或者氮氧化硅。
3. 如權利要求1所述的穿透硅通孔結構的形成方法，其特征在于，通過化學氣相沉積 工藝或者低溫熱氧化生長工藝在所述穿透硅通孔溝槽中形成隔離層。
4. 如權利要求3所述的穿透硅通孔結構的形成方法，其特征在于，所述隔離層為正硅 酸乙酯TEOS。
5. 如權利要求1所述的穿透硅通孔結構的形成方法，其特征在于，在所述穿透硅通孔 溝槽中形成隔離層之后，在所述穿透硅通孔溝槽填充銅之前，還在所述穿透硅通孔溝槽中 形成阻擋籽晶層。
6. -種集成電路制造方法，其特征在于，包括： 提供半導體襯底，采用集成電路前道制造工藝在所述半導體襯底的器件區形成半導體 器件； 采用權利要求1至5中任一項所述的穿透硅通孔結構的形成方法，在所述半導體襯底 及其上方的層間介質層中形成穿透硅通孔結構； 去除所述阻擋層上方的用于形成穿透硅通孔結構的隔離層； 在所述阻擋層和穿透硅通孔結構上方形成蓋層； 依次刻蝕所述半導體器件上方以及堆疊標記區的半導體襯底上方的蓋層、阻擋層和層 間介質層，形成接觸孔和堆疊標記溝槽； 在所述接觸孔和堆疊標記溝槽中填充導電材料，形成接觸孔結構和堆疊標記結構； 去除所述蓋層，采用集成電路后道金屬互連工藝在所述阻擋層、接觸孔結構和堆疊標 記結構上方形成互連金屬層。
7. 如權利要求6所述的集成電路制造方法，其特征在于，所述蓋層為氮化硅或者碳氮 化硅。
8. 如權利要求6所述的集成電路制造方法，其特征在于，所述蓋層的厚度為100A? loo。A。
9. 如權利要求6所述的集成電路制造方法，其特征在于，采用干法刻蝕或者濕法刻蝕 工藝回刻蝕去除所述蓋層。
【文檔編號】H01L23/522GK104465492SQ201310438557
【公開日】2015年3月25日 申請日期:2013年9月23日 優先權日:2013年9月23日
【發明者】包小燕, 朱賽亞, 童浩, 葛洪濤 申請人:中芯國際集成電路制造(上海)有限公司