晶圓級芯片的cis封裝結構及其封裝方法
【專利摘要】本發明公開了一種晶圓級芯片的CIS封裝結構及其封裝方法，每個芯片單元包括硅基材層，相鄰兩個硅基材層之間形成切割道，沿切割道開設有槽狀第一開口，第一開口厚度方向貫通硅基材層，且第一開口的寬度大于后續切割所使用的刀片的厚度，在第一開口上方兩側的硅基材層上分別開設有若干個孔狀第二開口，且若干個第二開口沿第一開口長度方向間隔排布，第二開口貫通硅基材層。要求第一開口的深度小于硅基材層厚度時，在第一開口和第二開口形成之前，在硅基材層切割道處先開設寬度大于兩邊芯片PIN腳距離的槽狀第三開口。本發明能夠有效避免芯片切割時產生晶圓表面硅微裂，減少在切割時造成的芯片不必要的損傷，使芯片中間的硅基材層保持完整無裂紋。
【專利說明】晶圓級芯片的CIS封裝結構及其封裝方法
【技術領域】
[0001]本發明涉及一種半導體芯片的晶圓級封裝結構，具體是涉及一種晶圓級芯片的CIS封裝結構及其封裝方法。
【背景技術】
[0002]晶圓級封裝(Wafer Level Packaging ;WLP)是IC封裝方式的一種，是整片晶圓生產完成后，直接在晶圓上進行封裝測試，完成之后才切割制成單顆1C。目前，在半導體芯片的晶圓級封裝過程中，通常直接在芯片PIN上方的硅基材上開圓孔硅開口并開到底，圓孔硅開口的孔深等于硅基材的厚度，這種封裝結構在切割道上存在一層厚度等于開圓孔硅開口的孔深的硅基材層，在切割時很容易造成晶圓表面的硅發生微裂，為后續的工序造成隱患，影響晶圓級芯片CIS封裝的質量。此外，也有先開深度小于整體硅基材厚度的槽狀開口，然后再在芯片PIN上方也就是上述槽狀開口的底面上開圓孔硅開口并開到底的，這時，在切割道上的硅基材層厚度一定程度上減小了很多，有利于切割，但是，在切割道上仍然存在一層厚度小于整體硅基材厚度的硅基材層，這種封裝結構在切割時同樣容易造成晶圓表面的硅發生微裂，為后續的工序造成隱患，影響晶圓級芯片CIS封裝的質量。
【發明內容】
[0003]為了解決上述技術問題，本發明提出一種晶圓級芯片的CIS封裝結構及其封裝方法，能夠有效避免芯片切割時產生晶圓表面硅微裂，減少在切割時造成的芯片不必要的損傷，使芯片中間的硅基材層保持完整無裂紋，從而保證晶圓級芯片CIS封裝的質量。
[0004]本發明的技術方案是這樣實現的:
[0005]一種晶圓級芯片的CIS封裝結構，包括若干個間隔排布的芯片單元，每個芯片單元包括硅基材層，相鄰兩個芯片單元的兩個硅基材層之間形成切割道，沿每個芯片單元四周的所述切割道開設有槽狀第一開口，所述第一開口厚度方向貫通所述硅基材層，且所述第一開口的寬度大于后續切割所使用的刀片的厚度，在所述第一開口上方兩側的硅基材層上分別開設有若干個孔狀第二開口，且若干個所述第二開口沿所述第一開口長度方向間隔排布，所述第二開口貫通所述硅基材層。
[0006]作為本發明的進一步改進，所述第一開口呈由外向內的寬度逐漸變窄的斜槽狀和內外寬度相等的直槽狀中的一種。
[0007]作為本發明的進一步改進，所述第二開口呈由外向內寬度逐漸變窄的斜孔狀和內外寬度相等的直孔狀中的一種。
[0008]作為本發明的進一步改進，所述芯片單元還包括順序設置的氧化層、粘合劑層和玻璃層，所述氧化層接觸所述硅基材層，與所述第二開口相對的所述粘合劑層上形成有取代所述氧化層的芯片PIN腳。
[0009]作為本發明的進一步改進，每個芯片單元四周的所述硅基材層上的切割道處開設有槽狀第三開口，所述第三開口的寬度大于相鄰兩芯片單元對應的所述芯片PIN腳之間的距離，所述第三開口的深度小于所述硅基材層的厚度，所述第一開口和所述第二開口分別形成于所述第三開口內的硅基材層上。
[0010]作為本發明的進一步改進，所述第三開口的呈由外向內的寬度逐漸變窄的斜槽狀和內外寬度相等的直槽狀中的一種。
[0011]作為本發明的進一步改進，所述粘合劑層與所述玻璃層之間設有支撐圍堰層，相鄰兩個芯片單元的兩個所述支撐圍堰層之間形成圍堰間隙，且所述圍堰間隙與所述第一開口相對。
[0012]一種晶圓級芯片的CIS封裝結構的封裝方法，包括如下步驟:
[0013]I)提供包含若干個所述芯片單元的晶圓，每個所述芯片單元包括順序形成的所述硅基材層、所述氧化層、所述粘合劑層、所述玻璃層和若干個間隔排布在每個芯片單元四周的所述芯片PIN腳；
[0014]2)在所述硅基材層上覆蓋光刻膠，并用光刻的方式形成露出光刻圖形，所述光刻圖形包括沿每個芯片單元四周的所述切割道形成的具有一定寬度的條孔和位于所述條孔兩側的與每個所述芯片PIN腳的位置相對的小孔。
[0015]3)采用干法去硅在步驟2形成的小孔和條孔處同時蝕刻出所述第一開口和所述第二開口。
[0016]一種晶圓級芯片的CIS封裝結構的封裝方法，其特征在于:包括如下步驟:
[0017]I)提供包含若干個所述芯片單元的晶圓，每個所述芯片單元包括順序形成的所述硅基材層、所述氧化層、所述粘合劑層、所述玻璃層和若干個間隔排布在每個芯片單元四周的所述芯片PIN腳；
[0018]2)在每個芯片單元四周的所述硅基材層上的切割道處開設所述第三開口，所述第三開口的寬度大于相鄰兩芯片單元對應的所述芯片PIN腳之間的距離，所述第三開口的深度小于所述硅基材層的厚度。
[0019]3)沿所述切割道，在所述第三開口內的硅基材層上覆蓋光刻膠，并用光刻的方式形成露出光刻圖形，所述光刻圖形包括沿每個芯片單元四周的所述切割道形成的具有一定寬度的條孔和位于所述條孔兩側的與每個所述芯片PIN腳的位置相對的小孔。
[0020]4)采用干法去硅在步驟3形成的所述小孔和所述條孔處同時蝕刻出所述第一開口和所述第二開口。
[0021]作為本發明的進一步改進，所述粘合劑層與所述玻璃層之間設有支撐圍堰層，相鄰兩個芯片單元的兩個所述支撐圍堰層之間形成圍堰間隙，且所述圍堰間隙與所述第一開口相對。
[0022]本發明的有益效果是:本發明提供一種晶圓級芯片的CIS封裝結構及封裝方法，主要包括在硅基材層上進行光刻、深孔刻蝕與芯片切割道處同步刻蝕開槽等步驟，通過在相鄰兩個芯片單元的切割道處開設斜槽或者直槽狀第一開口，形成芯片單元之間切割道處一定寬度內無硅的結構，這樣，在切割芯片單元時，只需同時切割氧化層、粘合劑層和玻璃層而無需切割硅基材層即可將芯片從整片晶圓分離出來。因此，本發明能夠有效避免芯片切割時產生晶圓表面硅微裂，減少在切割時造成的芯片不必要的損傷，使芯片中間的硅基材層保持完整無裂紋，從而保證晶圓級芯片CIS封裝的質量。
【專利附圖】
【附圖說明】
[0023]圖1a為本發明實施例1結構示意圖，要求第一開口深度等于硅基材層厚度時的斜槽斜孔結構；
[0024]圖1b為圖1a中干法去硅前A-A向剖面結構示意圖，要求第一開口深度等于硅基材層厚度時的斜槽斜孔結構；
[0025]圖1c為圖1b中干法去硅后結構示意圖，要求第一開口深度等于硅基材層厚度時的斜槽斜孔結構；
[0026]圖1d為圖1c中Cl處放大結構示意圖，要求第一開口深度等于硅基材層厚度時的斜槽斜孔結構；
[0027]圖2a為本發明實施例3結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽斜孔結構；
[0028]圖2b為圖2a中干法去硅前B_B向剖面結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽斜孔結構；
[0029]圖2c為圖2b中干法去硅后結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽斜孔結構；
[0030]圖2d為圖2c中C2處放大結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽斜孔結構；
[0031]圖3a為本發明實施例4結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽直孔結構；
[0032]圖3b為圖3a中干法去硅前C_C向剖面結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽直孔結構；
[0033]圖3c為圖3b中干法去硅后結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽直孔結構；
[0034]圖3d為圖3c中C3處放大結構示意圖，要求第一開口深度等于硅基材層厚度時的直槽直孔結構；
[0035]圖4a為本發明實施例6—結構不意圖，要求第一開口深度小于娃基材層厚度時的斜槽斜孔結構；
[0036]圖4b為圖4a中干法去硅前D_D向剖面結構示意圖，要求第一開口深度小于硅基材層厚度時的斜槽斜孔結構；
[0037]圖4c為圖4b中干法去娃后結構不意圖，要求第一開口深度小于娃基材層厚度時的斜槽斜孔結構；
[0038]圖4d為圖4c中C4處放大結構示意圖，要求第一開口深度小于硅基材層厚度時的斜槽斜孔結構；
[0039]圖5a為本發明實施例6另一結構不意圖，要求第一開口深度小于娃基材層厚度且粘合劑層與玻璃層之間有支撐圍堰層時的斜槽斜孔結構；
[0040]圖5b為圖5a中干法去硅前E_E向剖面結構示意圖，要求第一開口深度小于硅基材層厚度且粘合劑層與玻璃層之間有支撐圍堰層時的斜槽斜孔結構；
[0041]圖5c為圖5b中干法去娃后結構不意圖，要求第一開口深度小于娃基材層厚度且粘合劑層與玻璃層之間有支撐圍堰層時的斜槽斜孔結構；
[0042]圖5d為圖5c中C5處放大結構不意圖，要求第一開口深度小于娃基材層厚度且粘合劑層與玻璃層之間有支撐圍堰層時的斜槽斜孔結構；
[0043]結合附圖，作以下說明:
[0044]I——芯片單元11——娃基材層
[0045]12——氧化層13——粘合劑層
[0046]14——支撐圍堰層 15——玻璃層
[0047]16——芯片PIN腳17——圍堰間隙
[0048]2——切割道3——第三開口
[0049]4——第一開口5——第二開口
[0050]6——光刻膠7——條孔
[0051]8-小孔
【具體實施方式】
[0052]實施例1
[0053]如圖la、圖lb、圖1c和圖1d、一種晶圓級芯片的CIS封裝結構，包括若干個間隔排布的芯片單元1，每個芯片單元包括順序設置的硅基材層11、氧化層12、粘合劑層13和玻璃層15，所述氧化層接觸所述硅基材層，相鄰兩個芯片單元的兩個硅基材層之間形成切割道2，沿每個芯片單元四周的所述切割道開設有槽狀第一開口 4，所述第一開口厚度方向貫通所述硅基材層，且所述第一開口的寬度大于后續切割所使用的刀片的厚度，在所述第一開口上方兩側的硅基材層上分別開設有若干個孔狀第二開口 5，且若干個所述第二開口沿所述第一開口長度方向間隔排布，所述第二開口貫通所述硅基材層，與所述第二開口相對的所述粘合劑層上形成有取代所述氧化層的芯片PIN腳16。所述第一開口呈由外向內的寬度逐漸變窄的斜槽狀，即第一開口的側面與底面成鈍角的斜槽狀；所述第二開口呈由外向內寬度逐漸變窄的斜孔狀，即第二開口的側面與底面呈鈍角的斜孔狀。
[0054]本實施例主要應用于在一些晶圓級芯片的CIS封裝過程中，要求直接在芯片PIN上方的硅基材層上開圓孔硅開口并開到底，圓孔硅開口的孔深等于硅基材的厚度的封裝結構，這種情況下，晶圓級芯片的CIS封裝結構的封裝方法，包括如下步驟:
[0055]I)提供包含若干個所述芯片單元的晶圓，每個所述芯片單元包括順序形成的所述硅基材層、所述氧化層、所述粘合劑層、所述玻璃層和若干個間隔排布在每個芯片單元四周的所述芯片PIN腳；
[0056]2)在所述硅基材層上覆蓋光刻膠6，并用光刻的方式形成露出光刻圖形，所述光刻圖形包括沿每個芯片單元四周的所述切割道形成的具有一定寬度的條孔7和位于所述條孔兩側的與每個所述芯片PIN腳的位置相對的小孔8。
[0057]3)采用干法去硅在步驟2形成的小孔和條孔處同時蝕刻出所述第一開口和所述第二開口。
[0058]上述封裝結構及封裝方法通過在相鄰兩個芯片單元的切割道處直接開設斜槽狀第一開口，形成芯片單元之間切割道處一定寬度內無硅的結構，這樣，在切割芯片單元時，只需同時切割氧化層、粘合劑層和玻璃層而無需切割硅基材層即可將芯片從整片晶圓分離出來。因此，能夠有效避免芯片切割時產生晶圓表面硅微裂，減少在切割時造成的芯片不必要的損傷，使芯片中間的硅基材層保持完整無裂紋，從而保證晶圓級芯片Cis封裝的質量。
[0059]實施例2
[0060]本實施例具有實施例1的全部技術特征，本實施例相對于實施例1的區別在于:所述第一開口呈由外向內的寬度逐漸變窄的斜槽狀，即第一開口的側面與底面成鈍角的斜槽狀；所述第二開口呈內外寬度相等的直孔狀，即第二開口的側面與底面呈直角的直孔狀。本實施例形成斜槽狀的第一開口和直孔狀的第二開口。
[0061]實施例3
[0062]如圖2a、圖2b、圖2c和圖2d所示，本實施例具有實施例1的全部技術特征，本實施例相對于實施例1的區別在于:所述第一開口呈內外寬度相等的直槽狀，即第一開口的側面與底面成直角的直槽狀；所述第二開口呈由外向內寬度逐漸變窄的斜孔狀，即第二開口的側面與底面呈鈍角的斜孔狀。本實施例形成直槽狀的第一開口和斜孔狀的第二開口。
[0063]實施例4
[0064]如圖3a、圖3b、圖3c和圖3d所示，本實施例具有實施例1的全部技術特征，本實施例相對于實施例1的區別在于:所述第一開口呈內外寬度相等的直槽狀，即第一開口的側面與底面成直角的直槽狀；所述第二開口呈內外寬度相等的直孔狀，即第二開口的側面與底面呈直角的直孔狀。本實施例形成直槽狀的第一開口和直孔狀的第二開口。
[0065]上述實施例1至實施例4,用于滿足直接在芯片PIN上方娃基材上開圓孔娃開口并開到底的封裝要求，即要求第一開口和第二開口的深度等于硅基材層厚度的封裝要求，且上述實施例1至實施例4，形成了不同形狀的第一開口和第二開口，用于滿足不同封裝工藝的要求，斜槽狀和斜孔狀有利于與后續工藝的融合銜接，直槽狀和直孔狀對干法去硅的工藝要求較高，但是其可以有效節省硅空間，滿足芯片單元小型化的發展需求。
[0066]實施例5
[0067]本實施例基于實施例1、實施例2、實施例3和實施例4中的任一項實施，區別在于:所述粘合劑層與所述玻璃層之間設有支撐圍堰層14，相鄰兩個芯片單元的兩個所述支撐圍堰層之間形成圍堰間隙17，且所述圍堰間隙與所述第一開口相對。用于滿足封裝結構具有支撐圍堰層時的封裝要求，圍堰間隙與第一開口相對，在切割芯片單元時，仍然只需同時切割氧化層、粘合劑層和玻璃層而無需切割硅基材層和支撐圍堰層即可將芯片從整片晶圓分離出來。
[0068]實施例6
[0069]如圖4a、圖4b、圖4c、圖4d、圖5a、圖5b、圖5c和圖5d所示，本實施例基于實施例1、實施例2、實施例3、實施例4和實施例5中的任一項實施，區別在于:每個芯片單元四周的所述硅基材層上的切割道處開設有槽狀第三開口 3，所述第三開口的寬度大于相鄰兩芯片單元對應的所述芯片PIN腳之間的距離，所述第三開口的深度小于所述硅基材層的厚度，所述第一開口和所述第二開口分別形成于所述第三開口內的硅基材層上。所述第三開口呈由外向內的寬度逐漸變窄的斜槽狀，即第三開口的側面與底面呈鈍角的斜槽狀。
[0070]本實施例主要應用于在一些晶圓級芯片的CIS封裝過程中，要求先開深度小于整體硅基材厚度的槽狀開口，然后再在芯片PIN上方也就是上述槽狀開口的底面上開圓孔硅開口并開到底的封裝要求，這種結構，第一開口與第二開口的深度小于硅基材層的整體厚度，這就需要在硅基材層的切割道處預先開設寬度大于芯片PIN腳位置距離的第三開口，第三開口的深度等于硅基材層的整體厚度與第一開口的深度之差，這種情況下，晶圓級芯片的CIS封裝結構的封裝方法，包括如下步驟:
[0071]I)提供包含若干個所述芯片單元的晶圓，每個所述芯片單元包括順序形成的所述硅基材層、所述氧化層、所述粘合劑層、所述玻璃層和若干個間隔排布在每個芯片單元四周的所述芯片PIN腳；
[0072]2)在每個芯片單元四周的所述硅基材層上的切割道處開設所述第三開口，所述第三開口的寬度大于相鄰兩芯片單元對應的所述芯片PIN腳之間的距離，所述第三開口的深度小于所述硅基材層的厚度。
[0073]3)沿所述切割道，在所述第三開口內的硅基材層上覆蓋光刻膠6，并用光刻的方式形成露出光刻圖形，所述光刻圖形包括沿每個芯片單元四周的所述切割道形成的具有一定寬度的條孔7和位于所述條孔兩側的與每個所述芯片PIN腳的位置相對的小孔8。
[0074]4)采用干法去硅在步驟3形成的所述小孔和所述條孔處同時蝕刻出所述第一開口和所述第二開口。
[0075]實施例7
[0076]本實施例具有實施例6的全部技術特征，本實施例相對于實施例6的區別在于:所述第三開口呈內外寬度相等的直槽狀，即第一開口的側面與底面成直角的直槽狀。
[0077]上述實施例6和實施例7，用于滿足要求先開深度小于整體硅基材厚度的槽狀開口，然后再在芯片PIN上方也就是上述槽狀開口的底面上開圓孔硅開口并開到底的封裝要求，即這種結構，第一開口與第二開口的深度小于硅基材層的整體厚度，且上述實施例6和實施例7，形成了不同形狀的第三開口，用于滿足不同封裝工藝的要求，斜槽狀第三開口有利于與后續工藝的融合銜接，直槽狀第三開口對干法去硅的工藝要求較高，但是其可以有效節省硅空間，滿足芯片單元小型化的發展需求。
[0078]綜上，本發明晶圓級芯片的CIS封裝結構的封裝方法主要包括在硅基材層上進行光刻、深孔刻蝕與芯片切割道處同步刻蝕開槽等步驟，通過在相鄰兩個芯片單元的切割道處開設斜槽或者直槽狀第一開口，形成芯片單元之間切割道處一定寬度內無硅的結構，這樣，在切割芯片單元時，只需同時切割氧化層、粘合劑層和玻璃層而無需切割硅基材層即可將芯片從整片晶圓分離出來。因此，本發明能夠有效避免芯片切割時產生晶圓表面硅微裂，減少在切割時造成的芯片不必要的損傷，使芯片中間的硅基材層保持完整無裂紋，從而保證晶圓級芯片CIS封裝的質量。具體實施時，若是要求第一開口的深度等于所述硅基材層厚度，則直接在芯片單元四周的硅基材層上面覆蓋光刻膠，并用光刻的方式在硅基材上面形成光刻圖形，并且用干法去硅技術將圖形上露出硅的部分蝕刻出寬度略寬于刀片厚度的斜槽或者直槽狀第一開口和斜孔或者直孔狀第二開口，第一開口和第二開口大小沒有必然聯系，第一開口和第二開口的深寬比按實際需求不限，只要保證第一開口和第二開口間隔沒有交點即可。若是要求第一開口的深度小于所述硅基材層厚度，則必須先在所述硅基材層切割道處開設寬度大于所述芯片PIN腳位置距離的第三開口，所述第三開口的深度等于所述硅基材層厚度與所述第一開口深度之差，其形狀為斜槽或者直槽狀，所述第三開口包括兩個側面與一個底面。在所述第三開口形成之后，在整個芯片上面覆蓋光刻膠，并用光刻的方式在所述第三開口的底面上形成露出所述底面的光刻圖形，并且用干法去硅技術將圖形上露出硅的部分蝕刻出寬度略寬于刀片厚度的斜槽或者直槽狀第一開口和斜孔或者直孔狀第二開口，第一開口和第二開口大小沒有必然聯系，第一開口和第二開口的深寬比按實際需求不限，只要保證第一開口和第二開口間隔沒有交點即可。
[0079]以上實施例是參照附圖，對本發明的優選實施例進行詳細說明。本領域的技術人員通過對上述實施例進行各種形式上的修改或變更，但不背離本發明的實質的情況下，都落在本發明的保護范圍之內。
【權利要求】
1.一種晶圓級芯片的CIS封裝結構，包括若干個間隔排布的芯片單元(1)，每個芯片單元包括硅基材層(11)，相鄰兩個芯片單元的兩個硅基材層之間形成切割道(2)，其特征在于:沿每個芯片單元四周的所述切割道開設有槽狀第一開口(4)，所述第一開口厚度方向貫通所述硅基材層，且所述第一開口的寬度大于后續切割所使用的刀片的厚度，在所述第一開口上方兩側的硅基材層上分別開設有若干個孔狀第二開口(5)，且若干個所述第二開口沿所述第一開口長度方向間隔排布，所述第二開口貫通所述硅基材層。
2.根據權利要求1所述的晶圓級芯片的CIS封裝結構，其特征在于:所述第一開口呈由外向內的寬度逐漸變窄的斜槽狀和內外寬度相等的直槽狀中的一種。
3.根據權利要求2所述的晶圓級芯片的CIS封裝結構，其特征在于:所述第二開口呈由外向內寬度逐漸變窄的斜孔狀和內外寬度相等的直孔狀中的一種。
4.根據權利要求3所述的晶圓級芯片的CIS封裝結構，其特征在于:所述芯片單元還包括順序設置的氧化層(12)、粘合劑層(13)和玻璃層(15)，所述氧化層接觸所述硅基材層，與所述第二開口相對的所述粘合劑層上形成有取代所述氧化層的芯片PIN腳(16)。
5.根據權利要求4所述的晶圓級芯片的CIS封裝結構，其特征在于:每個芯片單元四周的所述硅基材層上的切割道處開設有槽狀第三開口(3)，所述第三開口的寬度大于相鄰兩芯片單元對應的所述芯片PIN腳之間的距離，所述第三開口的深度小于所述硅基材層的厚度，所述第一開口和所述第二開口分別形成于所述第三開口內的硅基材層上。
6.根據權利要求5所述的晶圓級芯片的CIS封裝結構，其特征在于:所述第三開口的呈由外向內的寬度逐漸變窄的斜槽狀和內外寬度相等的直槽狀中的一種。
7.根據權利要求4或6所述的晶圓級芯片的CIS封裝結構，其特征在于:所述粘合劑層與所述玻璃層之間設有支撐圍堰層(14)，相鄰兩個芯片單元的兩個所述支撐圍堰層之間形成圍堰間隙(17)，且所述圍堰間隙與所述第一開口相對。
8.—種如權利要求4所述的晶圓級芯片的CIS封裝結構的封裝方法，其特征在于:包括如下步驟: 1)提供包含若干個所述芯片單元的晶圓，每個所述芯片單元包括順序形成的所述硅基材層、所述氧化層、所述粘合劑層、所述玻璃層和若干個間隔排布在每個芯片單元四周的所述芯片PIN腳； 2)在所述硅基材層上覆蓋光刻膠(6)，并用光刻的方式形成露出光刻圖形，所述光刻圖形包括沿每個芯片單元四周的所述切割道形成的具有一定寬度的條孔(7)和位于所述條孔兩側的與每個所述芯片PIN腳的位置相對的小孔(8)。 3)采用干法去硅在步驟2形成的小孔和條孔處同時蝕刻出所述第一開口和所述第二開口。
9.一種如權利要求6所述的晶圓級芯片的CIS封裝結構的封裝方法，其特征在于:包括如下步驟: 1)提供包含若干個所述芯片單元的晶圓，每個所述芯片單元包括順序形成的所述硅基材層、所述氧化層、所述粘合劑層、所述玻璃層和若干個間隔排布在每個芯片單元四周的所述芯片PIN腳； 2)在每個芯片單元四周的所述硅基材層上的切割道處開設所述第三開口，所述第三開口的寬度大于相鄰兩芯片單元對應的所述芯片PIN腳之間的距離，所述第三開口的深度小于所述娃基材層的厚度。 3)沿所述切割道，在所述第三開口內的硅基材層上覆蓋光刻膠(6)，并用光刻的方式形成露出光刻圖形，所述光刻圖形包括沿每個芯片單元四周的所述切割道形成的具有一定寬度的條孔(7)和位于所述條孔兩側的與每個所述芯片PIN腳的位置相對的小孔(8)。 4)采用干法去硅在步驟3形成的所述小孔和所述條孔處同時蝕刻出所述第一開口和所述第二開口。
10.根據權利要求8或9所述的晶圓級芯片的CIS封裝結構，其特征在于:所述粘合劑層與所述玻璃層之間設有支撐圍堰層(14)，相鄰兩個芯片單元的兩個所述支撐圍堰層之間形成圍堰間隙(17)，且所述圍堰間隙與所述第一開口相對。
【文檔編號】H01L27/146GK104465678SQ201310430176
【公開日】2015年3月25日 申請日期:2013年9月18日 優先權日:2013年9月18日
【發明者】王曄曄, 張春艷, 黃小花, 戴青, 陸明, 廖建亞, 朱琳, 張良, 范俊, 沈建樹, 朱林, 丁超 申請人:昆山西鈦微電子科技有限公司