一種高壓器件及其制造方法
【專利摘要】本發明涉及半導體技術，具體的說是涉及一種高壓器件及其制造方法。本發明的高壓器件集成在第一種導電類型半導體襯底上，包括第二種導電類型半導體漂移區、第二種導電類型半導體源區、第二種導電類型半導體漏區、第二種導電類型半導體重摻雜層、第一種導電類型半導體體區、第一種導電類型半導體體接觸區、第一種導電類型半導體降場層、柵氧化層、場氧化層、金屬前介質、多晶硅柵電極、源極金屬、漏極金屬，第二種導電類型半導體重摻雜層設置在場氧化層和第一種導電類型半導體降場層之間。本發明的有益效果為，在相同的導通能力的情況下具有更小的芯片面積，優化器件的表面電場，并且制備方法簡單，工藝難度較低。本發明尤其適用于高壓器件。
【專利說明】一種高壓器件及其制造方法
【技術領域】
[0001]本發明涉及半導體技術，具體的說是涉及一種高壓器件及其制造方法。
【背景技術】
[0002]高壓器件是高壓功率集成電路發展必不可少的部分，高壓功率器件要求具有高的擊穿電壓，低的導通電阻和低的開關損耗。在功率LDMOS (Latral Double-diffusedM0SFET)器件設計中，比導通電阻和擊穿電壓存在矛盾關系，隨著擊穿電壓的提高，器件的比導通電阻急劇上升，從而限制了高壓LDMOS器件在高壓功率集成電路中的應用，尤其是在要求低導通損耗和小芯片面積的電路中。為了克服高導通電阻的問題，J.A.APPLES等人提出了 RESURF (Reduced SURface Field)降低表面場技術，被廣泛應用于高壓器件的設計中，其中，triple RESURF是迄今為止，用于實際AC/DC等產品中的近乎最優良的結構，在此基礎上進一步改善高壓器件的比導通電阻與耐壓是業界的需求，同時triple RESURF結構的源端電場過高，影響器件可靠性。
【發明內容】
[0003]本發明所要解決的技術問題，就是針對上述問題，提出一種新型高壓器件及其制備方法。
[0004]本發明解決上述技術問題所采用的技術方案是:一種高壓器件，其元胞結構包括第一種導電類型半導體襯底1、第二種導電類型半導體漂移區21、第二種導電類型半導體源區22、第二種導電類型半導體漏區23、第一種導電類型半導體體區31、第一種導電類型半導體體接觸區32、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、柵氧化層41、場氧化層42、金屬前介質43、多晶娃柵電極51、源極金屬52和漏極金屬53，所述第二種導電類型半導體漂移區21、第一種導電類型半導體體區31和第一種導電類型半導體體區埋層33設置在第一種導電類型半導體襯底I中，所述第一種導電類型半導體體區埋層33設置在第一種導電類型半導體體區31的下表面，所述第一種導電類型半導體降場層34和第二種導電類型半導體漏區23設置在第二種導電類型半導體漂移區21中，所述第二種導電類型半導體源區22和第一種導電類型半導體體接觸區32設置在第一種導電類型半導體體區31中并相互獨立，所述場氧化層42設置在第二種導電類型半導體漂移區21的上表面，所述柵氧化層41設置在部分第二種導電類型半導體源區22的上表面、第一種導電類型半導體體區31的上表面和第二種導電類型半導體漂移區21的上表面并與場氧化層42連接，所述多晶硅柵電極51設置在柵氧化層41的上表面和部分場氧化層42的上表面，所述源極金屬52設置在第一種導電類型半導體體接觸區32的上表面、部分第二種導電類型半導體源區22的上表面，所述漏極金屬53設置在部分第二種導電類型半導體漏區23的上表面，所述金屬前介質43填充在源極金屬52和漏極金屬53之間,源極金屬52和漏極金屬53在金屬前介質43上表面延伸形成場板，其特征在于，還包括第二種導電類型半導體重摻雜層，所述第二種導電類型半導體重摻雜層由分為多段的第二種導電類型半導體區域構成并設置在第一種導電類型半導體降場層34和場氧化層42之間。
[0005]其中，第二種導電類型半導體重摻雜層分為?6i多段，多個第二種導電類型半導體重摻雜層?6i的分段區域大小可以相同或不同，區域間距隨著向第二種導電類型半導體漏區23靠近而逐漸減小，分段區域的間距可以相同或不相同，區域大小隨著向第二種導電類型半導體漏區23靠近而逐漸增大。
[0006]具體的，還包括第二種導電類型半導體埋層24，所述第二種導電類型半導體埋層24設置在第二種導電類型半導體漂移區21中并位于第一種導電類型半導體降場層34的下表面。
[0007]本方案的優點在于為器件提供另一條低阻的導電通道。
[0008]具體的，所述第一種導電類型半導體體區31和第一種導電類型半導體體區埋層33設置在第二種導電類型半導體漂移區21中。
[0009]具體的，所述第二種導電類型半導體漂移區21設置在第一種導電類型半導體襯底I的上表面。
[0010]具體的，還包括SOI襯底2，所述SOI襯底2設置在第一種導電類型半導體襯底I和第二種導電類型半導體漂移區21之間并分別與第一種導電類型半導體襯底I和第二種導電類型半導體漂移區21連接。
[0011]一種高壓器件的制造方法，其特征在于，包括以下步驟:
[0012]第一步:采用光刻和離子注入工藝，在第一種導電類型半導體襯底I中注入第二種導電類型半導體雜質，退火擴散形成第二種導電類型半導體漂移區21，所述第一種導電類型半導體襯底I的電阻率為10?200歐姆.厘米，第二種導電類型半導體漂移區21的注入劑量為lE12cnT2?2E13cnT2 ；
[0013]第二步:采用光刻和離子注入工藝，在第一種導電類型半導體襯底I中注入第一種導電類型半導體雜質，退火擴散形成第一種導電類型半導體體區31，所述第一種導電類型半導體體區31的注入劑量為lE12cm_2?5E13cm_2 ；
[0014]第三步:在第二種導電類型半導體漂移區21上表面形成場氧化層42 ；
[0015]第四步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區21中注入第一種導電類型半導體雜質，形成第一種導電類型半導體體區埋層33和第一種導電類型半導體降場層34，所述第一種導電類型半導體雜質的注入劑量為IEllcnT2?2E13cnT2 ；
[0016]第五步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區21中注入第二種導電類型半導體雜質，快速熱退火形成分段的第二種導電類型半導體重摻雜層，所述第二種導電類型半導體重摻雜層的注入劑量為IEllcnT2?2E13cm_2 ；
[0017]第六步:在部分第二種導電類型半導體源區22的上表面、第一種導電類型半導體體區31的上表面和第二種導電類型半導體漂移區21的上表面形成柵氧化層41，所述柵氧化層41的厚度為7nm?IOOnm ；
[0018]第七步:在柵氧化層41的上表面和部分場氧化層42的上表面形成多晶硅柵電極51，所述多晶硅柵極51的方塊電阻值為10?40歐姆/方塊；
[0019]第八步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區21中形成第二種導電類型半導體漏區23，在第一種導電類型半導體體區31中形成相互獨立的第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32，所述第二種導電類型半導體漏區23、第二種導電類型半導體源22、第一種導電類型半導體體接觸區32的注入劑量為lE13cm2 ?2E16cm2 ；
[0020]第九步:在部分第二種導電類型半導體源22的上表面、多晶硅柵極51的上表面、氧化層42的上表面和部分第二種導電類型半導體漏區23的上表面淀積形成金屬前介質43 ；
[0021]第十步:在第一種導電類型半導體體接觸區32的上表面和第二種導電類型半導體源22的上表面形成源極金屬52，在第二種導電類型半導體漏區23的上表面形成漏極金屬53,源極金屬52和漏極金屬53與金屬前介質43連接并在金屬前介質43的上表面延伸形成場板。
[0022]具體的，所述第一種導電類型半導體體區埋層33可以防止寄生三極管導通，提高器件的性能，第四步也可以不形成第一種導電類型半導體體區埋層33。
[0023]具體的，所述第五步中，分段的第二種導電類型半導體重摻雜層?6i通過快速熱退火工藝形成，其注入窗口大小相同或不同，窗口間距隨著向第二種導電類型半導體漏區23靠近而逐漸減小，注入窗口的間距相同或不相同，窗口大小隨著向第二種導電類型半導體漏區23靠近而逐漸增大。
[0024]進一步的，還可以通過外延工藝形成第二種導電類型半導體漂移區21，或在SOI襯底材料上形成第二種導電類型半導體漂移區21，第二種導電類型半導體重摻雜層?6i采用分段摻雜，耐壓時引入多個表面場尖峰，優化器件表面電場，同時避免源端電場過大，防止強場效應。
[0025]本發明的有益效果為，在保持高的擊穿耐壓的情況下，可以大大的降低器件比導通電阻，同時減小高壓器件源端的電場峰值，避免強場效應，提高器件的擊穿電壓，與傳統高壓器件相比，本發明提供的高壓器件在相同芯片面積的情況下具有更小的導通電阻，在相同的導通能力的情況下具有更小的芯片面積，并很好地優化器件的表面電場，同時，本發明提供的制備方法簡單，工藝難度較低。
【專利附圖】
【附圖說明】
[0026]圖1是傳統高壓器件的剖面示意圖；
[0027]圖2是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區?6i間距逐漸減小，第二種導電類型半導體漂移區21通過離子注入和推結工藝形成，集成在第一種導電類型半導體襯底I上；
[0028]圖3是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區G1?6i寬度逐漸增大，第二種導電類型半導體漂移區2為通過離子注入和推結工藝形成，集成在第一種導電類型半導體襯底I上；
[0029]圖4是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區?6i間距逐漸減小，第二種導電類型半導體漂移區21通過外延工藝形成，集成在第一種導電類型半導體襯底I上；
[0030]圖5是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區G1?6i寬度逐漸增大，第二種導電類型半導體漂移區21為通過外延工藝形成，集成在第一種導電類型半導體襯底I上；
[0031]圖6是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區?6i間距逐漸減小，第二種導電類型半導體漂移區21通過外延工藝形成，集成在SOI襯底上；
[0032]圖7是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區G1?6i寬度逐漸增大，第二種導電類型半導體漂移區21通過外延工藝形成，集成在SOI襯底上；
[0033]圖8是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區?6i間距逐漸減小，第二種導電類型半導體埋層24設置在第二種導電類型半導體漂移區21中，位于第一種導電類型半導體降場層34下方；
[0034]圖9是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區G1?6i寬度逐漸增大，第二種導電類型半導體埋層24設置在第二種導電類型半導體漂移區21中，位于第一種導電類型半導體降場層34下方；
[0035]圖10是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區?6,間距逐漸減小，所有高壓器件結構都設置在第二種導電類型半導體漂移區21中；
[0036]圖11是本發明的一種高壓器件的剖面示意圖，隨著向第二種導電類型半導體漏極重摻雜區23靠近，分段的第二種導電類型半導體重摻雜區G1?6i寬度逐漸增大，，所有高壓器件結構都設置在第二種導電類型半導體漂移區21中；
[0037]圖12是實施例1中第二種導電類型半導體重摻雜層?6i的多個注入窗口結構示意圖；
[0038]圖13是實施例1注入形成分段的第二種導電類型半導體重摻雜層?6i示意圖；
[0039]圖14是實施例2中第二種導電類型半導體重摻雜層?6i的多個注入窗口結構示意圖；
[0040]圖15是實施例2注入形成分段的第二種導電類型半導體重摻雜層?6i示意圖。
【具體實施方式】
[0041]下面結合附圖和實施例，詳細描述本發明的技術方案:
[0042]如圖1所示，為傳統的高壓器件結構剖面圖，高壓器件集成在第一種導電類型半導體襯底I上，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32 ;第一種導電類型半導體降場層34通過離子注入工藝實現、被第二種導電類型半導體漂移區21包圍；第一種導電類型半導體體區埋層33位于第一種導電類型體區31和第一種導電類型半導體襯底I之間；源極金屬52位于第一種導電類型半導體體區31上側、與第二種導電類型半導體源區22和第一種導電類型半導體體接觸區32相連，漏極金屬53與第二種導電類型半導體漏區23相連；多晶硅柵電極51位于柵氧化層41上方，場氧化層43位于第二種導電類型半導體漂移區21上方；多晶硅柵電極51、源極金屬52和漏極金屬53之間通過金屬前介質43相互隔離。
[0043]如圖2所示，為本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53 ;其特征在于，所述高壓半導體器件還包括第一種導電類型半導體降場層34和第二種導電類型半導體重摻雜層G1?6i，所述第二種導電類型半導體重摻雜層?6i位于場氧化層42和第一種導電類型半導體降場層34之間。其中，第一種導電類型半導體降場層34通過離子注入和推結工藝實現，第二種導電類型半導體重摻雜層?6i通過離子注入和快速熱退火工藝實現，隨著向第一種導電類型半導體漏區23靠近，分段的第二種導電類型半導體重摻雜區?6i間距逐漸減小，該結構不僅降低器件的比導通電阻，還降低器件源端電場分布，避免強場效應，優化器件表面電場，從而提高器件擊穿電壓，緩解耐壓和比導通電阻的矛盾關系。
[0044]如圖3所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層G1?61、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。其中，第一種導電類型半導體降場層34通過離子注入和推結工藝實現，第二種導電類型半導體重摻雜層?6i通過離子注入和快速熱退火工藝實現，隨著向第一種導電類型半導體漏區23靠近，分段的第二種導電類型半導體重摻雜區?6i寬度逐漸增大，其工作原理與圖2相似，降低器件源端電場分布，避免強場效應，提高器件擊穿電壓，同時為電流提供低阻通道，降低器件比導通電阻，緩解比導通電阻和耐壓的矛盾關系。
[0045]如圖4所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層G1?61、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。其中，器件集成在第一種導電類型半導體襯底I上，第二種導電類型半導體漂移區21通過外延工藝實現，其他工藝過程和工作原理參見對圖2的說明。
[0046]如圖5所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層G1?61、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。其中，器件集成在第一種導電類型半導體襯底I上，第二種導電類型半導體漂移區21通過外延工藝實現，其他工藝過程和工作原理參見對圖3的說明。
[0047]如圖6所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層G1?61、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。其中，器件集成在SOI襯底材料上，第二種導電類型半導體漂移區21通過外延工藝實現，其他工藝過程和工作原理參見對圖2的說明。
[0048]如圖7所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層G1?61、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。其中，器件集成在SOI襯底材料上，第二種導電類型半導體漂移區21通過外延工藝實現，其他工藝過程和工作原理參見對圖3的說明。
[0049]如圖8所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層?61、第二種導電類型半導體埋層24、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。第二種導電類型半導體埋層24設置在第二種導電類型半導體漂移區21中，其上表面與第一種導電類型半導體降場層34相連，第二種導電類型半導體埋層24為高壓器件提高了另一條低阻通道，進一步降低比導通電阻。其他工藝過程和工作原理參見對圖2的說明。
[0050]如圖9所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層?61、第二種導電類型半導體埋層24、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。第二種導電類型半導體埋層24設置在第二種導電類型半導體漂移區21中，其上表面與第一種導電類型半導體降場層34相連，第二種導電類型半導體埋層24為高壓器件提高了另一條低阻通道，進一步降低比導通電阻。其他工藝過程和工作原理參見對圖3的說明。
[0051]如圖10所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層?61、第二種導電類型半導體埋層24、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。高壓器件所有結構都設置在第二種導電類型半導體漂移區21中，第一種導電類型半導體體區和第二種導電類型半導體漂移區21實現自隔離。其他工藝過程和工作原理參見對圖2的說明。
[0052]如圖11所示，是本發明提供的一種高壓器件結構剖面圖，包括第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體體區埋層33、第一種導電類型半導體降場層34、第二種導電類型半導體重摻雜層?61、第二種導電類型半導體埋層24、場氧化層42、柵氧化層41、多晶硅柵電極51、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32、金屬前介質43、源極金屬52、漏極金屬53。高壓器件所有結構都設置在第二種導電類型半導體漂移區21中，第一種導電類型半導體體區和第二種導電類型半導體漂移區21實現自隔離。其他工藝過程和工作原理參見對圖3的說明。
[0053]本發明的工作原理為:
[0054]本發明的工作原理與傳統的高壓器件類似，都是應用電荷平衡原理來提高器件的擊穿電壓，但本發明提供的橫向高壓器件導通損耗低于傳統橫向高壓器件。圖1為傳統的高壓器件，包括第一種導電類型半導體襯底1、第二種導電類型半導體漂移區21、第一種導電類型半導體體區31、第一種導電類型半導體降場層34、場氧化層42、柵氧化層41、多晶硅柵極51、金屬前介質43、第二種導電類型半導體漏區23、第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32。器件導通時，電流從第二種導電類型半導體漏區23區經第二種導電類型半導體漂移區21流到第二種導電類型半導體源區22，由于第二種導電類型半導體漂移區21的濃度較低，器件的導通電阻很大，導通損耗增加。如圖2所示，為本發明提供的高壓器件，與傳統橫向高壓器件相比，本發明提供的高壓器件通過離子注入工藝在第二種導電類型半導體漂移區21中形成第一種導電類型半導體降場層34，并通過離子注入和推結工藝在第二種導電類型半導體漂移區21表面形成分段的第二種導電類型半導體重摻雜層?開態時，高濃度的重摻雜層?6i為高壓器件提供了大量的多數載流子，在器件表面形成一個低阻的導電通道，可以極大地減小器件導通電阻，從而大大的降低工藝成本。關態時，漏極金屬53加高壓，第一種導電類型半導體降場層34和第一種導電類型半導體襯底I輔助耗盡第二種導電類型半導體漂移區21和第二種導電類型半導體重摻雜層G1Nei，使得器件獲得較大的擊穿電壓。同時，分段的第二種導電類型半導體重摻雜
?6,降低器件的源端電場，避免強場效應，在表面引入多個電場尖峰，調制漂移區21的表面電場，提高器件的耐壓，從而緩解了橫向高壓功率器件中比導通電阻和耐壓的矛盾關系。因此，在功率集成電路應用中，同樣輸出電流能力的條件下，高壓半導體器件的面積得以降低。
[0055]本發明提供的一種高壓器件的制備方法步驟如下:
[0056]第一步:采用光刻和離子注入工藝，在第一種導電類型半導體襯底I中注入第二種導電類型半導體雜質，退火擴散形成第二種導電類型半導體漂移區21，所述第一種導電類型半導體襯底I的電阻率為10?200歐姆.厘米，第二種導電類型半導體漂移區21的注入劑量為lE12cnT2?2E13cnT2 ；
[0057]第二步:采用光刻和離子注入工藝，在第一種導電類型半導體襯底I中注入第一種導電類型半導體雜質，退火擴散形成第一種導電類型半導體體區31，所述第一種導電類型半導體體區31的注入劑量為lE12cm_2?5E13cm_2 ；
[0058]第三步:在第二種導電類型半導體漂移區21上表面形成場氧化層42 ；
[0059]第四步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區21中注入第一種導電類型半導體雜質，形成第一種導電類型半導體體區埋層33和第一種導電類型半導體降場層34，所述第一種導電類型半導體雜質的注入劑量為IEllcnT2?2E13cnT2 ；
[0060]第五步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區21中注入第二種導電類型半導體雜質，快速熱退火形成分段的第二種導電類型半導體重摻雜層，所述第二種導電類型半導體重摻雜層的注入劑量為IEllcnT2?2E13cm_2 ；
[0061]第六步:在部分第二種導電類型半導體源區22的上表面、第一種導電類型半導體體區31的上表面和第二種導電類型半導體漂移區21的上表面形成柵氧化層41，所述柵氧化層41的厚度為7nm?IOOnm ；
[0062]第七步:在柵氧化層41的上表面和部分場氧化層42的上表面形成多晶硅柵電極51，所述多晶硅柵極51的方塊電阻值為10?40歐姆/方塊；
[0063]第八步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區21中形成第二種導電類型半導體漏區23，在第一種導電類型半導體體區31中形成相互獨立的第二種導電類型半導體源區22、第一種導電類型半導體體接觸區32，所述第二種導電類型半導體漏區23、第二種導電類型半導體源22、第一種導電類型半導體體接觸區32的注入劑量為lE13cm2 ?2E16cm2 ；
[0064]第九步:在部分第二種導電類型半導體源22的上表面、多晶硅柵極51的上表面、氧化層42的上表面和部分第二種導電類型半導體漏區23的上表面淀積形成金屬前介質43 ；
[0065]第十步:在第一種導電類型半導體體接觸區32的上表面和第二種導電類型半導體源22的上表面形成源極金屬52，在第二種導電類型半導體漏區23的上表面形成漏極金屬53,源極金屬52和漏極金屬53與金屬前介質43連接并在金屬前介質43的上表面延伸形成場板。
[0066]其中，第二種導電類型半導體漂移區21還可以通過外延工藝形成；場氧化層42還可以在第一種導電類型半導體降場層34之后形成，可以利用場氧化層42的退火過程，對第一種導電類型半導體降場層34進行退火處理，同時器件可以集成在SOI襯底上。
[0067]本發明通過離子注入工藝在第二種導電類型半導體漂移區中形成第一種導電類型半導體降場層，并通過離子注入工藝在第一種導電類型半導體降場層上方形成第二種導電類型半導體重摻雜層。開態時，第二種導電類型半導體重摻雜層為器件提供一個低阻的表面導電通道，降低了器件的導通電阻和功耗。同時，分段的第二種導電類型半導體重摻雜層降低器件源端電場，避免強場效應，在器件表面引入多個電場尖峰，優化器件表面電場，從而提高器件的擊穿電壓。與傳統橫向高壓功率器件相比，本發明提供的高壓器件在相同芯片面積的情況下具有更小的導通電阻(或在相同的導通能力的情況下具有更小的芯片面積)。而且，本發明還提供了一種高壓器件的制造技術，其工藝較為簡單，成本較低。
[0068]本發明提供的方法中，第四步和第五步為關鍵特征步驟。
[0069]實施例1:
[0070]本例的采用工藝為，第二種導電類型半導體重摻雜層S1Nei具有多個離子注入窗口，窗口的大小相同，而窗口的間距不同，隨著向第二種導電類型半導體漏區23靠近，注入窗口間距逐漸減小，如圖12所示。圖13為第二種導電類型半導體雜質注入后的器件結構剖面圖，圖中第二種導電類型半導體雜質注入后形成分段的第二種導電類型半導體重摻雜層6廣同時，場氧化層42在第一種導電類型半導體降場層34的離子注入工藝之前形成，先形成場氧化層42，場氧化層42的退火過程不會影響后面的離子注入。分段的第二種導電類型半導體重摻雜層?6i;開態時為高壓器件提供一個低阻的表面，降低器件的比導通電阻，關態時降低器件的源端電場，避免器件提前發生擊穿，提高器件的擊穿電壓。
[0071]實施例2:
[0072]本例的采用工藝為，第二種導電類型半導體重摻雜層G1Nei具有多個離子注入窗口，窗口的大小不同，而窗口的間距相同，隨著向第二種導電類型半導體漏區23靠近，注入窗口大小逐漸增大，如圖14所示。圖15為第二種導電類型半導體雜質注入后的器件結構剖面圖，圖中第二種導電類型半導體雜質注入后形成分段的第二種導電類型半導體重摻雜層6廣同時，場氧化層42在第一種導電類型半導體降場層34的離子注入工藝之前形成，先形成場氧化層42，場氧化層42的退火過程不會影響后面的離子注入。分段的第二種導電類型半導體重摻雜層?6i;開態時為高壓器件提供一個低阻的表面，降低器件的比導通電阻，關態時降低器件的源端電場，避免器件提前發生擊穿，提高器件的擊穿電壓。本例工藝流程形成的高壓器件，其工作原理與實施例1相同。
[0073]由上述說明可得，本發明通過光刻和離子注入工藝在第二種導電類型半導體漂移區21中形成第一種導電類型半導體降場層34，通過光刻和離子注入工藝，在第二種導電類型半導體漂移區21的表面形成的第二種導電類型半導體重摻雜層e1-e”開態時，第二種導電類型半導體重摻雜層61?6i為器件提供一個表面低阻導電通道，減小了器件表面的電阻率，從而極大地降低了器件的導通電阻。關態時，線性摻雜的第二種導電類型半導體重摻雜層?6i優化器件的表面電場，避免源端電場過大，防止強場效應導致器件提前擊穿，使得新型高壓器件具有較高的擊穿電壓。因此，與傳統高壓器件相比，本發明提供的高壓器件在相同芯片面積的情況下具有更小的導通電阻(或在相同的導通能力的情況下具有更小的芯片面積)。
【權利要求】
1.一種高壓器件，其元胞結構包括第一種導電類型半導體襯底(I)、第二種導電類型半導體漂移區(21)、第二種導電類型半導體源區(22)、第二種導電類型半導體漏區(23)、第一種導電類型半導體體區(31)、第一種導電類型半導體體接觸區(32)、第一種導電類型半導體體區埋層(33)、第一種導電類型半導體降場層(34)、柵氧化層(41)、場氧化層(42)、金屬前介質(43)、多晶硅柵電極(51)、源極金屬(52)和漏極金屬(53)，所述第二種導電類型半導體漂移區(21)、第一種導電類型半導體體區(31)和第一種導電類型半導體體區埋層(33)設置在第一種導電類型半導體襯底(I)中，所述第一種導電類型半導體體區埋層(33)設置在第一種導電類型半導體體區(31)的下表面，所述第一種導電類型半導體降場層(34)和第二種導電類型半導體漏區(23)設置在第二種導電類型半導體漂移區(21)中，所述第二種導電類型半導體源區(22)和第一種導電類型半導體體接觸區(32)設置在第一種導電類型半導體體區(31)中并相互獨立，所述場氧化層(42)設置在第二種導電類型半導體漂移區(21)的上表面，所述柵氧化層(41)設置在部分第二種導電類型半導體源區(22)的上表面、第一種導電類型半導體體區(31)的上表面和第二種導電類型半導體漂移區(21)的上表面并與場氧化層(42)連接，所述多晶硅柵電極(51)設置在柵氧化層(41)的上表面和部分場氧化層(42)的上表面，所述源極金屬(52)設置在第一種導電類型半導體體接觸區(32)的上表面、部分第二種導電類型半導體源區(22)的上表面，所述漏極金屬(53)設置在部分第二種導電類型半導體漏區(23)的上表面，所述金屬前介質(43)填充在源極金屬(52)和漏極金屬(53)之間,源極金屬(52)和漏極金屬(53)在金屬前介質(43)上表面延伸形成場板，其特征在于，還包括第二種導電類型半導體重摻雜層，所述第二種導電類型半導體重摻雜層由分為多段的第二種導電類型半導體區域構成并設置在第一種導電類型半導體降場層(34)和場氧化層(42)之間。
2.根據權利要求1所述的一種高壓器件，其特征在于，還包括第二種導電類型半導體埋層(24)，所述第二種導電類型半導體埋層(24)設置在第二種導電類型半導體漂移區(21)中并位于第一種導電類型.半導體降場層(34)的下表面。
3.根據權利要求1或2所述的一種高壓器件，其特征在于，所述第一種導電類型半導體體區(31)和第一種導電類型半導體體區埋層(33)設置在第二種導電類型半導體漂移區(21)中。
4.根據權利要求3所述的一種高壓器件，其特征在于，所述第二種導電類型半導體漂移區(21)設置在第一種導電類型半導體襯底(I)的上表面。
5.根據權利要求4所述的一種高壓器件，其特征在于，還包括SOI襯底(2)，所述SOI襯底(2)設置在第一種導電類型半導體襯底(I)和第二種導電類型半導體漂移區(21)之間并分別與第一種導電類型半導體襯底(I)和第二種導電類型半導體漂移區(21)連接。
6.一種高壓器件的制造方法，其特征在于，包括以下步驟: 第一步:采用光刻和離子注入工藝，在第一種導電類型半導體襯底(I)中注入第二種導電類型半導體雜質，退火擴散形成第二種導電類型半導體漂移區(21 )，所述第一種導電類型半導體襯底(I)的電阻率為10~200歐姆?厘米，第二種導電類型半導體漂移區(21)的注入劑量為lE12cnT2~2E13cnT2 ； 第二步:采用光刻和離子注入工藝，在第一種導電類型半導體襯底(I)中注入第一種導電類型半導體雜質，退火擴散形成第一種導電類型半導體體區(31 )，第一種導電類型半導體體區(31)與第二種導電類型半導體漂移區(21)連接，所述第一種導電類型半導體體區(31)的注入劑量為lE12cnT2~5E13cnT2 ； 第三步:在第二種導電類型半導體漂移區(21)上表面形成場氧化層(42)； 第四步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區(21)中注入第一種導電類型半導體雜質，形成第一種導電類型半導體體區埋層(33)和第一種導電類型半導體降場層(34)，所述第一種導電類型半導體雜質的注入劑量為IEllcm-2~2E13cm-2 ； 第五步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區(21)中注入第二種導電類型半導體雜質，快速熱退火形成分段的第二種導電類型半導體重摻雜層，所述第二種導電類型半導體重摻雜層的注入劑量為IEllcnT2~2E13cm-2 ； 第六步:在部分第二種導電類型半導體源區(22)的上表面、第一種導電類型半導體體區(31)的上表面和第二種導電類型半導體漂移區(21)的上表面形成柵氧化層(41)，所述柵氧化層(41)的厚度為7nm~IOOnm; 第七步:在柵氧化層(41)的上表面和部分場氧化層(42)的上表面形成多晶硅柵電極(51)，所述多晶硅柵極(51)的方塊電阻值為10~40歐姆/方塊； 第八步:采用光刻和離子注入工藝，在第二種導電類型半導體漂移區(21)中形成第二種導電類型半導體漏區(23)，在第一種導電類型半導體體區(31)中形成相互獨立的第二種導電類型半導體源區(22)、第一種導電類型半導體體接觸區(32)，所述第二種導電類型半導體漏區(23)、第二種導電類型半導體源(22)、第一種導電類型半導體體接觸區(32)的注入劑量為lE13cnT2~2E16cnT2 ； 第九步:在部分第二種導電類型半導體源(22)的上表面、多晶硅柵極(51)的上表面、氧化層(42)的上表面和部分第二種導電類型半導體漏區(23)的上表面淀積形成金屬前介質(43)； 第十步:在第一種導電類型半導體體接觸區(32)的上表面和第二種導電類型半導體源(22)的上表面形成源極金屬(52)，在第二種導電類型半導體漏區(23)的上表面形成漏極金屬(53),源極金屬(52)和漏極金屬(53)與金屬前介質(43)連接并在金屬前介質(43)的上表面延伸形成場板。
7.根據權利要求6所述的一種高壓器件的制備方法，其特征在于，所述第一步為采用外延工藝形成第二種導電類型半導體漂移區(21)。
【文檔編號】H01L21/336GK103474466SQ201310418088
【公開日】2013年12月25日 申請日期:2013年9月13日 優先權日:2013年9月13日
【發明者】喬明, 李燕妃, 蔡林希, 吳文杰, 許琬, 陳濤, 胡利志, 張波 申請人:電子科技大學