淺溝槽隔離結構的形成方法
【專利摘要】本發明提出一種淺溝槽隔離結構的形成方法，在形成淺溝槽隔離區之后，對所述半導體襯底在淺溝槽隔離區的拐角處進行離子注入處理，能夠降低拐角處的應力，使后續在拐角處形成第三介質層不易被擊穿，進而提高器件的性能。
【專利說明】 淺溝槽隔離結構的形成方法
【技術領域】
[0001]本發明涉及半導體制造領域，尤其涉及一種淺溝槽隔離結構的形成方法。
【背景技術】
[0002]淺溝槽隔離結構通常形成于半導體襯底之中，填充介質層用于隔離半導體器件。現有技術中的淺溝槽隔離結構形成步驟包括:
[0003]提供半導體襯底10，在所述半導體襯底10上依次形成氧化層20、硬掩膜層30，如圖1所示；
[0004]依次刻蝕所述掩膜層30、氧化層20以及半導體襯底10，形成淺溝槽隔離區11暴露出半導體襯底10，如圖2所示；
[0005]在溝槽隔離區11暴露出的半導體襯底10表面形成襯氧化層40，如圖3所示；
[0006]在所述襯氧化層40以及所述硬掩膜層30的表面形成淺溝槽隔離結構50，所述淺溝槽隔離結構50填充所述淺溝槽隔離區，其中所述淺溝槽隔離結構50的材質為二氧化硅；
[0007]使用化學機械平坦化工藝研磨去除所述硬掩膜層30以及部分淺溝槽隔離結構，暴露出氧化層20，如圖5所示。
[0008]然而在后續形成器件時，器件中的柵極會有一部分搭在所述淺溝槽隔離結構50上，即柵極形成在氧化層20以及淺溝槽隔離結構50上。在器件形成之后通常對器件進行一系列測試，以檢測器件的性能是否符合標準。其中一項檢測是對器件進行通電，測試氧化層20的抗擊穿能力。然而，由于淺溝槽隔離結構50與所述半導體襯底10的拐角處(如圖5虛線所示)形成的二氧化硅較薄，同時拐角處受到的應力較大；因此，在對器件進行通電測試氧化層20的抗擊穿能力時，拐角處的二氧化硅通常是最薄弱，最容易被擊穿的部分，這就造成器件的性能不穩定，不利于提高半導體器件整體的穩定性。
[0009]那么如何避免上述問題，提高拐角處二氧化硅的抗擊穿性能便成為本領域技術人員急需解決的技術問題。
【發明內容】
[0010]本發明的目的在于提供一種淺溝槽隔離結構的形成方法，能夠提升拐角處介質層的抗擊穿性能。
[0011]為了實現上述目的，本發明提出一種淺溝槽隔離結構的形成方法，包括步驟:
[0012]提供半導體襯底，在所述半導體襯底上依次形成第一介質層和硬掩膜層；
[0013]依次刻蝕所述硬掩膜層、第一介質層以及半導體襯底，形成淺溝槽隔離區，所述半導體襯底在所述淺溝槽隔離區處存在拐角；
[0014]在所述淺溝槽隔離區內形成第二介質層，所述第二介質層暴露出所述拐角；
[0015]對所述拐角進行離子注入處理，所述離子注入處理使用的離子束與水平線呈預定夾角；
[0016]在所述第二介質層表面形成第三介質層。
[0017]進一步的，所述離子注入處理使用的離子束包括銻離子、碳離子和氮離子。
[0018]進一步的，所述離子注入處理使用的離子束包括C2BltlH12和氧離子。
[0019]進一步的，所述離子注入處理使用的離子束包括BF2離子、碳離子和氮離子。
[0020]進一步的，所述離子注入處理的離子能量范圍是3KeV?30KeV。
[0021]進一步的，所述離子注入處理的離子劑量范圍是lel5/cm2?lel6/cm2。
[0022]進一步的，所述離子注入處理的離子束與水平線呈預定夾角的范圍是10°?35。。
[0023]進一步的，在刻蝕所述硬掩膜層、第一介質層以及半導體襯底形成淺溝槽隔離區之后，對所述半導體襯底在淺溝槽隔離區處的拐角進行回刻蝕。
[0024]進一步的，所述第一介質層的材質為二氧化硅，厚度范圍是100埃?400埃。
[0025]進一步的，所述硬掩膜層的材質為氮化硅，厚度范圍是400埃?800埃。
[0026]進一步的，所述第二介質層與所述第三介質層的材質均為二氧化硅。
[0027]與現有技術相比，本發明的有益效果主要體現在:在形成淺溝槽隔離區之后，對所述半導體襯底在淺溝槽隔離區的拐角處進行離子注入處理，能夠降低拐角處的應力，使后續在拐角處形成第三介質層不易被擊穿，進而提高器件的性能。
【專利附圖】
【附圖說明】
[0028]圖1至圖4為現有技術中淺溝槽隔離結構形成的剖面示意圖；
[0029]圖5為本發明一實施例中淺溝槽隔離結構的形成方法的流程圖；
[0030]圖6至圖11為本發明一實施例中淺溝槽隔離結構的形成方法的剖面示意圖。
【具體實施方式】
[0031]以下結合附圖和具體實施例對本發明提出的淺溝槽隔離結構的形成方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
[0032]請參考圖5，在本實施例中，提出一種淺溝槽隔離結構的形成方法，包括步驟:
[0033]SlOO:提供半導體襯底100，在所述半導體襯底100上依次形成第一介質層200和硬掩膜層300，如圖6所示；
[0034]其中，所述半導體襯底100可以為硅襯底、硅鍺襯底或絕緣體上硅襯底；其中，所述第一介質層200的材質為二氧化硅，其厚度范圍是100埃?400埃，例如是200埃；所述硬掩膜層300的材質為氮化硅，其厚度范圍是400埃?800埃，例如是500埃，作為刻蝕的掩膜層。
[0035]S200:依次刻蝕所述硬掩膜層300、第一介質層200以及半導體襯底100，形成淺溝槽隔離區110，所述半導體襯底100在所述淺溝槽隔離區110處存在拐角，如圖7虛線所示；
[0036]在形成淺溝槽隔離區110之后，使用濕法刻蝕對所述半導體襯底100以及所述硬掩膜層300和第一介質層200進行回刻蝕(Pull-Back)處理，從而使所述半導體襯底100在淺溝槽隔離區110處的拐角暴露更多面積，便于后續形成較厚的介質層，提高拐角處介質層的抗擊穿能力。
[0037]S300:在所述淺溝槽隔離區110內形成第二介質層400，所述第二介質層400暴露出所述拐角，如圖8所示；
[0038]在該步驟中，形成的第二介質層400為了保護所述半導體襯底100的其他區域，避免后續進行離子注入處理時對所述半導體襯底100的其他區域造成傷害，同時暴露出所述拐角便于后續對所述拐角進行離子注入處理。
[0039]S400:對所述拐角進行離子注入處理，所述離子注入處理使用的離子束與水平線呈預定夾角α，如圖9所示；
[0040]在該步驟中，所述離子束可以包括銻離子(Sb)、碳離子(C)和氮離子(N)或者包括C2B10H12和氧離子(O)或者包括BF2離子、碳離子(C)和氮離子(N);所述離子注入處理的離子能量范圍是3KeV?30KeV，例如是IlOKeV ;所述離子注入處理的離子劑量范圍是lel5/cm2?lel6/cm2，例如是2el5/cm2 ;所述離子注入處理的離子束與水平線呈預定夾角的范圍是10°?35°，例如是20°，從而可以在拐角處形成含有B或Sb的區域500，如圖10所示。
[0041]其中C或者N能夠起到對B或者Sb的抑制作用，也就是當B或者Sb被注入至半導體襯底100的拐角處以及所述第二介質層400時，C或N能夠將B或者Sb限制在注入時區域500的位置，防止其流失，避免造成離子注入處理的效果大大降低；由于離子注入之后能夠降低拐角處的應力，從而能夠提高拐角處形成的介質層的抗擊穿能力，進而能夠提高器件的穩定性。
[0042]S500:在所述第二介質層400表面形成第三介質層；
[0043]其中，所述第二介質層400與所述第三介質層同為二氧化硅，并構成了所述淺溝槽隔離結構600，如圖11所示。
[0044]綜上，在本發明實施例提供的淺溝槽隔離結構的形成方法中，在形成淺溝槽隔離區之后，對所述半導體襯底在淺溝槽隔離區的拐角處進行離子注入處理，能夠降低拐角處的應力，使后續在拐角處形成第三介質層不易被擊穿，進而提高器件的性能。
[0045]上述僅為本發明的優選實施例而已，并不對本發明起到任何限制作用。任何所屬【技術領域】的技術人員，在不脫離本發明的技術方案的范圍內，對本發明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍屬于本發明的保護范圍之內。
【權利要求】
1.一種淺溝槽隔離結構的形成方法，包括步驟: 提供半導體襯底，在所述半導體襯底上依次形成第一介質層和硬掩膜層； 依次刻蝕所述硬掩膜層、第一介質層以及半導體襯底，形成淺溝槽隔離區，所述半導體襯底在所述淺溝槽隔離區處存在拐角； 在所述淺溝槽隔離區內形成第二介質層，所述第二介質層暴露出所述拐角； 對所述拐角進行離子注入處理，所述離子注入處理使用的離子束與水平線呈預定夾角； 在所述第二介質層表面形成第三介質層。
2.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述離子注入處理使用的離子束包括銻離子、碳離子和氮離子。
3.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述離子注入處理使用的離子束包括C2BltlH12和氧離子。
4.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述離子注入處理使用的離子束包括BF2離子、碳離子和氮離子。
5.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述離子注入處理的離子能量范圍是3KeV?30KeV。
6.如權利要求5所述的淺溝槽隔離結構的形成方法，其特征在于，所述離子注入處理的離子劑量范圍是lel5/cm2?lel6/cm2。
7.如權利要求6所述的淺溝槽隔離結構的形成方法，其特征在于，所述離子注入處理的離子束與水平線呈預定夾角的范圍是10°?35°。
8.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，在刻蝕所述硬掩膜層、第一介質層以及半導體襯底形成淺溝槽隔離區之后，對所述半導體襯底在淺溝槽隔離區處的拐角進行回刻蝕。
9.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述第一介質層的材質為二氧化硅，厚度范圍是100埃?400埃。
10.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述硬掩膜層的材質為氮化硅，厚度范圍是400埃?800埃。
11.如權利要求1所述的淺溝槽隔離結構的形成方法，其特征在于，所述第二介質層與所述第三介質層的材質均為二氧化硅。
【文檔編號】H01L21/762GK104425345SQ201310407724
【公開日】2015年3月18日 申請日期:2013年9月9日 優先權日:2013年9月9日
【發明者】趙猛 申請人:中芯國際集成電路制造(上海)有限公司