一種陣列基板及其制作方法、顯示裝置制造方法
【專利摘要】本發明實施例公開了一種陣列基板及其制作方法、顯示裝置，涉及顯示【技術領域】，能夠簡化陣列基板的結構，減少陣列基板制作過程中的構圖次數，提高陣列基板的良品率。該陣列基板包括襯底基板、柵線、數據線、陣列排布在所述襯底基板上的薄膜晶體管、像素電極和鈍化層，所述薄膜晶體管包括柵極、有源層、源極和漏極，所述像素電極和所述有源層、所述漏極同層設置且一體成型。本發明應用于液晶顯示器。
【專利說明】一種陣列基板及其制作方法、顯示裝置
【技術領域】
[0001]本發明涉及顯示【技術領域】，尤其涉及一種陣列基板及其制作方法、顯示裝置。
【背景技術】
[0002]液晶顯示器是一種平面超薄的顯示設備，其具有體積小、厚度薄、重量輕、耗能少、輻射低等優點，廣泛應用于各種電子顯示設備中。液晶顯示器的顯示效果主要由液晶顯示面板決定，液晶顯示面板主要包括陣列基板、彩膜基板以及位于兩塊基板之間的液晶分子層。其中，陣列基板在很大程度上決定了液晶顯示面板的響應時間和顯示效果。
[0003]陣列基板上通常包括薄膜晶體管、像素電極等結構，其中薄膜晶體管具體包括柵極、有源層、源極、漏極等結構。在底柵型薄膜晶體管陣列基板制作過程中，通常需要5次構圖工藝分別形成柵極、有源層、源極和漏極、漏極過孔以及像素電極。頂柵型薄膜晶體管陣列基板的制作則需要經過更加復雜的構圖工藝以形成各層結構。
[0004]發明人發現，傳統的陣列基板結構復雜，需要經過多次構圖工藝才能制作形成，成本較高，且多次構圖工藝中存在對位誤差問題，降低了陣列基板的良品率。
【發明內容】
[0005]本發明所要解決的技術問題在于提供一種陣列基板及其制作方法、顯示裝置，能夠簡化陣列基板的結構，減少陣列基板制作過程中的構圖次數，提高了陣列基板的良品率。
[0006]為解決上述技術問題，本發明實施例提供的一種陣列基板采用如下技術方案:
[0007]—種陣列基板，包括襯底基板、柵線、數據線、陣列排布在所述襯底基板上的薄膜晶體管、像素電極和鈍化層，所述薄膜晶體管包括柵極、有源層、源極和漏極，所述像素電極和所述有源層、所述漏極同層設置且一體成型。
[0008]所述薄膜晶體管為底柵型薄膜晶體管，所述陣列基板包括位于所述襯底基板上的所述柵線和所述柵極，位于所述柵線和所述柵極之上的第一絕緣層，位于所述第一絕緣層之上的所述有源層、所述漏極和所述像素電極，位于所述有源層、所述漏極和所述像素電極之上的所述數據線和所述源極，以及位于所述數據線和所述源極之上的所述鈍化層，其中，所述薄膜晶體管的源極連接所述有源層。
[0009]所述薄膜晶體管為頂柵型薄膜晶體管，所述陣列基板包括位于所述襯底基板上的所述有源層、所述漏極和所述像素電極，位于所述有源層、所述漏極和所述像素電極之上的第一絕緣層，位于所述第一絕緣層之上的所述柵線和柵極，位于所述柵線和所述柵極之上的第二絕緣層，位于所述第二絕緣層之上的所述數據線和所述源極，以及位于所述數據線和所述源極之上的所述鈍化層，其中，所述第一絕緣層和所述第二絕緣層設置有對應所述有源層的過孔，所述薄膜晶體管的源極通過所述過孔連接所述有源層。
[0010]所述薄膜晶體管為底柵型薄膜晶體管，所述鈍化層還包括對應所述像素電極的開□。
[0011]所述薄膜晶體管為頂柵型薄膜晶體管，所述第一絕緣層、所述第二絕緣層和所述鈍化層還包括對應所述像素電極的開口。
[0012]所述陣列基板還包括:位于所述鈍化層之上的公共電極。
[0013]所述公共電極上有狹縫。
[0014]所述有源層、所述漏極和所述像素電極的材質為氧化物半導體材料；所述有源層、所述漏極和所述像素電極的厚度為20?1000 A。
[0015]以上所述的實施例提供了一種陣列基板，該陣列基板包括具有如上所述的結構。該陣列基板上像素電極、有源層和漏極同層設置且一體成型，簡化了陣列基板的結構，在陣列基板的制作過程中可以有效減少構圖工藝次數，節約了成本。同時，還避免了多次構圖工藝存在的對位誤差問題，提高了陣列基板的良品率，應用該陣列基板的顯示面板具有更好的顯示效果。
[0016]本發明實施例還提供了一種顯示裝置，包括如上所述的陣列基板。
[0017]為了進一步解決上述問題，本發明實施例還提供了一種陣列基板的制作方法，采用如下技術方案:
[0018]一種陣列基板的制作方法，該陣列基板包括襯底基板、柵線、數據線、陣列排布在所述襯底基板上的薄膜晶體管、像素電極和鈍化層，所述薄膜晶體管包括柵極、有源層、源極和漏極，該制作方法包括:
[0019]形成包括所述有源層和所述漏極以及所述像素電極的圖形；所述像素電極和所述有源層、所述漏極同層設置且一體成型。
[0020]所述薄膜晶體管為底柵型薄膜晶體管，該制作方法還包括:
[0021]在所述襯底基板上，形成包括所述柵線和柵極的圖形；
[0022]在所述柵線和所述柵極的圖形上，形成第一絕緣層；
[0023]在所述第一絕緣層上形成所述有源層和所述漏極以及所述像素電極的圖形；
[0024]在所述有源層和所述漏極以及所述像素電極的圖形上，形成包括所述數據線和源極的圖形，所述源極連接所述有源層；
[0025]在所述數據線和所述源極的圖形上，形成所述鈍化層。
[0026]所述薄膜晶體管為頂柵型薄膜晶體管，該制作方法還包括:
[0027]在襯底基板上形成所述有源層和所述漏極以及所述像素電極的圖形；
[0028]在所述有源層和所述漏極以及所述像素電極的圖形上，形成第一絕緣層；
[0029]在所述第一絕緣層上，形成包括所述柵線和柵極的圖形；
[0030]在所述柵線和所述柵極的圖形上，形成第二絕緣層，所述第一絕緣層和所述第二絕緣層設置有對應所述有源層的過孔；
[0031]在所述第二絕緣層上，形成包括所述數據線和所述源極的圖形，所述源極通過所述過孔連接所述有源層；
[0032]在所述數據線和所述源極的圖形上，形成所述鈍化層。
[0033]所述薄膜晶體管為底柵型薄膜晶體管，所述制作方法還包括:在所述鈍化層上形成對應所述像素電極的開口。
[0034]所述薄膜晶體管為頂柵型薄膜晶體管，所述制作方法還包括:在所述第一絕緣層、所述第二絕緣層和所述鈍化層上形成對應所述像素電極的開口。
[0035]所述制作方法還包括:在所述鈍化層上形成公共電極的圖形。[0036]所述制作方法還包括:在所述公共電極上形成狹縫。
[0037]所述有源層、所述漏極和所述像素電極使用氧化物半導體材料形成；所述有源層、所述漏極和所述像素電極的厚度為20?1000 A。
[0038]以上所述的實施例提供了一種陣列基板的制作方法，該制作方法包括形成包括有源層和漏極以及像素電極的圖形；像素電極和有源層、漏極同層設置且一體成型。該制作方法經過較少的構圖工藝次數即可制作陣列基板，工藝簡單，成本較低，減少了陣列基板在制作過程中的對位誤差問題，且制作的陣列基板良品率較高。
【專利附圖】
【附圖說明】
[0039]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0040]圖1為本發明實施例中的一種底柵型薄膜晶體管陣列基板平面圖；
[0041]圖2為本發明實施例中的圖1所示的底柵型薄膜晶體管陣列基板沿1-1’方向的剖面圖；
[0042]圖3為本發明實施例中陣列基板的制作方法流程圖；
[0043]圖4為本發明實施例中的另一種底柵型薄膜晶體管陣列基板示意圖；
[0044]圖5為本發明實施例中的底柵型薄膜晶體管陣列基板的制作方法流程圖；
[0045]圖6為本發明實施例中的一種頂柵型薄膜晶體管陣列基板平面圖；
[0046]圖7為本發明實施例中的圖6所示的一種頂柵型薄膜晶體管陣列基板沿1-1’方向的剖面圖；
[0047]圖8為本發明實施例中的另一種頂柵型薄膜晶體管陣列基板示意圖；
[0048]圖9為本發明實施例中的頂柵型薄膜晶體管陣列基板的制作方法流程圖；
[0049]圖10為本發明實施例中的一種底柵型薄膜晶體管高級超維場轉換技術型陣列基板平面圖；
[0050]圖11為本發明實施例中的圖10所示的底柵型薄膜晶體管高級超維場轉換技術型陣列基板沿1-1’方向的剖面圖；
[0051]圖12為本發明實施例中的底柵型薄膜晶體管高級超維場轉換技術型陣列基板的制作方法流程圖；
[0052]圖13為本發明實施例中的頂柵型薄膜晶體管高級超維場轉換技術型陣列基板平面圖；
[0053]圖14為本發明實施例中的圖13所示的頂柵型薄膜晶體管高級超維場轉換技術型陣列基板沿1-1’方向的剖面圖；
[0054]圖15為本發明實施例中的頂柵型薄膜晶體管高級超維場轉換技術型陣列基板的制作方法流程圖。
[0055]附圖標記說明:
[0056]
【權利要求】
1.一種陣列基板，包括襯底基板、柵線、數據線、陣列排布在所述襯底基板上的薄膜晶體管、像素電極和鈍化層，所述薄膜晶體管包括柵極、有源層、源極和漏極，其特征在于， 所述像素電極和所述有源層、所述漏極同層設置且一體成型。
2.根據權利要求1所述的陣列基板，其特征在于， 所述薄膜晶體管為底柵型薄膜晶體管，所述陣列基板包括位于所述襯底基板上的所述柵線和所述柵極，位于所述柵線和所述柵極之上的第一絕緣層，位于所述第一絕緣層之上的所述有源層、所述漏極和所述像素電極，位于所述有源層、所述漏極和所述像素電極之上的所述數據線和所述源極，以及位于所述數據線和所述源極之上的所述鈍化層，其中，所述薄膜晶體管的源極連接所述有源層。
3.根據權利要求1所述的陣列基板，其特征在于， 所述薄膜晶體管為頂柵型薄膜晶體管，所述陣列基板包括位于所述襯底基板上的所述有源層、所述漏極和所述像素電極，位于所述有源層、所述漏極和所述像素電極之上的第一絕緣層，位于所述第一絕緣層之上的所述柵線和柵極，位于所述柵線和所述柵極之上的第二絕緣層，位于所述第二絕緣層之上的所述數據線和所述源極，以及位于所述數據線和所述源極之上的所述鈍化層，其中，所述第一絕緣層和所述第二絕緣層設置有對應所述有源層的過孔，所述薄膜晶體管的源極通過所述過孔連接所述有源層。
4.根據權利要求2所述的陣列基板，其特征在于， 所述鈍化層還包括對應所述像素電極的開口。
5.根據權利要求3所述的陣列基板，其特征在于， 所述第一絕緣層、所述第二絕緣層和所述鈍化層還包括對應所述像素電極的開口。
6.根據權利要求2或3 所述的陣列基板，其特征在于，還包括: 位于所述鈍化層之上的公共電極。
7.根據權利要求6所述的陣列基板，其特征在于， 所述公共電極上有狹縫。
8.根據權利要求1-3任一項所述的陣列基板，其特征在于， 所述有源層、所述漏極和所述像素電極的材質為金屬氧化物半導體材料；所述有源層、所述漏極和所述像素電極的厚度為20-1000
9.一種顯示裝置，其特征在于，包括如權利要求1-8任一項所述的陣列基板。
10.一種陣列基板的制作方法，該陣列基板包括襯底基板、柵線、數據線、陣列排布在所述襯底基板上的薄膜晶體管、像素電極和鈍化層，所述薄膜晶體管包括柵極、有源層、源極和漏極，其特征在于，該制作方法包括: 形成包括所述有源層和所述漏極以及所述像素電極的圖形；所述像素電極和所述有源層、所述漏極同層設置且一體成型。
11.根據權利要求10所述的制作方法，其特征在于，所述薄膜晶體管為底柵型薄膜晶體管，該制作方法還包括: 在所述襯底基板上，形成包括所述柵線和柵極的圖形； 在所述柵線和所述柵極的圖形上，形成第一絕緣層； 在所述第一絕緣層上形成所述有源層和所述漏極以及所述像素電極的圖形；在所述有源層和所述漏極以及所述像素電極的圖形上，形成包括所述數據線和源極的圖形，所述源極連接所述有源層； 在所述數據線和所述源極的圖形上，形成所述鈍化層。
12.根據權利要求10所述的制作方法，其特征在于，所述薄膜晶體管為頂柵型薄膜晶體管，該制作方法還包括: 在襯底基板上形成所述有源層和所述漏極以及所述像素電極的圖形； 在所述有源層和所述漏極以及所述像素電極的圖形上，形成第一絕緣層； 在所述第一絕緣層上，形成包括所述柵線和柵極的圖形； 在所述柵線和所述柵極的圖形上，形成第二絕緣層，所述第一絕緣層和所述第二絕緣層設置有對應所述有源層的過孔； 在所述第二絕緣層上，形成包括所述數據線和所述源極的圖形，所述源極通過所述過孔連接所述有源層； 在所述數據線和所述源極的圖形上，形成所述鈍化層。
13.根據權利要求11所述的制作方法，其特征在于，還包括: 在所述鈍化層上形成對應所述像素電極的開口。
14.根據權利要求12所述的制作方法，其特征在于，還包括: 在所述第一絕緣層、所述第二絕緣層和所述鈍化層上形成對應所述像素電極的開口。
15.根據權利要求11或12所述的制作方法，其特征在于，還包括: 在所述鈍化層上形成公共電極的圖形。
16.根據權利要求15所述的制作方法，其特征在于，還包括: 在所述公共電極上形成狹縫。
17.根據權利要求10-12任一項所述的制作方法，其特征在于， 所述有源層、所述漏極和所述像素電極使用金屬氧化物半導體材料形成；所述有源層、所述漏極和所述像素電極的厚度力20 -lOOO L.
【文檔編號】H01L21/77GK103456742SQ201310379214
【公開日】2013年12月18日 申請日期:2013年8月27日 優先權日:2013年8月27日
【發明者】程鴻飛 申請人:京東方科技集團股份有限公司