Rfldmos器件及其制造方法
【專利摘要】本發明公開了一種RFLDMOS器件，在多晶硅柵的頂部表面形成的第一金屬硅化物層的厚度大于在源漏區表面形成的第二金屬硅化物層的厚度，第二金屬硅化物層形成在源區和漏區的接觸孔底部。本發明還公開了一種RFLDMOS器件的制造方法。本發明通過第一金屬硅化層的加厚能降低柵極的電阻，容易保證柵極低電阻；能通過降低第二金屬硅化物層的厚度來降低第二金屬硅化物層對源區和漏區的第二導電類型重摻雜區的消耗，使RFLDMOS器件的反向擊穿電壓穩定，從而能整體提高器件的擊穿電壓、提高器件的可靠性。本發明不需要額外采用光刻版來定義第二金屬硅化物層的形成區域，能減少一個光刻工藝步驟，降低工藝成本。
【專利說明】RFLDMOS器件及其制造方法
【技術領域】
[0001]本發明涉及半導體集成電路制造領域，特別是涉及一種射頻橫向場效應晶體管(RF LDMOS)器件；本發明還涉及一種RFLDMOS器件的制造方法。
【背景技術】
[0002]射頻橫向場效應晶體管(RF LDMOS)是應用于射頻基站和廣播站的常用器件。如圖1所示，是現有RFLDMOS器件的結構示意圖，以N型器件為例，現有RFLDMOS器件包括:P型重摻雜即P+摻雜的娃襯底101,娃襯底101的摻雜濃度大于le20cm 3 ；P型輕摻雜的娃外延層102，硅外延層102的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層102摻雜越低、厚度越厚；柵介質層如柵氧化層103和多晶硅柵104 ；N型漂移區105，形成于硅外延層102中；P型摻雜的溝道區106，溝道區105和漂移區106在橫向上直接接觸或通過硅外延層102連接；N型重摻雜即N+摻雜的源區107、漏區108 ;溝道引出區109，由形成于所述溝道區106中的P型重摻雜區組成，所述溝道引出區109和所述源區108接觸。在源區107、漏區108和多晶硅柵104的表面形成有金屬硅化物111 ;氧化硅層110用于定義出源區107、漏區108的形成金屬娃化物110的區域。源區107表面的金屬娃化物111還覆蓋到溝道引出區109的表面。層間膜112，該層間膜112為金屬前介質層(PMD)。下沉通孔113，穿過所述層間膜112、所述溝道引出區109、所述溝道區107和所述硅外延層102，所述下沉通孔113的底部進入到所述硅襯底101中，所述下沉通孔113用于實現所述源區107和所述硅襯底101的連接；在下沉通孔113的位于所述層間膜112底部的硅表面也形成有金屬硅化物層。接觸孔114，穿過層間膜112并和源區107和漏區108頂部的金屬硅化物111接觸，用于分別將源區107和漏區108引出，源區107和漏區108上方都有多個寬度較小的接觸孔114組成。
[0003]在現有射頻LDMOS工藝中，為了獲得較小的柵極電阻，需要將柵極金屬硅化物即多晶硅柵104上的金屬硅化物111厚度做厚。由于源/漏極金屬硅化物即源區107和漏區108上的金屬硅化物111與柵極金屬硅化物是同一步淀積形成的，導致源/漏極金屬硅化物的厚度過厚，大量消耗了源區107和漏區108的N型重摻雜，從而致使射頻LDMOS反向擊穿時有較大的漏電流，擊穿電壓也不夠穩定，從而導致器件可靠性的降低。
【發明內容】
[0004]本發明所要解決的技術問題是提供一種RFLDMOS器件，能保證柵極低電阻，同時又能減少源漏區的N型重摻雜的消耗，從而能提高器件的擊穿電壓、提高器件的可靠性。為此，本發明還提供一種RFLDMOS器件的制造方法。
[0005]為解決上述技術問題，本發明提供的RFLDMOS器件包括:
[0006]第一導電類型重摻雜的娃襯底。
[0007]第一導電類型摻雜的娃外延層，該娃外延層形成于所述娃襯底表面上。
[0008]漂移區，由形成于所述硅外延層的選定區域中的第二導電類型離子注入區組成，所述漂移區的頂部表面和所述硅外延層的頂部表面相平、所述漂移區的深度小于所述硅外延層的厚度。
[0009]溝道區，由形成于所述硅外延層的選定區域中的第一導電類型離子注入區組成，所述溝道區的頂部表面和所述硅外延層的頂部表面相平、所述溝道區的深度小于所述硅外延層的厚度；所述溝道區和所述漂移區在橫向上直接接觸，或者所述溝道區和所述漂移區在橫向上通過所述娃外延層相連接。
[0010]多晶硅柵，形成于所述硅外延層上方，所述多晶硅柵和所述硅外延層間隔離有柵介質層，所述多晶硅柵覆蓋部分所述溝道區并延伸到所述漂移區上方，被所述多晶硅柵覆蓋的所述溝道區表面用于形成溝道。
[0011]源區，由形成于所述溝道區中的第二導電類型重摻雜區組成，所述源區和所述多晶硅柵的第一側自對準。
[0012]漏區，由形成于所述漂移區中的第二導電類型重摻雜區組成，所述漏區和所述多晶硅柵的第二側相隔一橫向距離。
[0013]溝道引出區，由形成于所述溝道區中的第一導電類型重摻雜區組成，所述溝道引出區和所述源區接觸。
[0014]在所述多晶硅柵的頂部表面形成有第一金屬硅化物層，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻。
[0015]層間膜，所述層間膜覆蓋形成有所述第一金屬硅化物層的所述多晶硅柵，以及所述層間膜覆蓋所述多晶硅柵外部的形成有所述源區、所述漏區和所述溝道引出區的所述硅外延層表面。
[0016]在所述源區和所述漏區的頂部分別形成有接觸孔，所述接觸孔穿過所述層間膜和對應的所述源區或所述漏區接觸，在所述接觸孔底部的所述源區或所述漏區表面增加了一次第二導電類型離子注入且在該第二導電類型離子注入區表面形成有第二金屬硅化物層，所述第二金屬硅化物層和其底部的第二導電類型離子注入區形成歐姆接觸；所述源區頂部的所述接觸孔和所述第二金屬硅化物層還橫向延伸到所述溝道引出區表面并和所述溝道引出區相接觸。
[0017]下沉通孔，所述下沉通孔穿過所述層間膜、所述溝道引出區、所述溝道區和所述硅外延層，所述下沉通孔的底部進入到所述硅襯底中，所述下沉通孔用于實現所述源區和所述硅襯底的連接，所述下沉通孔的位于所述層間膜底部的硅表面形成有第三金屬硅化物層，該第三金屬硅化物層和其底部的硅形成歐姆接觸。
[0018]所述第一金屬硅化物層、所述第二金屬硅化物層和所述第三金屬硅化物層都由形成有硅表面的鈦或氮化鈦經快速熱退火后形成，所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，所述第二金屬硅化物層和所述第三金屬硅化物層的厚度相同，通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區和所述漏區的第二導電類型重摻雜區的消耗，使RFLDMOS器件的反向擊穿電壓穩定。
[0019]進一步的改進是，所述第一金屬硅化物層由1000埃的第一鈦層經快速熱退火后形成；所述第二金屬硅化物層和所述第三金屬硅化物層由300埃的第二鈦和氮化鈦層經快速熱退火后形成。
[0020]進一步的改進是，所述源區頂部的所述接觸孔的寬度為0.6微米?0.8微米。
[0021]進一步的改進是，所述RFLDMOS器件為N型器件，所述第一導電類型為P型，所述第二導電類型為N型；或者，所述RFLDMOS器件為P型器件，所述第一導電類型為N型，所述第二導電類型為P型。
[0022]為解決上述技術問題，本發明提供的RFLDMOS器件的制造方法包括如下步驟:
[0023]步驟一、在第一導電類型重摻雜的硅襯底表面上外延生長形成第一導電類型摻雜的娃外延層。
[0024]步驟二、在所述硅外延層表面依次淀積柵介質層、多晶硅，對所述多晶硅進行注入摻雜。
[0025]步驟三、采用光刻刻蝕工藝對所述多晶硅進行刻蝕形成多晶硅柵。
[0026]步驟四、在形成有所述多晶硅柵的所述硅外延層中進行全面第二導電類型離子注入，由位于所述多晶硅柵第二側的第二導電類型離子注入區組成漂移區，所述漂移區的頂部表面和所述硅外延層的頂部表面相平、所述漂移區的深度小于所述硅外延層的厚度。
[0027]步驟五、在所述硅外延層的選定區域中的進行第一導電類型離子注入形成溝道區，形成所述溝道區的選定區域由光刻工藝定義、且所述溝道區的選定區域和所述多晶硅柵的第一側自對準；進行快速熱退火推進，快速熱退火推進后所述溝道區和所述漂移區都相所述多晶硅柵底部擴散，所述溝道區和所述漂移區在橫向上直接接觸、或者所述溝道區和所述漂移區在橫向上通過所述硅外延層相連接；所述溝道區的頂部表面和所述硅外延層的頂部表面相平、所述溝道區的深度小于所述硅外延層的厚度；被所述多晶硅柵覆蓋的所述溝道區表面用于形成溝道。
[0028]步驟六、光刻定義出源區和漏區，進行第二導電類型重摻雜離子注入形成所述源區和所述漏區，所述源區和所述多晶硅柵的第一側自對準；所述漏區和所述多晶硅柵的第二側相隔一橫向距離。
[0029]步驟七、光刻定義出溝道引出區，進行第一導電類型重摻雜離子注入形成所述溝道引出區，所述溝道弓I出區和所述源區接觸。
[0030]步驟八、在形成所述溝道引出區后的所述硅外延層正面淀積氧化硅層，所述氧化硅層覆蓋所述多晶硅柵頂部、側部表面以及所述多晶硅柵外部的所述硅外延層表面。
[0031]步驟九、采用干法刻蝕工藝將所述多晶硅柵頂部表面的所述氧化硅層去除，所述多晶硅柵側部表面和外部的所述氧化硅層保留，所述多晶硅柵側部表面的所述氧化硅層作為所述多晶硅柵的側墻。
[0032]步驟十、淀積第一鈦層，所述第一鈦層和所述多晶硅柵的頂部表面接觸并延伸到所述多晶硅柵外部的所述氧化硅層表面。
[0033]步驟十一、采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述多晶硅柵的頂部表面形成第一金屬硅化物層；去除所述多晶硅柵外部的所述氧化硅層表面的所述第一鈦層，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻。
[0034]步驟十二、在所述第一金屬硅化物層和所述氧化硅層上形成層間膜。
[0035]步驟十三、采用光刻刻蝕工藝形成下沉通孔，所述下沉通孔穿過所述層間膜、所述溝道引出區、所述溝道區和所述硅外延層，所述下沉通孔的底部進入到所述硅襯底中，所述下沉通孔用于實現所述源區和所述硅襯底的連接。
[0036]步驟十四、在所述下沉通孔的位于所述層間膜底部的硅中進行第一導電類型離子注入。
[0037]步驟十五、采用光刻刻蝕工藝在所述源區和所述漏區的頂部分別形成接觸孔，所述接觸孔穿過所述層間膜和對應的所述源區或所述漏區接觸。
[0038]步驟十六、在所述接觸孔底部的所述源區或所述漏區表面進行第二導電類型離子注入。
[0039]步驟十七、淀積第二鈦和氮化鈦層，采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述源區和所述漏區表面都形成第二金屬硅化物層、在所述下沉通孔的位于所述層間膜底部的娃表面形成第三金屬娃化物層；所述第二金屬娃化物層和其底部的第二導電類型離子注入區形成歐姆接觸，所述第三金屬硅化物層和其底部的硅形成歐姆接觸；所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，所述第二金屬硅化物層和所述第三金屬硅化物層的厚度相同，通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區和所述漏區的第二導電類型重摻雜區的消耗，使RFLDMOS器件的反向擊穿電壓穩定。
[0040]步驟十八、生長金屬鎢將所述接觸孔和所述下沉通孔完全填滿。
[0041]進一步的改進是，步驟十中所述第一鈦層的厚度為1000埃，步驟十七中所述第二鈦和氮化鈦層的厚度為300埃。
[0042]進一步的改進是，步驟二中所述柵介質層的材料為氧化層，所述柵介質層的厚度為150埃?300埃，所述多晶硅的厚度為3000埃。
[0043]進一步的改進是，步驟八中所述氧化硅層的厚度為800埃。
[0044]進一步的改進是，步驟十五中所述源區頂部的所述接觸孔的寬度為0.6微米?0.8微米。
[0045]進一步的改進是，所述RFLDMOS器件為N型器件，所述第一導電類型為P型，所述第二導電類型為N型；或者，所述RFLDMOS器件為P型器件，所述第一導電類型為N型，所述第二導電類型為P型。
[0046]本發明能夠實現多晶硅柵的頂部表面形成的第一金屬硅化物層和源區和漏區表面形成的第二金屬硅化物層厚度不一樣的設置，且第一金屬硅化物層的厚度大于第二金屬硅化物層的厚度，通過第一金屬硅化層的加厚能降低柵極的電阻，容易保證柵極低電阻；第二金屬硅化物層的厚度不會隨著第一金屬硅化層的厚度的增加而增加，能通過降低第二金屬硅化物層的厚度來降低第二金屬硅化物層對源區和漏區的第二導電類型重摻雜區的消耗，使RFLDMOS器件的反向擊穿電壓穩定，從而能整體提高器件的擊穿電壓、提高器件的可靠性。另外，本發明的源區和漏區表面形成的第二金屬硅化物層直接形成在接觸孔的頂部，所以不需要另外再采用光刻版來定義源區和漏區表面的第二金屬硅化物層的形成區域，所以能減少一個光刻工藝步驟，降低工藝成本。
【專利附圖】
【附圖說明】
[0047]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0048]圖1是現有RFLDMOS器件的結構示意圖；
[0049]圖2是本發明實施例RFLDMOS器件的結構示意圖；
[0050]圖3A-圖3K是本發明實施例方法各步驟中RFLDMOS器件的結構示意圖。
【具體實施方式】
[0051]如圖2所示，是本發明實施例RFLDM0S器件的結構示意圖；本發明實施例RFLDM0S器件包括:
[0052]第一導電類型重摻雜的硅襯底I。
[0053]第一導電類型摻雜的娃外延層2,該娃外延層2形成于所述娃襯底I表面上。
[0054]第一導電類型重摻雜的娃襯底I。娃襯底I的摻雜濃度大于le20cm 3。
[0055]第一導電類型摻雜的娃外延層2,該娃外延層2形成于所述娃襯底I表面上。所述硅外延層2的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層2摻雜越低、厚度越厚；較佳為，硅外延層2的摻雜濃度范圍5X 114CnT3至2X 1015cm_3。
[0056]漂移區5，由形成于所述硅外延層2的選定區域中的第二導電類型離子注入區組成，所述漂移區5的頂部表面和所述硅外延層2的頂部表面相平、所述漂移區5的深度小于所述硅外延層2的厚度。
[0057]溝道區6，由形成于所述硅外延層2的選定區域中的第一導電類型離子注入區組成，所述溝道區6的頂部表面和所述硅外延層2的頂部表面相平、所述溝道區6的深度小于所述硅外延層2的厚度；所述溝道區6和所述漂移區5在橫向上直接接觸，或者所述溝道區6和所述漂移區5在橫向上通過所述硅外延層2相連接。
[0058]多晶娃柵4,形成于所述娃外延層2上方,所述多晶娃柵4和所述娃外延層2間隔離有柵介質層3，所述多晶硅柵4覆蓋部分所述溝道區6并延伸到所述漂移區5上方，被所述多晶硅柵4覆蓋的所述溝道區6表面用于形成溝道。所述柵介質層3的材料為氧化層，厚度為300埃左右。所述多晶硅柵4的厚度為3000埃左右。
[0059]源區7，由形成于所述溝道區6中的第二導電類型重摻雜區組成，所述源區7和所述多晶娃柵4的第一側自對準。
[0060]漏區8，由形成于所述漂移區5中的第二導電類型重摻雜區組成，所述漏區8和所述多晶硅柵4的第二側相隔一橫向距離。
[0061]溝道引出區9，由形成于所述溝道區6中的第一導電類型重摻雜區組成，所述溝道引出區9和所述源區7接觸。
[0062]在所述多晶硅柵4的頂部表面形成有第一金屬硅化物層11a，通過增加所述第一金屬硅化物層Ila的厚度降低所述多晶硅柵4的寄生電阻。氧化硅層10為金屬硅化物阻擋層并用于定義出所述第一金屬硅化物層Ila的形成區域。所述氧化硅層10的厚度為800
埃左右。
[0063]層間膜12，該層間膜12即為金屬前介質層(PMD)，所述層間膜12疊加在所述氧化硅層10上，所述層間膜12覆蓋形成有所述第一金屬硅化物層Ila的所述多晶硅柵4，以及所述層間膜12覆蓋所述多晶硅柵4外部的形成有所述源區7、所述漏區8和所述溝道引出區9的所述娃外延層2表面。
[0064]在所述源區7和所述漏區8的頂部分別形成有接觸孔14，所述接觸孔14穿過所述層間膜12、氧化硅層10和對應的所述源區7或所述漏區8接觸，在所述接觸孔14底部的所述源區7或所述漏區8表面增加了一次第二導電類型離子注入且在該第二導電類型離子注入區表面形成有第二金屬娃化物層Ilb,所述第二金屬娃化物層Ilb和其底部的第二導電類型離子注入區形成歐姆接觸。所述源區7頂部的所述接觸孔14和所述第二金屬硅化物層Ilb還橫向延伸到所述溝道引出區9表面并和所述溝道引出區9相接觸。所述源區7頂部的所述接觸孔14的寬度為0.6微米?0.8微米，比現有器件中的源區頂部的接觸孔的寬度要大。
[0065]下沉通孔13，所述下沉通孔13穿過所述層間膜12、所述氧化硅層10、所述溝道引出區9、所述溝道區6和所述硅外延層2，所述下沉通孔13的底部進入到所述硅襯底I中，所述下沉通孔13用于實現所述源區7和所述硅襯底I的連接，所述下沉通孔13的位于所述層間膜12底部的娃表面形成有第三金屬娃化物層lie,所述第三金屬娃化物層Ilc和其底部的硅形成歐姆接觸。
[0066]所述第一金屬娃化物層11a、所述第二金屬娃化物層Ilb和所述第三金屬娃化物層Ilc都由形成有硅表面的鈦或氮化鈦經快速熱退火后形成，所述第一金屬硅化物層Ila的厚度大于所述第二金屬硅化物層Ilb的厚度，所述第二金屬硅化物層Ilb和所述第三金屬硅化物層Ilc的厚度相同，通過降低所述第二金屬硅化物層Ilb的厚度來降低所述第二金屬硅化物層Ilb對所述源區7和所述漏區8的第二導電類型重摻雜區的消耗，使RFLDM0S器件的反向擊穿電壓穩定。較佳為，所述第一金屬娃化物層Ila由1000埃的第一鈦層經快速熱退火后形成；所述第二金屬硅化物層Ilb和所述第三金屬硅化物層Ilc由300埃的第二鈦和氮化鈦層經快速熱退火后形成。
[0067]所述接觸孔14和所述下沉通孔13中填滿有金屬鎢。
[0068]本發明實施例RFLDM0S器件的結構既適用于N型器件，也適用于P型器件。當本發明實施例RFLDM0S器件為N型器件時，所述第一導電類型為P型，所述第二導電類型為N型；或者，當本發明實施例RFLDM0S器件為P型器件，所述第一導電類型為N型，所述第二導電類型為P型。
[0069]如圖3A至圖3K所示，是本發明實施例方法各步驟中RFLDM0S器件的結構示意圖。本發明實施例RFLDM0S器件的制造方法包括如下步驟:
[0070]步驟一、如圖3A所示，在第一導電類型重摻雜的硅襯底I表面上外延生長形成第一導電類型摻雜的娃外延層2。所述娃襯底I的摻雜濃度大于le20cm_3。所述娃外延層2的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層2摻雜越低、厚度越厚。較佳為，硅外延層2的摻雜濃度范圍5X 114CnT3至2X 1015cm_3。
[0071]步驟二、如圖3A所示,在所述娃外延層2表面依次淀積柵介質層3、多晶娃4,對所述多晶硅4進行注入摻雜。所述柵介質層3的材料為氧化層，厚度為300埃左右。所述多晶硅柵4的厚度為3000埃左右。
[0072]步驟三、如圖3B所示，采用光刻刻蝕工藝對所述多晶硅4進行刻蝕形成多晶硅柵4。所述多晶硅柵4的圖形由光刻膠5a定義。
[0073]步驟四、如圖3B所示，在形成有所述多晶硅柵4的所述硅外延層2中進行全面第二導電類型離子注入，該全面第二導電類型離子注入時步驟三中定義所述多晶硅上4的所述光刻膠5a可以保留。
[0074]由位于所述多晶硅柵4第二側的第二導電類型離子注入區組成漂移區5，所述漂移區5的頂部表面和所述硅外延層2的頂部表面相平、所述漂移區5的深度小于所述硅外延層2的厚度。
[0075]步驟五、如圖3C所示，在所述硅外延層2的選定區域中的進行第一導電類型離子注入形成溝道區6，形成所述溝道區6的選定區域由光刻工藝形成的光刻膠5a圖形定義、且所述溝道區6的選定區域和所述多晶硅柵4的第一側自對準；進行快速熱退火推進，快速熱退火推進后所述溝道區6和所述漂移區5都相所述多晶硅柵4底部擴散，所述溝道區6和所述漂移區5在橫向上直接接觸、或者所述溝道區6和所述漂移區5在橫向上通過所述硅外延層2相連接；所述溝道區6的頂部表面和所述硅外延層2的頂部表面相平、所述溝道區6的深度小于所述硅外延層2的厚度；被所述多晶硅柵4覆蓋的所述溝道區6表面用于形成溝道。
[0076]步驟六、如圖3D所示，光刻定義出源區7和漏區8，進行第二導電類型重摻雜離子注入形成所述源區7和所述漏區8，所述源區7和所述多晶硅柵4的第一側自對準；所述漏區8和所述多晶硅柵4的第二側相隔一橫向距離。
[0077]步驟七、如圖3D所示，光刻定義出溝道引出區9，進行第一導電類型重摻雜離子注入形成所述溝道引出區9，所述溝道引出區9和所述源區7接觸。
[0078]步驟八、如圖3E所示，在形成所述溝道引出區9后的所述硅外延層2正面淀積氧化硅層10，所述氧化硅層10覆蓋所述多晶硅柵4頂部、側部表面以及所述多晶硅柵4外部的所述娃外延層2表面。所述氧化娃層10的厚度為800埃。
[0079]步驟九、如圖3F所示，采用干法刻蝕工藝將所述多晶硅柵4頂部表面的所述氧化硅層10去除，所述多晶硅柵4側部表面和外部的所述氧化硅層10保留，所述多晶硅柵4側部表面的所述氧化硅層10作為所述多晶硅柵4的側墻。
[0080]步驟十、如圖3G所示，淀積第一鈦層，所述第一鈦層和所述多晶硅柵4的頂部表面接觸并延伸到所述多晶硅柵4外部的所述氧化硅層10表面。所述第一鈦層的厚度為1000埃。
[0081]步驟十一、如圖3G所示，采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述多晶硅柵4的頂部表面形成第一金屬硅化物層Ila ;去除所述多晶硅柵4外部的所述氧化硅層10表面的所述第一鈦層，通過增加所述第一金屬硅化物層Ila的厚度降低所述多晶娃棚4的寄生電阻。
[0082]步驟十二、如圖3H所示，在所述第一金屬硅化物層Ila和所述氧化硅層10上形成層間膜12。所述層間膜12疊加在所述氧化硅層10上，所述層間膜12覆蓋形成有所述第一金屬硅化物層Ila的所述多晶硅柵4，以及所述層間膜12覆蓋所述多晶硅柵4外部的形成有所述源區7、所述漏區8和所述溝道引出區9的所述硅外延層2表面。
[0083]步驟十三、如圖31所示，采用光刻刻蝕工藝形成下沉通孔13，所述下沉通孔13穿過所述層間膜12、所述溝道引出區9、所述溝道區6和所述硅外延層2，所述下沉通孔13的底部進入到所述硅襯底I中，所述下沉通孔13用于實現所述源區7和所述硅襯底I的連接。
[0084]步驟十四、如圖31所示，在所述下沉通孔13的位于所述層間膜12底部的硅中進行第一導電類型離子注入。
[0085]步驟十五、如圖3J所示，采用光刻刻蝕工藝在所述源區7和所述漏區8的頂部分別形成接觸孔14，所述接觸孔14的刻蝕區域由光刻膠5a圖形定義。所述接觸孔14穿過所述層間膜12和對應的所述源區7或所述漏區8接觸。所述源區7頂部的所述接觸孔14的寬度為0.6微米?0.8微米。
[0086]步驟十六、如圖3J所示，在所述接觸孔14底部的所述源區7或所述漏區8表面進行第二導電類型離子注入。
[0087]步驟十七、如圖3K所示，淀積第二鈦和氮化鈦層，所述第二鈦和氮化鈦層的厚度為300埃。采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述源區7和所述漏區8表面都形成第二金屬硅化物層lib、在所述下沉通孔13的位于所述層間膜12底部的硅表面形成第三金屬硅化物層Ilc ;所述第二金屬硅化物層Ilb和其底部的第二導電類型離子注入區形成歐姆接觸，所述第三金屬硅化物層Ilc和其底部的硅形成歐姆接觸；所述第一金屬硅化物層Ila的厚度大于所述第二金屬硅化物層Ilb的厚度，所述第二金屬硅化物層IIb和所述第三金屬硅化物層IlC的厚度相同，通過降低所述第二金屬硅化物層IIb的厚度來降低所述第二金屬硅化物層Ilb對所述源區7和所述漏區8的第二導電類型重摻雜區的消耗，使RFLDM0S器件的反向擊穿電壓穩定。
[0088]步驟十八、生長金屬鎢將所述接觸孔14和所述下沉通孔13完全填滿。
[0089]本發明實施例方法中，所述RFLDM0S器件能為N型器件或P型器件，當本發明實施例方法形成的RFLDM0S器件為N型器件時，所述第一導電類型為P型，所述第二導電類型為N型；此時步驟五中所述溝道區6的P型離子注入的能量為50kev左右，注入劑量為lE12cm_2?lE13cm_2 ;步驟六中所述源區7和所述漏區8的N型重摻雜離子注入的劑量為lE15cm 2 左右。
[0090]當本發明實施例一方法形成的RFLDM0S器件為P型器件時，所述第一導電類型為N型，所述第二導電類型為P型。
[0091]以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【權利要求】
1.一種RFLDMOS器件，其特征在于，包括: 第一導電類型重摻雜的娃襯底； 第一導電類型摻雜的娃外延層，該娃外延層形成于所述娃襯底表面上； 漂移區，由形成于所述硅外延層的選定區域中的第二導電類型離子注入區組成，所述漂移區的頂部表面和所述硅外延層的頂部表面相平、所述漂移區的深度小于所述硅外延層的厚度； 溝道區，由形成于所述硅外延層的選定區域中的第一導電類型離子注入區組成，所述溝道區的頂部表面和所述硅外延層的頂部表面相平、所述溝道區的深度小于所述硅外延層的厚度；所述溝道區和所述漂移區在橫向上直接接觸，或者所述溝道區和所述漂移區在橫向上通過所述娃外延層相連接； 多晶硅柵，形成于所述硅外延層上方，所述多晶硅柵和所述硅外延層間隔離有柵介質層，所述多晶硅柵覆蓋部分所述溝道區并延伸到所述漂移區上方，被所述多晶硅柵覆蓋的所述溝道區表面用于形成溝道； 源區，由形成于所述溝道區中的第二導電類型重摻雜區組成，所述源區和所述多晶硅柵的第一側自對準； 漏區，由形成于所述漂移區中的第二導電類型重摻雜區組成，所述漏區和所述多晶硅柵的第二側相隔一橫向距離； 溝道引出區，由形成于所述溝道區中的第一導電類型重摻雜區組成，所述溝道引出區和所述源區接觸； 在所述多晶硅柵的頂部表面形成有第一金屬硅化物層，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻； 層間膜，所述層間膜覆蓋形成有所述第一金屬硅化物層的所述多晶硅柵，以及所述層間膜覆蓋所述多晶硅柵外部的形成有所述源區、所述漏區和所述溝道引出區的所述硅外延層表面； 在所述源區和所述漏區的頂部分別形成有接觸孔，所述接觸孔穿過所述層間膜和對應的所述源區或所述漏區接觸，在所述接觸孔底部的所述源區或所述漏區表面增加了一次第二導電類型離子注入且在該第二導電類型離子注入區表面形成有第二金屬硅化物層，所述第二金屬硅化物層和其底部的第二導電類型離子注入區形成歐姆接觸；所述源區頂部的所述接觸孔和所述第二金屬硅化物層還橫向延伸到所述溝道引出區表面并和所述溝道引出區相接觸； 下沉通孔，所述下沉通孔穿過所述層間膜、所述溝道引出區、所述溝道區和所述硅外延層，所述下沉通孔的底部進入到所述硅襯底中，所述下沉通孔用于實現所述源區和所述硅襯底的連接，所述下沉通孔的位于所述層間膜底部的硅表面形成有第三金屬硅化物層，該第三金屬硅化物層和其底部的硅形成歐姆接觸； 所述第一金屬硅化物層、所述第二金屬硅化物層和所述第三金屬硅化物層都由形成有硅表面的鈦或氮化鈦經快速熱退火后形成，所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，所述第二金屬硅化物層和所述第三金屬硅化物層的厚度相同，通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區和所述漏區的第二導電類型重摻雜區的消耗，使RFLDMOS器件的反向擊穿電壓穩定。
2.如權利要求1所述RFLDMOS器件，其特征在于:所述第一金屬硅化物層由1000埃的第一鈦層經快速熱退火后形成；所述第二金屬硅化物層和所述第三金屬硅化物層由300埃的第二鈦和氮化鈦層經快速熱退火后形成。
3.如權利要求1所述RFLDMOS器件，其特征在于:所述源區頂部的所述接觸孔的寬度為0.6微米?0.8微米。
4.如權利要求1所述RFLDMOS器件，其特征在于:所述RFLDMOS器件為N型器件，所述第一導電類型為P型，所述第二導電類型為N型；或者，所述RFLDMOS器件為P型器件，所述第一導電類型為N型，所述第二導電類型為P型。
5.一種RFLDMOS器件的制造方法，其特征在于，包括如下步驟: 步驟一、在第一導電類型重摻雜的硅襯底表面上外延生長形成第一導電類型摻雜的硅外延層； 步驟二、在所述硅外延層表面依次淀積柵介質層、多晶硅，對所述多晶硅進行注入摻雜； 步驟三、采用光刻刻蝕工藝對所述多晶硅進行刻蝕形成多晶硅柵； 步驟四、在形成有所述多晶硅柵的所述硅外延層中進行全面第二導電類型離子注入，由位于所述多晶硅柵第二側的第二導電類型離子注入區組成漂移區，所述漂移區的頂部表面和所述硅外延層的頂部表面相平、所述漂移區的深度小于所述硅外延層的厚度； 步驟五、在所述硅外延層的選定區域中的進行第一導電類型離子注入形成溝道區，形成所述溝道區的選定區域由光刻工藝定義、且所述溝道區的選定區域和所述多晶硅柵的第一側自對準；進行快速熱退火推進，快速熱退火推進后所述溝道區和所述漂移區都相所述多晶硅柵底部擴散，所述溝道區和所述漂移區在橫向上直接接觸、或者所述溝道區和所述漂移區在橫向上通過所述硅外延層相連接；所述溝道區的頂部表面和所述硅外延層的頂部表面相平、所述溝道區的深度小于所述硅外延層的厚度；被所述多晶硅柵覆蓋的所述溝道區表面用于形成溝道； 步驟六、光刻定義出源區和漏區，進行第二導電類型重摻雜離子注入形成所述源區和所述漏區，所述源區和所述多晶硅柵的第一側自對準；所述漏區和所述多晶硅柵的第二側相隔一橫向距離； 步驟七、光刻定義出溝道引出區，進行第一導電類型重摻雜離子注入形成所述溝道引出區，所述溝道引出區和所述源區接觸； 步驟八、在形成所述溝道引出區后的所述硅外延層正面淀積氧化硅層，所述氧化硅層覆蓋所述多晶硅柵頂部、側部表面以及所述多晶硅柵外部的所述硅外延層表面； 步驟九、采用干法刻蝕工藝將所述多晶硅柵頂部表面的所述氧化硅層去除，所述多晶硅柵側部表面和外部的所述氧化硅層保留，所述多晶硅柵側部表面的所述氧化硅層作為所述多晶娃棚的側墻； 步驟十、淀積第一鈦層，所述第一鈦層和所述多晶硅柵的頂部表面接觸并延伸到所述多晶硅柵外部的所述氧化硅層表面； 步驟十一、采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述多晶硅柵的頂部表面形成第一金屬硅化物層；去除所述多晶硅柵外部的所述氧化硅層表面的所述第一鈦層，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻； 步驟十二、在所述第一金屬硅化物層和所述氧化硅層上形成層間膜； 步驟十三、采用光刻刻蝕工藝形成下沉通孔，所述下沉通孔穿過所述層間膜、所述溝道引出區、所述溝道區和所述硅外延層，所述下沉通孔的底部進入到所述硅襯底中，所述下沉通孔用于實現所述源區和所述硅襯底的連接； 步驟十四、在所述下沉通孔的位于所述層間膜底部的硅中進行第一導電類型離子注A ； 步驟十五、采用光刻刻蝕工藝在所述源區和所述漏區的頂部分別形成接觸孔，所述接觸孔穿過所述層間膜和對應的所述源區或所述漏區接觸； 步驟十六、在所述接觸孔底部的所述源區或所述漏區表面進行第二導電類型離子注A ； 步驟十七、淀積第二鈦和氮化鈦層，采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述源區和所述漏區表面都形成第二金屬硅化物層、在所述下沉通孔的位于所述層間膜底部的娃表面形成第三金屬娃化物層，所述第二金屬娃化物層和其底部的第二導電類型離子注入區形成歐姆接觸，所述第三金屬硅化物層和其底部的硅形成歐姆接觸；所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，所述第二金屬硅化物層和所述第三金屬硅化物層的厚度相同，通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區和所述漏區的第二導電類型重摻雜區的消耗，使RFLDMOS器件的反向擊穿電壓穩定； 步驟十八、生長金屬鎢將所述接觸孔和所述下沉通孔完全填滿。
6.如權利要求5所述方法，其特征在于:步驟十中所述第一鈦層的厚度為1000埃，步驟十七中所述第二鈦和氮化鈦層的厚度為300埃。
7.如權利要求5所述方法，其特征在于:步驟二中所述柵介質層的材料為氧化層，所述柵介質層的厚度為150埃?300埃，所述多晶硅的厚度為3000埃。
8.如權利要求5所述方法，其特征在于:步驟八中所述氧化硅層的厚度為800埃。
9.如權利要求5所述方法，其特征在于:步驟十五中所述源區頂部的所述接觸孔的寬度為0.6微米?0.8微米。
10.如權利要求5所述方法，其特征在于:所述RFLDMOS器件為N型器件，所述第一導電類型為P型，所述第二導電類型為N型；或者，所述RFLDMOS器件為P型器件，所述第一導電類型為N型，所述第二導電類型為P型。
【文檔編號】H01L29/423GK104425588SQ201310365072
【公開日】2015年3月18日 申請日期:2013年8月20日 優先權日:2013年8月20日
【發明者】遇寒, 周正良, 李 昊, 蔡瑩 申請人:上海華虹宏力半導體制造有限公司