具有側壁間隔物的接觸墊及其制作方法
【專利摘要】本發明涉及具有側壁間隔物的接觸墊及其制作方法。公開了一種芯片接觸墊和一種制作芯片接觸墊的方法。本發明的實施例包括：在工件上形成多個接觸墊，每個接觸墊具有下側壁和上側壁；以及減小每個接觸墊的下寬度，使得每個接觸墊的上寬度大于下寬度。方法進一步包括在多個接觸墊上形成光刻膠以及去除光刻膠的部分從而沿下側壁形成側壁間隔物。
【專利說明】具有側壁間隔物的接觸墊及其制作方法【技術領域】
[0001]本發明一般地涉及半導體器件和制作半導體器件的方法。具體地說，本發明的實施例涉及具有側壁間隔物的芯片接觸墊和制作具有側壁間隔物的芯片接觸墊的方法。
【背景技術】
[0002]功率半導體器件是在功率電子電路中用作開關或整流器的半導體器件。
[0003]功率器件領域被劃分成兩個主要類別:兩端器件(二極管)，其狀態完全依賴于它們連接到的外部功率電路；和三端器件，其狀態不僅依賴于它們的外部功率電路，而且還依賴于在它們的驅動端(柵極或基極)上的信號。晶體管和晶閘管屬于那個類別。
[0004]第二種分類是不太明顯的，但是對器件性能具有強烈影響:一些器件是多數載流子器件諸如肖特基二極管和M0SFET，而另一些是少數載流子器件諸如晶閘管、雙極晶體管、和IGBT。前者僅使用一種類型的電荷載流子，而后者使用兩者(即電子和空穴)。多數載流子器件更快，但少數載流子器件的電荷注入允許更好`的導通狀態性能。
【發明內容】
[0005]根據本發明的實施例，制作半導體器件的方法包括在工件上形成多個接觸墊，每個接觸墊具有下側壁和上側壁并且減少每個接觸墊的下寬度以便每個接觸墊的上寬度比下寬度大。方法進一步包括在多個接觸墊上形成光刻膠并且去除光刻膠的部分從而沿下側壁形成側壁間隔物。
[0006]根據本發明的實施例，制作半導體器件的方法包括在工件上形成多個芯片接觸墊，其中每個芯片接觸墊具有上部分和下部分，上部分橫向突出下部分，并且其中每個芯片接觸墊包括沿著上部分的上側壁和沿著下部分的下側壁。方法進一步包括:在多個芯片接觸墊的下側壁上形成光刻膠間隔物；通過切割工件形成多個芯片，每個芯片具有接合接觸墊；和在載體上放置多個芯片中的一個芯片。方法最后包括將芯片接觸墊接合到載體的載體接觸墊和用封裝材料封裝芯片。
[0007]根據本發明的實施例，半導體器件包括載體、布置在載體上的芯片和設置在芯片上的第一芯片接觸墊，第一芯片接觸墊具有下側壁和上側壁，第一芯片接觸墊的下寬度小于第一芯片接觸墊的上寬度，下寬度對應于下側壁而上寬度對應于上側壁。半導體器件進一步包括沿第一芯片接觸墊的下側壁布置的光刻膠側壁間隔物和封裝該芯片的封裝材料。
【專利附圖】
【附圖說明】
[0008]為了更完全地理解本發明及其優點，現在參考連同附圖進行的后面的描述，其中:
圖1圖示常規芯片接觸墊；
圖2a圖示在芯片接觸墊上具有側壁間隔物的包裝半導體器件的實施例；
圖2b圖示在芯片接觸墊上具有側壁間隔物的包裝半導體器件的進一步實施例； 圖3圖示芯片頂面的部分的詳細視圖的實施例；以及
圖4圖示制造具有帶有側壁間隔物的芯片接觸墊的半導體器件的方法的實施例的流程圖。
【具體實施方式】
[0009]下面詳細地討論目前優選實施例的制作和使用。然而應當理解的是，本發明提供了許多可應用的創造性構思，其可以體現于廣泛的各種具體背景中。所討論的具體實施例僅僅說明用于制作和使用本發明的具體方式并且不限制本發明的范圍。
[0010]將在具體背景中關于實施例(即功率接觸元件的光刻膠側壁間隔物)描述本發明。然而，本發明也可以應用到其它接觸元件的其它類型的側壁間隔物。
[0011]圖1圖示常規功率接觸墊120。常規功率接觸墊120被封裝在模制化合物140中。常規功率接觸墊120的問題是模制化合物不適當地附著到鈍化層110以及功率接觸墊的頂面和側壁上的氧化鈀。常規功率接觸墊120的進一步的問題是模制化合物的粗粒子不適當地填充緊密間隔的鄰近功率接觸墊120之間的空間125。最后，常規功率接觸墊120的問題是圍繞常規功率接觸墊120所使用的聚酰亞胺130的量產生顯著的晶片彎曲。
[0012]因此，在側壁間隔物提供到鈍化層和芯片接觸墊的側壁的適當附著并且進一步在鄰近芯片接觸墊之間提供適當介電強度(擊穿每單位厚度的絕緣體所需要的電勢)的領域中需要包裝的功率半導體器件。
[0013]本發明的實施例提供一種具有底切并且因此具有較小下寬度和較大上寬度的芯片接觸墊。本發明的實施例沿較小下寬度的側壁而不沿較大上寬度的側壁提供側壁間隔物。本發明進一步的實施例在緊密間隔的芯片接觸墊的相對側壁上提供側壁間隔物，其中芯片接觸墊之間的空間的大部分用封裝材料填充。
[0014]本發明的實施例提供一種通過在芯片接觸墊上沉積正性光刻膠并且在不使用光刻掩膜的情況下曝光正性光刻膠而在芯片接觸墊上形成光刻膠側壁間隔物的方法。
[0015]優點是可以通過在沒有光刻掩膜的情況下曝光正性光刻膠或以偽光刻掩膜曝光正性光刻膠來形成芯片接觸墊的側壁間隔物。進一步的優點是介電強度被增加并且因為使用了更少的光刻膠，晶片彎曲被減小。最后的優點是在不使用光刻掩膜的情況下很好地限定了側壁間隔物。
[0016]圖2a示出了封裝功率半導體器件200的實施例。芯片210布置在載體220上。芯片210具有第一主表面211和第二主表面212。芯片接觸墊215布置在第一主表面212上。側壁間隔物217布置在芯片接觸墊215的側壁上。芯片接觸墊215經由接合引線230電連接到載體接觸墊225。芯片210用封裝材料240諸如模制化合物進行封裝。
[0017]芯片210包括半導體襯底。半導體襯底可以是單晶體襯底諸如硅或鍺，或者化合物襯底諸如SiGe、GaAs、InP或SiC。一個或多個互連金屬化層可以設置在襯底上。鈍化層布置在金屬化層的頂面上以便密封芯片。芯片的頂面是第一主表面211。襯底的底部是芯片的第二主表面212。芯片接觸墊215布置在芯片210的頂面211上。
[0018]芯片210可以包括集成電路(IC)或分立器件諸如單個晶體管。例如，芯片210可以包括功率半導體器件諸如雙極晶體管、絕緣柵雙極晶體管(IGBT)、功率M0SFET、晶閘管或二極管。[0019]載體220可以包括襯底、引線框架或印刷電路板(PCB)。載體220可以包括載體接觸墊225。載體接觸墊225包括導電材料諸如金屬。例如，載體接觸墊225包括銅和鎳。
[0020]芯片210通過粘合或焊接而附著到載體220。例如，芯片210的第二主表面212用膠帶接合或粘合到載體220的頂面。可替代地，芯片210的第二主表面212使用電絕緣粘合劑諸如樹脂接合或粘合到載體220的頂面。
[0021]芯片接觸墊215經由接合引線230電連接到載體接觸墊225。接合引線230可以包括銅(Cu)、金(Au)或鋁(Al)。接合引線230經由球形接合工藝或楔形接合工藝可以連接到芯片接觸墊215和/或載體接觸墊225。下面關于圖3討論芯片接觸墊215的實施例。
[0022]封裝材料240封裝芯片210并且覆在載體220的頂面上。封裝材料240可以是模制化合物。模制化合物240可以包括熱固性材料或熱塑性材料。模制化合物可以包括粗粒的材料粒子。
[0023]在一個實施例中，芯片210可以附著到散熱器。散熱器可以設置在芯片210和載體220之間。在一個實施例中，載體220可以包括散熱器。包裝和散熱器提供了用于通過將熱量傳導到外部環境而從半導體器件去除熱量的裝置。大電流器件通常具有大管芯和包裝表面積以及較低的熱阻。
[0024]圖2b示出包裝功率半導體器件250的另一個實施例。芯片260布置在載體270上。芯片260具有第一主表面261和第二主表面262。芯片接觸墊265設置在第二主表面262上。側壁間隔物267布置在芯片接觸墊265的側壁上。芯片接觸墊265經由焊球280電連接到載體接觸墊275。芯片260用封裝材料290諸如模制化合物進行封裝。
[0025]圖2b的實施例可以包括與關于圖2a描述的類似或相同的材料和元件，除了芯片260和載體270之間的電連接。例如，芯片260可以是集成電路(IC)或分立器件。在圖2b的實施例中，芯片260使用焊料凸起電連接到載體270。可替代地，可以使用金凸起、模制突起(stud)或導電聚合物。芯片260以倒裝芯片設置的方式放置在載體270上以便第一主表面261面對載體270的頂面并且第二主表面262背向載體頂面。焊料凸起可以是鉛基焊料凸起或無鉛(lead less)焊料凸起。
[0026]圖3圖示圖2a和2b的實施例的芯片210的頂面211部分的詳細視圖的實施例。芯片接觸墊320布置在鈍化層312上。鈍化層312可以包括例如SiN。芯片接觸墊320通過接觸通孔可以電連接到金屬化層堆疊的頂部金屬。
[0027]芯片接觸墊320可以由導電材料諸如金屬制成。例如，芯片接觸墊320可以包括銅(Cu)層321。可替代地，芯片接觸墊320可以包括包含預先確定比例的Cr、Al、S1、T1、Fe、Ag、Pd和/或它們的組合的銅合金層321。芯片接觸墊320進一步包括金屬材料層堆疊322。金屬材料層堆疊322可以包括至少一種金屬材料。例如,金屬材料層堆疊322的第一層可以是Ni或Ni合金層323。金屬材料層堆疊的第二層可以是可選的鈀(Pd)或鈀合金層324。金屬材料層堆疊322的第三層可以是可選的金(Au)層或金合金層325。金屬材料層堆疊322可以包括多余三個的金屬層。
[0028]銅層321可以包括第一側壁或下側壁326并且金屬材料層堆疊322可以包括第二側壁或上側壁327。第一側壁326的高度h可以是大約I μ m到大約50 μ m。可替代地，第一側壁326的高度h可以是大約6 μ m到大約20 μ m。第二側壁327的高度可以是大約I μ m到大約10 μ m。芯片接觸墊可以包括蘑菇狀拓撲結構。銅層321具有第一寬度Cl1并且金屬材料層堆疊322具有第二寬度d2。第一寬度Cl1不同于第二寬度d2。具體地說，第二寬度d2大于第一寬度屯。芯片接觸墊320的金屬材料層堆疊322可以橫向突出或伸出芯片接觸墊320的銅層321。例如，銅層321的寬度Cl1為大約20 μ m到大約500 μ m。伸出部在芯片接觸墊320的每側伸出銅層321大約0.5 μ m到大約I μ m。
[0029]側壁間隔物332沿第一側壁326布置并且可以不沿第二側壁327布置。側壁間隔物332可以包括絕緣體材料。絕緣體材料可以包括比封裝材料更高的介電強度。絕緣體材料可以是正性光刻膠，例如PBO (聚苯并惡唑)或聚酰亞胺。側壁間隔物332主要位于伸出部以下，此處曝光的光不曝光正性光刻膠或僅有限地曝光正性光刻膠。
[0030]封裝材料340包圍接觸芯片接觸墊320和側壁間隔物332。封裝材料340可以是模制化合物。模制化合物340可以填充緊密間隔的接觸芯片墊320之間的空間的大部分。模制化合物340可以填充緊密間隔的接觸芯片墊之間的空間的中心部分。
[0031]圖4示出制造具有帶有側壁間隔物的芯片接觸墊的半導體器件的方法的實施例的流程圖400。在第一步驟410中，在工件上形成多個芯片接觸墊。工件可以是襯底、晶片或印刷電路板(PCB)。在一個實施例中襯底可以包括半導體材料或化合物材料以及布置在其上的一個或多個互連金屬化層。鈍化層布置在互連金屬化層上并且芯片接觸墊布置在鈍化層上。芯片接觸墊通過接觸通孔連接到互連金屬化層的最上金屬層。在另一個實施例中，襯底可以包括:由薄金屬箔制成的導電層，嵌入在用例如環氧樹脂預浸潰制品層疊在一起的絕緣層中。
[0032]在實施例中，在鈍化層上遮蔽銅層或銅合金層。例如，通過首先形成種子層并且然后用電化學電鍍工藝或電流(electro galvanic)電鍍來沉積銅/銅合金,形成銅或銅合金層。芯片接觸墊可以進一步包含金屬材料層堆疊。金屬材料層堆疊也可以通過電化學電鍍或電流電鍍來形成。金屬材料層堆疊可以包括鎳(Ni)層或鎳合金層。金屬層堆疊可以進一步包括可選的鈀(Pd)或鈀合金層。最后，金屬層堆疊可以包括可選的金或金合金層。可替代地，芯片接觸墊可以通過其它沉積工藝諸如無電電鍍或PVD工藝來形成。
[0033]接著，在412處，在形成芯片接觸墊之后可以刻蝕銅層。刻蝕是各向同性化學濕法刻蝕。濕法化學刻蝕對于鈍化層和金屬材料層堆疊是選擇性的。濕法化學刻蝕相對于金屬材料層堆疊的寬度減小銅層的寬度。金屬材料層堆疊橫向突出或伸出銅層。金屬材料層堆疊的伸出部在每側伸出銅或銅合金層大約0.5μπι到大約Ιμπι。
[0034]光刻膠可以布置在接觸墊上(步驟414)。光刻膠可以布置或旋壓(spin)在芯片接觸墊上。光刻膠可以是正性光刻膠。正性光刻膠是其中被曝光的光刻膠部分變得可溶的一種類型的光刻膠。
[0035]光刻膠可以被曝光、顯影和固化(步驟416)。在不使用光刻掩膜的情況下，可以使光刻膠曝光。可替代地，使用在其上不具有任何結構的偽光刻掩膜，可以曝光光刻膠。光使光刻膠曝光，除了在伸出部以下。當曝光光刻膠時，在伸出部以下的光刻膠在陰影區中。光可能不足夠曝光芯片接觸墊附近的光刻膠。在一個實施例中，當兩個芯片接觸墊從彼此緊密間隔時，光可能不足夠曝光在兩個鄰近芯片接觸墊之間的光刻膠，以便在這些位置中的光刻膠不變得可溶。在一個實施例中，光刻膠可能僅保持在芯片接觸墊的頂面以下的區域中。
[0036]在進一步的實施例中，用散焦光曝光正性光刻膠。曝光光的焦點可以設定在芯片接觸墊的頂面的水平。光可能不足夠曝光芯片接觸墊底部附近的光刻膠，以便在后來的工藝步驟中光刻膠不被去除。然后正性光刻膠被顯影和固化。在銅層刻蝕期間產生的底切建立起對這些側壁的良好保護。在一個實施例中，側壁間隔物不布置在金屬材料層堆疊的側壁上。
[0037]在下一個步驟418中，工件單顆化或切割成多個芯片或管芯。每個芯片包括至少一個包含光刻膠側壁間隔物的芯片接觸墊。例如，二極管可以包括單個芯片接觸墊而其它器件可以包括兩個或多個芯片接觸墊。
[0038]在下一個步驟420中，多個芯片的一個芯片放置在載體(諸如弓I線框架或印刷電路板(PCB))上。芯片可以通過粘合或接合而附著到載體。例如，芯片可應用膠帶附著到載體。在一個實施例中，芯片以芯片接觸墊背向載體的方式接合到載體。在另一個實施例中，芯片以芯片接觸墊面向載體的方式接合到載體。
[0039]然后，芯片接觸墊可以接合到載體的載體接觸墊(步驟422)。例如，芯片的芯片接觸墊引線接合到載體的載體接觸墊。可替代地，芯片的芯片接觸墊焊接到載體的載體接觸墊。在一個實施例中，使用鋁引線而引線接合到載體接觸墊的芯片的芯片接觸墊在金屬材料層堆疊中包括鈀層，而使用銅引線而引線接合到載體接觸墊的芯片接觸墊在金屬材料層堆疊中不包括鈀層。
[0040]最后，在步驟424，芯片用封裝材料進行封裝。封裝材料可以是模制化合物。模制化合物可以包括熱固性材料或熱塑性材料。模制化合物可以包括粗粒的材料。
[0041]盡管已經詳細地描述了本發明及其優點，但應當理解的是，在不脫離如由附加的權利要求限定的本發明的精神和范圍的情況下，在這里可以進行各種變化、替代和更改。
[0042]此外，本申請的范圍不旨在限制于說明書中描述的工藝、機器、制造、物質的組成、裝置、方法和步驟的特定實施例。作為本領域的一個普通技術人員將容易地從本發明的公開中理解到:根據本發明可以利用與這里描述的對應的實施例執行基本上相同功能或達到基本上相同結果的現存的或后來要發展的工藝、機器、制造、物質的組成、裝置、方法或步驟。因此，附加的權利要求旨在在其范圍內包含這樣的工藝、機器、制造、物質的組成、裝置、方法或步驟。
【權利要求】
1.一種制作半導體器件的方法，該方法包括: 在工件上形成多個接觸墊，每個接觸墊具有下側壁和上側壁； 減小每個接觸墊的下寬度，使得每個接觸墊的上寬度大于下寬度； 在多個接觸墊上形成光刻膠；以及 去除光刻膠的部分從而沿下側壁形成側壁間隔物。
2.根據權利要求1的方法，其中形成光刻膠包括形成正性光刻膠。
3.根據權利要求2的方法，其中去除正性光刻膠包括曝光正性光刻膠和顯影正性光刻膠。
4.根據權利要求3的方法，其中曝光正性光刻膠包括在不使用光刻掩膜的情況下曝光正性光刻膠。
5.根據權利要求3的方法,其中曝光正性光刻膠包括以偽光刻掩膜曝光正性光刻膠。
6.根據權利要求1的方法，其中光刻膠是聚酰亞胺或PBO(聚苯并惡唑)。
7.根據權利要求1的方法，其中形成多個接觸墊包括形成銅層或銅合金層以及然后形成金屬材料層堆疊，其中金屬材料層堆疊包括鎳(Ni)和金(Au)。
8.根據權利要求7的方法，其中形成銅層包括電化學電鍍銅，并且其中形成金屬材料層堆疊包括電化學電鍍鎳(Ni)，然后電化學電鍍鈀(Pd)，以及然后電鍍金(Au)。
9.一 種制作半導體器件的方法: 在工件上形成多個芯片接觸墊，其中每個芯片接觸墊具有上部分和下部分，上部分橫向突出下部分，并且其中每個芯片接觸墊包括沿著上部分的上側壁和沿著下部分的下側壁； 在多個芯片接觸墊的下側壁上形成光刻膠間隔物； 通過切割工件形成多個芯片，每個芯片具有芯片接觸墊； 在載體上放置多個芯片中的一個芯片； 將芯片接觸墊接合到載體的載體接觸墊；以及 用封裝材料來封裝芯片。
10.根據權利要求9的方法，其中形成光刻膠間隔物包括在工件上形成正性光刻膠以及從工件上去除正性光刻膠的部分從而形成正性光刻膠間隔物。
11.根據權利要求10的方法，其中去除正性光刻膠包括使正性光刻膠曝光，顯影正性光刻膠，以及固化正性光刻膠。
12.根據權利要求11的方法，其中使正性光刻膠曝光包括在不使用光刻掩膜的情況下曝光正性光刻膠或以偽光刻掩膜曝光正性光刻膠。
13.根據權利要求9的方法，其中芯片接觸墊的下部分包括銅或銅合金，其中芯片接觸墊的上部分包括金屬材料層堆疊，并且其中金屬材料層堆疊包括鎳層和金(Au)層。
14.根據權利要求13的方法，其中金屬材料層堆疊進一步包括鈀(Pd)層。
15.一種半導體器件，包括: 載體； 布置在載體上的芯片； 設置在芯片上的第一芯片接觸墊，第一芯片接觸墊具有下側壁和上側壁，第一芯片接觸墊的下寬度小于第一芯片接觸墊的上寬度，下寬度對應于下側壁而上寬度對應于上側壁； 沿第一芯片接觸墊的下側壁布置的光刻膠側壁間隔物；和 封裝芯片的封裝材料。
16.根據權利要求15的半導體器件，其中第一芯片接觸墊包括具有下側壁的銅層或銅I=Iο
17.根據權利要求16的半導體器件，其中第一芯片接觸墊包括上側壁之間的金屬材料層堆疊，金屬材料層堆疊包括鎳(Ni)層和金(Au)層。
18.根據權利要求17的半導體器件，其中光刻膠側壁間隔物是正性光刻膠側壁間隔物。
19.根據權利要求15的半導體器件，其中載體包括第一載體接觸墊，并且其中第一芯片接觸墊電連接到第一載體接觸墊。
20.根據權利要求19的半導體器件，其中芯片包括第二芯片接觸墊并且載體包括第二載體接觸墊，其中第二芯片接觸墊電連接到第二載體接觸墊，并且其中第一和第二芯片接觸墊經由引線電連接到第一和第二載體接觸墊。
21.根據權利要求19的半導體器件，其中芯片包括第二芯片接觸墊并且載體包括第二載體接觸墊，其中第二芯片接觸墊電連接到第二載體接觸墊，并且其中第一和第二芯片接觸墊經由焊料電連接到第一和·第二載體接觸墊。
【文檔編號】H01L23/488GK103594388SQ201310357770
【公開日】2014年2月19日 申請日期:2013年8月16日 優先權日:2012年8月16日
【發明者】J.加特鮑爾, B.魏德甘斯 申請人:英飛凌科技股份有限公司