芯片的密封環結構的制作方法

芯片的密封環結構的制作方法
【專利摘要】本申請提供了一種芯片的密封環結構。該密封環結構包括內密封環，圍繞集成電路區設置，具有鋁焊盤；以及外密封環，圍繞內密封環設置；內密封環包括：一個或多個第一子密封環，與鋁焊盤耦連，靠近外密封環設置，且每個第一子密封環包括沿周向排列的一組相互獨立的密封條和隔離相鄰的密封條的介電隔離條；一個或多個第二子密封環，靠近集成電路區設置；第一介電隔離環，設置在第一子密封環和第二子密封環之間，將第二子密封環和鋁焊盤與第一子密封環隔離開。本申請利用第一介電隔離環將第二子密封環與鋁焊盤、第一子密封環與第二子密封環隔離開，利用介電隔離條將第一子密封環隔離為相互獨立的密封條，避免了集成電路區因短路而失效的缺陷。
【專利說明】芯片的密封環結構

【技術領域】
[0001]本申請涉及半導體制造領域，具體而言，涉及一種芯片的密封環結構。

【背景技術】
[0002]在半導體制造工藝中，通過光刻、刻蝕以及沉積等工藝可以在半導體襯底上形成包括半導體有源器件以及設置在器件上的互連結構的半導體芯片。通常，在一個晶圓上可以形成多個芯片，最后再將這些芯片從晶圓上切割下來，進行封裝工藝，形成集成電路區。在切割芯片的過程中，切割刀所產生的應力會對芯片的邊緣造成損害，甚至會導致芯片發生崩塌。現有為了防止芯片在切割時受到損傷，在芯片的有源器件區域外圍設置密封環，該密封環可以阻擋切割刀產生的應力造成有源器件區域不想要的應力破裂，并且芯片密封環可以阻擋水汽滲透例如含酸物質、含堿物質或污染源的擴散造成的化學損害。
[0003]在現今的半導體技術中，越來越多的雙重芯片密封環來解決更嚴重的破裂問題，如圖1至圖3所示的現有技術中具有密封環的半導體芯片結構示意圖。該密封環包括內密封環21’(邊緣密封區)和外密封環22’(裂紋停止區)，內密封環21’和外密封環22’均包括多層金屬層的層疊結構，其中，如圖2所示的層疊結構的每一層包括層間介質層4’以及位于層間介質層4’內且與層間介質層4’表面齊平的分立金屬布線層211’，上下相鄰的金屬布線層211’之間通過導電插塞5’相連接，內密封環21’的層疊結構上形成有保護層23’，保護層23’內具有露出金屬布線層211’的開口，在保護層23’上形成鋁焊盤206’，且鋁焊盤206’填充上述開口，鋁焊盤206’和保護層23’上形成有密封層24’。此外，申請號為2004800215224的中國專利申請、申請號為2021100495316的中國專利申請、申請號為202210262670的中國專利申請均公開了具體的密封環結構。
[0004]上述密封環結構均能很好地保護有源器件區域免受切割應力的損壞和污染物的污染，但是，封裝所用的金屬鋁線容易與內密封環的鋁焊盤連接造成集成電路區短路，使集成電路區失效。


【發明內容】

[0005]為了解決金屬鋁線容易與內密封環的鋁焊盤連接造成集成電路區短路的問題，本申請提供了一種芯片的密封環結構。
[0006]上述密封環結構包括:內密封環，圍繞集成電路區設置，具有鋁焊盤；以及外密封環，圍繞內密封環設置；上述內密封環包括:一個或多個第一子密封環，與鋁焊盤耦連，靠近外密封環設置，且每個第一子密封環包括沿周向排列的一組相互獨立的密封條和隔離相鄰的密封條的介電隔離條；一個或多個第二子密封環，靠近集成電路區設置；第一介電隔離環，設置在第一子密封環和第二子密封環之間，將第二子密封環和鋁焊盤與第一子密封環隔離開。
[0007]進一步地，上述第一子密封環為多個，內密封環還包括第二介電隔離環，第二介電隔離環設置在相鄰的第一子密封環之間。
[0008]進一步地，上述第二子密封環為多個，內密封環還包括第三介電隔離環，第三介電隔離環設置在相鄰的第二子密封環之間。
[0009]進一步地，上述內密封環還包括第一浮柵，第一浮柵設置在第一子密封環與芯片的襯底之間。
[0010]進一步地，上述外密封環、第一子密封環和第二子密封環的密封條分別包括:n層金屬間介質層，沿垂直于襯底的方向疊置，η為正整數；η+1層金屬布線層，與金屬間介質層交錯設置；η個過孔，貫穿各金屬間介質層設置。
[0011]進一步地，各上述過孔沿垂直于襯底的方向正對設置。
[0012]進一步地，上述第一浮柵包括:多個第一子浮柵，與位于第一子密封環底層的過孔對應地設置；介質保護部，設置在多個第一子浮柵之間。
[0013]進一步地，上述芯片還包括:層間介質層，設置在襯底與密封環結構之間；插塞，貫穿層間介質層設置，且與位于密封環結構底層的過孔對應。
[0014]進一步地，上述內密封環還包括第二浮柵，第二浮柵設置在第二子密封環與襯底之間。
[0015]進一步地，上述內密封環還包括第一淺溝槽隔離部，設置在與內密封環對應的襯底上，第一浮柵和第二浮柵設置在第一淺溝槽隔離部上。
[0016]進一步地，上述外密封環還包括第三浮柵，第三浮柵設置在與外密封環對應的襯底上。
[0017]進一步地，上述外密封環還包括邏輯電路區，邏輯電路區設置在襯底上，第三浮柵設置在邏輯電路區上。
[0018]進一步地，上述外密封環還包括第二淺溝槽隔離部，第二淺溝槽隔離部設置在與外密封環對應的襯底上，第三浮柵設置在第二淺溝槽隔離部上。
[0019]進一步地，上述密封環結構還包括:保護層，設置在η+1層金屬布線層中的位于頂層的金屬布線層上，并在內密封環的區域內具有開口，鋁焊盤設置在內密封環區域內的保護層上并填充開口 ；密封層，設置在鋁焊盤上。
[0020]進一步地，上述保護層的材料為氮化硅或氧化硅。
[0021]進一步地，上述密封層的材料為氧化硅或氮化硅。
[0022]進一步地，上述金屬布線層的材料為銅或鋁。
[0023]進一步地，上述金屬布線層的層數為6?8層。
[0024]進一步地，上述第一介電隔離環、第二介電隔離環、第三介電隔離環、介電隔離條和介質保護部的材料為S1CH、氧化硅、氮化硅、氟硅玻璃或摻雜碳的氧化硅。
[0025]本申請將內密封環設置為相互獨立的第一子密封環和第二子密封環，且利用沿周向環繞且沿上下方向延伸設置的第一介電隔離環將第二子密封環與鋁焊盤、第一子密封環與第二子密封環隔離開，使得與鋁焊盤能夠電連接的只有第一密封環，然后進一步利用沿周向排列設置且沿上下方向延伸的介電隔離條將第一子密封環隔離為相互獨立的密封條，從而打斷了現有技術中鋁焊盤與密封環形成的回路，避免了集成電路區因短路而失效的缺陷；同時密封條、第二子密封環以及外密封環仍保持較好的密封性能，因此，本申請的密封環結構既能滿足對集成電路區的密封保護作用，又不會造成集成電路區因短路而失效。而且，具有上述結構的密封環結構的制作過程與集成電路區的制作過程同步進行，根據密封條、介電隔離條和介電隔離環的具體位置設計相應的掩模板，然后采用本領域常規的刻蝕、沉積等方法制作密封環的各部分，制作方法簡單。

【專利附圖】

【附圖說明】
[0026]構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施方式及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中:
[0027]圖1示出了現有技術中一種密封環結構的平行于襯底方向的剖面結構示意圖；
[0028]圖2示出了圖1所示的密封環結構的A部分沿徑向且垂直于襯底的剖面結構示意圖；
[0029]圖3示出了沿圖2中B-B面且垂直于襯底的剖面結構示意圖；
[0030]圖4示出了本申請的一種優選的實施方式中密封環結構的平行于襯底方向的剖面結構示意圖；
[0031]圖5示出了圖4所示的密封環結構的A部分沿徑向且垂直于襯底的剖面結構示意圖；
[0032]圖6示出了沿圖5中B-B面且垂直于襯底的剖面結構示意圖；
[0033]圖7示出了本申請的另一種優選的實施方式中密封環結構的平行于襯底方向的剖面結構示意圖；
[0034]圖8示出了一種優選的圖7所示的密封環結構的A部分沿徑向且垂直于襯底的剖面結構示意圖；
[0035]圖9示出了另一種優選的圖7所示的密封環結構的A部分沿徑向且垂直于襯底的剖面結構示意圖；以及
[0036]圖10示出了又一種優選的圖7所示的密封環結構的A部分沿徑向且垂直于襯底的剖面結構示意圖。

【具體實施方式】
[0037]應該指出，以下詳細說明都是例示性的，旨在對本申請提供進一步的說明。除非另有指明，本文使用的所有技術和科學術語具有與本申請所屬【技術領域】的普通技術人員通常理解的相同含義。
[0038]需要注意的是，這里所使用的術語僅是為了描述【具體實施方式】，而非意圖限制根據本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式，此外，還應當理解的是，當在本說明書中使用屬于“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0039]為了便于描述，在這里可以使用空間相對術語，如“在……之上”、“在……上方”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關系。應當理解的是，空間相對術語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構造上方”或“在其他器件或構造之上”的器件之后將被定位為“在其他器件或構造下方”或“在其他器件或構造之下”。因而，示例性術語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉90度或處于其他方位)，并且對這里所使用的空間相對描述符作出相應解釋。
[0040]現在，將參照附圖更詳細地描述根據本申請的示例性實施方式。然而，這些示例性實施方式可以由多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施方式。應當理解的是，提供這些實施方式是為了使得本申請的公開徹底且完整，并且將這些示例性實施方式的構思充分傳達給本領域普通技術人員，在附圖中，為了清楚起見，擴大了層和區域的厚度，并且使用相同的附圖標記表示相同的器件，因而將省略對它們的描述。
[0041]現有技術中存在如【背景技術】部分所指出的封裝所用的金屬鋁線容易與內密封環21的鋁焊盤206連接造成集成電路區3短路，使集成電路區3失效的問題，本申請為了解決上述問題，提出了一種芯片的密封環結構。
[0042]圖4至10示出了本申請優選的實施方式所提供的一種芯片的密封環結構。該密封環結構包括內密封環21以及外密封環22，內密封環21圍繞集成電路區3設置，具有鋁焊盤206 ;外密封環22圍繞內密封環21設置；內密封環21包括一個或多個第一子密封環201、一個或多個第二子密封環202和第一介電隔離環203，第一子密封環201與鋁焊盤206耦連，靠近外密封環22設置，且每個第一子密封環201包括沿周向排列的一組相互獨立的密封條11和隔離相鄰的密封條11的介電隔離條12 ;第二子密封環202靠近集成電路區3設置；第一介電隔離環203設置在第一子密封環201和第二子密封環202之間，將第一子密封環201和鋁焊盤206與第二子密封環202隔離開。
[0043]本申請將內密封環21設置為相互獨立的第一子密封環201和第二子密封環202，且利用沿周向環繞且沿上下方向延伸設置的第一介電隔離環203將第二子密封環202與鋁焊盤206、第一子密封環201與第二子密封環202隔離開(如圖4、圖5以及圖8至圖10所示)，使得與鋁焊盤206能夠電連接的只有第一子密封環201，然后進一步利用沿周向排列設置且沿上下方向延伸的介電隔離條12將第一子密封環201隔離為相互獨立的密封條11(如圖4、圖6和圖7所示)，從而打斷了現有技術中鋁焊盤206與密封環形成的回路，避免了集成電路區3因短路而失效的缺陷；同時密封條11、第二子密封環202以及外密封環22仍保持較好的密封性能，因此，本申請的密封環結構既能滿足對集成電路區3的密封保護作用，又不會造成集成電路區3因短路而失效。而且，具有上述結構的密封環結構的制作過程與集成電路區3的制作過程同步進行，根據密封條11、介電隔離條12和第一介電隔離環203的具體位置設計相應的掩模板，然后采用本領域常規的刻蝕、沉積等方法制作密封環的各部分，制作方法簡單。
[0044]本申請的第一子密封環201可以為一個也可以為多個，如圖4所示的密封環結構中周向設置的第一子密封環201為一個；如圖7所示的密封環結構中周向設置的第一子密封環201的結構為兩個，各第一子密封環201均具有密封條11和隔離條12，且相鄰的第一子密封環201之間可以采用第二介電隔離環204進行隔離，圖4和圖7僅是示意性地說明本申請的密封環結構，正如前所述第一子密封環201的可以為一個或多個，不限于圖4中的一個和圖7中的兩個，本領域技術人員可以根據實際的密封環結構特點將第一子密封環201設置為三個、四個甚至更多。第一子密封環201中沿周向排列設置的密封條11的數量也不限于圖4和圖7中示出的數量，本領域技術人員同樣可以依據所設置的芯片的結構復雜程度合理設置密封條11的數量。
[0045]同樣，本申請的第二子密封環202可以為一個也可以為多個，圖4和圖7示出的密封環結構均具有一個第二子密封環202，當第二子密封環202為多個時，相鄰的第二子密封環202之間設置第三介電隔離環(附圖中未示出)，本領域技術人員可以根據實際的密封環結構特點將第二子密封環202設置為兩個、三個、四個甚至更多。
[0046]可用于制作本申請的第一介電隔離環203、第二介電隔離環204、第三介電隔離環以及介電隔離條12的材料為介電常數大于3.6的材料，優選介電常數在3.6?7.0的材料，進一步優選S1CH、氧化硅、氮化硅、氟硅玻璃或摻雜碳的氧化硅。
[0047]在本申請另一種優選的實施方式中，如圖5、圖8、圖9或圖10所示，上述外密封環22、第一子密封環201以及第二子密封環202的密封條11分別包括:n層金屬間介質層212、η+1層金屬布線層211和η個過孔213，η為正整數，金屬間介質層212沿垂直于襯底I的方向疊置；金屬布線層211與金屬間介質層212交錯設置；過孔213貫穿各金屬間介質層212設置。金屬布線層211與金屬間介質層212相互交疊設置，并且采用過孔213將金屬布線層211進行互聯形成金屬疊層，該金屬疊層可以保護集成電路區3在切割過程中避免受到應力損壞、阻擋污染物對集成電路區3造成污染。
[0048]當上述金屬間介質層212和金屬布線層211為多層時,優選為6?8層。形成上述金屬布線層211的材料為銅或鋁，形成上述過孔213的材料為銅或鋁；金屬間介質層212的材料為介電常數大于3.6的材料，優選介電常數在3.6?7.0的材料，進一步優選S1CH、氧化硅、氮化硅、氟硅玻璃或摻雜碳的氧化硅。
[0049]其中金屬間介質層212和金屬布線層211以及過孔213的制作方法采用本領域的常規方法制作即可，以下以制作一層金屬間介質層212和一層金屬布線層211為例示意性制作本申請的密封環結構的制作方法。利用化學氣相沉積、等離子增強化學氣相沉積等方法形成金屬層，該金屬層優選鋁層或銅層，然后在該金屬層上涂布光刻膠，并利用曝光、顯影等光刻工藝對光刻膠進行圖形化處理；以圖形化的光刻膠為掩膜，采用等離子體刻蝕工藝或反應離子刻蝕工藝刻蝕金屬層形成金屬布線層211，刻蝕氣體采用含氯、溴、氦的混合氣體，刻蝕氣體的流量為50?150sccm,優選80?100sccm、100?120sccm,等離子源的輸出功率為2000?5000W，優選3000?4000W ;采用灰化工藝或濕法清洗工藝去除光刻膠，在金屬布線層211上采用化學氣相沉積法、低壓化學氣相沉積法、等離子體增強化學氣相沉積法或物理氣相沉積法沉積形成金屬間介質層212，金屬間介質層212的材料優選氮化硅、碳氧化硅、二氧化硅或氮氧化硅；然后在該金屬間介質層212上涂布光刻膠，并利用曝光、顯影等光刻工藝對光刻膠進行圖形化處理形成開口圖形；以圖形化的光刻膠為掩膜，采用等離子體刻蝕工藝或反應離子刻蝕工藝刻蝕金屬間介質層212形成通孔；去除光刻膠，向通孔內填充金屬形成過孔213。為了簡化制作過程中所使用的掩模板的制作工藝并且保證密封環結構的密封性，優選各過孔213沿垂直于襯底I的方向正對設置。
[0050]為了避免金屬布線層211的中金屬向金屬間介質層212擴散,優選在米用物理氣相沉積或濺射工藝在金屬布線層211上設置擴散阻擋層，形成擴散阻擋層的材料優選鉭或氮化鉭或兩者的復合物。
[0051]此外，與本領域的常規工藝相似，在制作集成電路區3的半導體器件過程中需要在半導體襯底I上設置一層或多層層間介質層4，那么本申請優選在密封環結構中設置一層或多層層間介質層4，并且在層間介質層4中設置與過孔213 —一對應的插塞5與金屬間介質層212中的過孔213 —同作為金屬疊層的一部分保護集成電路區3。
[0052]為了避免在使用過程中電壓過大導致第一子密封環201中的密封條11通過襯底I相互導通或與集成電路區3導通，優選在第一子密封環201與芯片的襯底I之間設置第一浮柵214，并且優選在與過孔213對應的位置設置第一浮柵214的第一子浮柵41，并且利用介質保護部42將第一子浮柵41進行隔離，如圖8所示，利用圖8中所示出的第一浮柵214的介電性能使得第一子密封環201與襯底I絕緣，避免產生上述導通，進而保證了芯片工作的靈敏性。
[0053]同樣，為了避免襯底I與第二子密封環202與襯底I的導通以及外密封環22對襯底I的導通對芯片的工作產生意想不到的不利影響，優選在第二子密封環與襯底I之間設置第二浮柵215，在外密封環22與襯底I之間設置第三浮柵216，第二浮柵215和第三浮柵216可以設置成與第一浮柵214相同的結構，即在與過孔213對應的位置設置子浮柵然后利用介質保護部將子浮柵隔離開，從而節約了浮柵的制作成本。
[0054]上述第一浮柵214、第二浮柵215以及第三浮柵216中子浮柵的材質為可以是金屬、金屬合金、金屬氮化物或金屬硅化物，多晶硅，以及其他適合的材料，介質保護部的介質材料選自S1CH、氧化硅、氮化硅、氟硅玻璃或摻雜碳的氧化硅。形成上述浮柵的方法包括原子層沉積、化學氣相沉積，物理氣相沉積或上述方法的結合等常規方法，上述方法已經被本領域技術人員所公知，其常用或變形均在本申請保護的范圍內，在此不再贅述。
[0055]圖9示出了本申請的又一種優選的實施方式所提供的密封環結構的剖面結構示意圖。圖9中的內密封環21具有在半導體襯底I中設置的第一淺溝槽隔離部217，使得位于其上的金屬疊層與半導體襯底I絕緣。第一淺溝槽隔離部217與第一浮柵214同時設置避免了在芯片的襯底I上形成MOS管，同時能夠承受更大的工作電壓，保證了芯片工作的安全性并延長了芯片的使用壽命。
[0056]圖9還示出了在密封環結構的外密封環22對應的半導體襯底I中設置邏輯電路區219，該邏輯電路區219通過插塞5與底層金屬布線層211相接，也形成的外密封環22的金屬疊層的密封結構；該密封環結構在起到對集成電路區3的器件有效保護的基礎上，更好地避免了由于鋁焊盤206與導線相連時對集成電路區3的器件造成的不利影響。
[0057]圖10示出了本申請的又一種優選的實施方式所提供的密封環結構的剖面結構示意圖。圖10中的內密封環21具有在半導體襯底I中設置的第一淺溝槽隔離部217，外密封環22具有在半導體襯底I中設置的第二淺溝槽隔離部218，使得上部的金屬疊層與半導體襯底I徹底絕緣。
[0058]上述第一淺溝槽隔離部217和第二淺溝槽隔離部218采用本領域的常規制作方法制作即可:刻蝕形成淺溝槽，然后向淺溝槽中填充絕緣物質形成淺溝槽隔離部，并使用化學機械拋光CMP將半導體器件表面平坦化以及高溫退火穩固；淺溝槽中填充的絕緣物質優選氧化硅，為了在填充時提高半導體襯底I與氧化硅之間的附著性，還可以在淺溝槽的內表面采用化學氣相沉積法沉積或在溝槽的內表面采用高溫熱氧化法形成氧化硅襯墊層。上述方法已經被本領域技術人員所公知，其常用或變形均在本申請保護的范圍內，在此不再贅述。
[0059]本申請的密封環結構的內密封環21在采用圖4至圖10所示的結構的同時，外密封環22可以采用類似于第一子密封環201的結構，只要內密封環21和外密封環22的金屬部分組合形成密封結構，保證了密封環結構應有的密封保護作用，也起到了避免了金屬布線層211、過孔213、鋁焊盤206與封裝所用的鋁導線形成回路導致集成電路區3短路的缺陷。
[0060]具有上述結構的密封環結構還包括保護層23和密封層24，保護層23設置在頂層金屬布線層211上，并在內密封環21的區域內具有開口，鋁焊盤206設置在內密封環21區域內的保護層23上并填充開口 ；密封層24設置在鋁焊盤206上。其中保護層23保護頂層金屬布線層211，避免其在后期封裝過程或使用過程中受到外部環境的破壞；密封層24將鋁焊盤206和外密封環22的保護層23進行密封起到進一步的保護作用。可用于本申請的保護層23的材料優選氮化硅或氧化硅，密封層24的材料優選氧化硅或氮化硅。
[0061]形成上述保護層23的方法可以使化學氣相沉積法、低壓化學氣相沉積法、等離子體增強化學氣相沉積法或物理氣相沉積法；進一步地，在內密封環21內的保護層23內形成開口，進而暴露出部分頂層金屬布線層211，具體形成過程如下:在保護層23上覆蓋光刻膠層，經曝光顯影處理定義出開口圖形，然后以光刻膠層為掩膜，沿開口圖形對保護層23進行刻蝕形成開口，暴露出頂層金屬布線層211，去除光刻膠層；后續采用化學氣相沉積法、低壓化學氣相沉積法、等離子體增強化學氣相沉積法或物理氣相沉積法形成鋁焊盤206。
[0062]由上述描述可以看出，本申請的密封環結構具有以下優勢:
[0063]I)利用沿周向環繞且沿上下方向延伸設置的第一介電隔離環將第二子密封環與鋁焊盤、第一子密封環與第二子密封環隔離開，使得與鋁焊盤能夠電連接的只有第一密封環，然后進一步利用沿周向排列設置且沿上下方向延伸的介電隔離條將第一子密封環隔離為相互獨立的密封條，從而打斷了現有技術中鋁焊盤與密封環形成的回路，避免了集成電路區因短路而失效的缺陷；
[0064]2)密封條、第二子密封環以及外密封環仍保持較好的密封性能，因此，本申請的密封環結構既能滿足對集成電路區的密封保護作用，又不會造成集成電路區因短路而失效；
[0065]3)具有上述結構的密封環結構的制作過程與集成電路區的制作過程同步進行，根據密封條、介電隔離條和介電隔離環的具體位置設計相應的掩模板，然后采用本領域常規的刻蝕、沉積等方法制作金屬間介質層和金屬布線層，制作方法簡單。
[0066]以上僅為本申請的優選實施方式而已，并不用于限制本申請，對于本領域的技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內。
【權利要求】
1.一種芯片的密封環結構，包括: 內密封環，圍繞集成電路區設置，具有鋁焊盤；以及 外密封環，圍繞所述內密封環設置； 其特征在于，所述內密封環包括: 一個或多個第一子密封環，與所述鋁焊盤耦連，靠近所述外密封環設置，且每個所述第一子密封環包括沿周向排列的一組相互獨立的密封條和隔離相鄰的所述密封條的介電隔離條； 一個或多個第二子密封環，靠近所述集成電路區設置； 第一介電隔離環，設置在所述第一子密封環和第二子密封環之間，將所述第二子密封環和所述鋁焊盤與所述第一子密封環隔離開。
2.根據權利要求1所述的密封環結構，其特征在于，所述第一子密封環為多個，所述內密封環還包括第二介電隔離環，所述第二介電隔離環設置在相鄰的所述第一子密封環之間。
3.根據權利要求2所述的密封環結構，其特征在于，所述第二子密封環為多個，所述內密封環還包括第三介電隔離環，所述第三介電隔離環設置在相鄰的所述第二子密封環之間。
4.根據權利要求1至3中任一項所述的密封環結構，其特征在于，所述內密封環還包括第一浮柵，所述第一浮柵設置在所述第一子密封環與所述芯片的襯底之間。
5.根據權利要求4所述的密封環結構，其特征在于，所述外密封環、所述第一子密封環和所述第二子密封環的密封條分別包括: η層金屬間介質層，沿垂直于所述襯底的方向疊置，η為正整數； η+1層金屬布線層，與所述金屬間介質層交錯設置； η個過孔，貫穿各所述金屬間介質層設置。
6.根據權利要求5所述的密封環結構，其特征在于，各所述過孔沿垂直于所述襯底的方向正對設置。
7.根據權利要求6所述的密封環結構，其特征在于，所述第一浮柵包括: 多個第一子浮柵，與位于所述第一子密封環底層的所述過孔對應地設置； 介質保護部，設置在所述多個第一子浮柵之間。
8.根據權利要求5所述的密封環結構，其特征在于，所述芯片還包括: 層間介質層，設置在所述襯底與所述密封環結構之間； 插塞，貫穿所述層間介質層設置，且與位于所述密封環結構底層的所述過孔對應。
9.根據權利要求5所述的密封環結構，其特征在于，所述內密封環還包括第二浮柵，所述第二浮柵設置在所述第二子密封環與所述襯底之間。
10.根據權利要求9所述的密封環結構，其特征在于，所述內密封環還包括第一淺溝槽隔離部，設置在與所述內密封環對應的所述襯底上，所述第一浮柵和所述第二浮柵設置在所述第一淺溝槽隔離部上。
11.根據權利要求5所述的密封環結構，其特征在于，所述外密封環還包括第三浮柵，所述第三浮柵設置在與所述外密封環對應的所述襯底上。
12.根據權利要求11所述的密封環結構，其特征在于，所述外密封環還包括邏輯電路區，所述邏輯電路區設置在所述襯底上，所述第三浮柵設置在所述邏輯電路區上。
13.根據權利要求11所述的密封環結構，其特征在于，所述外密封環還包括第二淺溝槽隔離部，所述第二淺溝槽隔離部設置在與所述外密封環對應的所述襯底上，所述第三浮柵設置在所述第二淺溝槽隔離部上。
14.根據權利要求5所述的密封環結構，其特征在于，所述密封環結構還包括: 保護層，設置在所述η+1層金屬布線層中的位于頂層的所述金屬布線層上，并在所述內密封環的區域內具有開口，所述鋁焊盤設置在所述內密封環區域內的所述保護層上并填充所述開口； 密封層，設置在所述鋁焊盤上。
15.根據權利要求14所述的密封環結構，其特征在于，所述保護層的材料為氮化硅或氧化硅。
16.根據權利要求14所述的密封環結構，其特征在于，所述密封層的材料為氧化硅或氮化硅。
17.根據權利要求5所述的密封環結構，其特征在于，所述金屬布線層的材料為銅或招。
18.根據權利要求5所述的密封環結構，其特征在于，所述金屬布線層的層數為6?8層。
19.根據權利要求3所述的密封環結構，其特征在于，所述第一介電隔離環、所述第二介電隔離環、所述第三介電隔離環和所述介電隔離條的材料為S1CH、氧化硅、氮化硅、氟硅玻璃或摻雜碳的氧化硅。
20.根據權利要求7所述的密封環結構，其特征在于，所述介質保護部的材料為S1CH、氧化硅、氮化硅、氟硅玻璃或摻雜碳的氧化硅。
【文檔編號】H01L23/552GK104347596SQ201310345408
【公開日】2015年2月11日 申請日期:2013年8月8日 優先權日:2013年8月8日
【發明者】宋春, 陳文磊, 翟曉永, 張薔, 許亮 申請人:中芯國際集成電路制造(上海)有限公司