半導體裝置制造方法
【專利摘要】本發明提供在持續小型化、高密度化的半導體裝置中能將內引線間連接的半導體裝置。本發明的實施方式涉及的半導體裝置具備：多條引線，其具有內引線和外引線；半導體芯片，其設置于多條引線之上；間隔件，其介于半導體芯片與多條引線之間，在半導體芯片的背面與多條引線之間形成間隙；和導線，其設置于間隙中，在半導體芯片的背面下方將內引線間電連接。
【專利說明】半導體裝置
[0001]本申請以日本專利申請2013-53387號(申請日:2013年3月15日)及日本專利申請2013-58016號(申請日:2013年3月21日)為在先基礎而享受優先權。本申請通過參照這些在先申請而包括其全部內容。
【技術領域】
[0002]本發明的實施方式涉及半導體裝置。
【背景技術】
[0003]半導體裝置隨著高速化而變得容易受到電源(Vcc)和接地(Vss)的電位變化的影響。特別是數據的I/o信號受到電源、接地或這兩者的電位變化的影響，I/O信號在上升/下降部分的波動變大。于是，以使電源和接地的電位穩定化(強化)或減小電源-接地間的電感為目的，將電源用引線間和接地(接地)用引線間用金屬線電連接。此外，為了提高半導體裝置的通用性，改變控制信號和I/o信號等的內引線的排列順序和外引線的排列順序。該情況下，在封裝內，通過將引線彼此用以跨位于其間的引線的方式地設置的中繼用金屬線連接，改變電極焊盤的排列順序和外引線的排列順序。
[0004]此外，近年來，半導體裝置持續小型化、高密度化。例如，存在在封裝內層疊了半導體芯片而成的半導體裝置和使半導體芯片大型化了的半導體裝置。然而，在此類半導體裝置中，半導體芯片所占的區域增大(寬)，因此難以在封裝內確保設置金屬線的空間。此外，如果想要在封裝內確保設置金屬線的空間，則封裝會增大。
[0005]如上所述，在持續小型化、高密度化的半導體裝置中，需要能將內引線間連接的半導體裝置。
【發明內容】
[0006]本發明提供在持續小型化、高密度化的半導體裝置中能將內引線間連接的半導體
>J-U ρ?α裝直。
[0007]本發明的實施方式涉及的半導體裝置，其具備:多條引線，其具有內引線和外引線；半導體芯片，其設置于多條引線之上；間隔件，其介于半導體芯片與多條引線之間，在半導體芯片的背面與多條引線之間形成間隙；和導線，其設置于間隙中，在半導體芯片的背面下方將內引線間電連接。
[0008]本發明的其他實施方式涉及的半導體裝置，其具備:多條引線，其具有內引線和外引線；半導體芯片，其設置于多條引線之上；和間隔件，其介于半導體芯片與多條引線之間，在半導體芯片的背面下方將內引線間電連接。
【專利附圖】
【附圖說明】
[0009]圖1是第一實施方式涉及的半導體裝置的俯視圖。
[0010]圖2是第一實施方式涉及的半導體裝置的放大剖視圖。
[0011]圖3是第一實施方式涉及的半導體裝置的局部俯視圖。
[0012]圖4是圖3中的線段X-X處的剖視圖。
[0013]圖5是表示第一實施方式涉及的半導體裝置的制造方法的流程圖。
[0014]圖6是第二實施方式涉及的半導體裝置的俯視圖。
[0015]圖7是第二實施方式涉及的半導體裝置的放大剖視圖。
[0016]圖8是第二實施方式涉及的半導體裝置的引線基板及間隔件的放大俯視圖。
[0017]圖9是圖8中的線段X-X處的剖視圖。
[0018]圖10是圖8中的線段Y-Y處的放大剖視圖。
[0019]圖11是圖10中的線段Z-Z處的剖視圖。
[0020]圖12是表示第二實施方式涉及的半導體裝置的制造方法的流程圖。
[0021]附圖標記說明:
[0022]100、200 半導體裝置;110、210 引線基板;111、211 引線；111A、211A 內引線；111B、211B 外引線；111C 凹部;121-124、221-224 半導體芯片;121P_124P、221P_224P 電極焊盤(pad);121R、221R背面；130、230 間隔件；131、133、231、233 粘接層；132、232 絕緣層；140 導線(wire);150、250密封樹脂；234導體層；230A凹陷；E導電體;F芯片粘接膜(die attachfilm) ；S間隙；S1表面(第一主面)；S2背面(第二主面)；S3、S4側面；胃金屬線。
【具體實施方式】
[0023]下面參照附圖來詳細說明實施方式。
[0024](實施方式)
[0025]圖1是第一實施方式涉及的半導體裝置100的俯視圖。圖2是第一實施方式涉及的半導體裝置100的局部放大剖視圖。在該實施方式中，半導體裝置100是TOSP (ThinSmall Outline Package,薄型小尺寸封裝)型的半導體裝置。
[0026]如圖1、圖2所示，半導體裝置100具備引線基板110、半導體芯片121?124、間隔件130、導線140和密封樹脂150。再有，在圖1中，用實線而不是虛線來記載由密封樹脂150密封了的半導體芯片121?124、間隔件130及導線140。
[0027]引線基板110具有多條引線111。在各引線111使用導電性優良的金屬材料，例如銅(Cu)和/或鐵(Fe)、鎳(Ni)。各引線111具有密封于密封樹脂150內的內引線IllA和從密封樹脂150露出的外引線111B。內引線IllA主要作為與半導體芯片121?124的電極焊盤連接的連接部而發揮功能。外引線IllB作為外部連接端子而發揮功能。再有，多條引線111通過絕緣性的固定帶(例如，聚酰亞胺)固定使得其位置不偏移。
[0028]各引線111包括包含電源用(Vcc)引線、接地用(Vss)引線和控制信號用引線、輸入輸出(I/o)用引線的多條引線。這里，控制信號用引線包含芯片啟動(CE)、允許寫入(WE)、允許讀出(RE)、指令鎖存使能(CLE)、地址鎖存使能(ALE)、寫保護(WP)、就緒/忙碌(R/B)、數據選通信號(DQS)、讀寫(RE)等引線。
[0029]再有，各引線的排列順序因搭載半導體裝置100的安裝母板的規格等而不同。
[0030]半導體芯片121?124是例如NAND型閃存等存儲元件及其控制元件。在半導體芯片121?124的一邊側，沿其一邊排列地分別形成有多個電極焊盤121P?124P。各半導體芯片121?124在引線基板110上按階梯狀層疊使得沿該半導體芯片的一邊側形成的電極焊盤121P?124P露出。
[0031]最下層的半導體芯片121粘接于間隔件130上。此外，半導體芯片121?124通過芯片粘接膜F (粘接劑膜)而分別粘接于半導體芯片121?123上。芯片粘接膜F使用以例如聚酰亞胺樹脂、環氧樹脂、丙烯酸酯等為主成分的熱硬化性或光硬化性的材料。
[0032]再有，在圖2中層疊有四個半導體芯片。但是，層疊的半導體芯片的數量不限于四個。半導體芯片的數量只要大于等于一個即可。通過按階梯狀層疊而露出的半導體芯片121?124的電極焊盤121P?124P，通過Au線或Cu線等金屬線W與引線111的內引線IllA電連接。
[0033]間隔件130介于引線基板110與最下層的半導體芯片121的背面121R之間。間隔件130在引線基板110與最下層的半導體芯片121的背面121R之間形成間隙S。間隙S的高度Dl優選大于等于70 μ m。再有，如果間隙S的高度Dl過高，則半導體裝置100變厚。因此，間隙S的高度Dl優選小于等于100 μ m。
[0034]間隔件130具備粘接層131、133及絕緣層132。粘接層131、133使用以例如聚酰亞胺樹脂、環氧樹脂、丙烯酸酯等為主成分的熱硬化性或光硬化性的材料。此外，絕緣層132使用絕緣性的材料例如聚酰亞胺樹脂。
[0035]再有，在圖1中，在半導體芯片121的背面121R與引線基板110之間存在六個間隔件130。但是，間隔件130只要能確保設置后述的導線140的空間即可。因此，設置間隔件130的位置不限于圖1所示的位置。例如，也可將間隔件130配置于半導體芯片121的背面121R的四角。
[0036]導線140是使用例如導電性優良的金(Au)、銅(Cu)、鋁(Al)或其合金的金屬線。導線140將內引線IllA間電連接。在該實施方式中，導線140在最下層的半導體芯片121的背面121R下將電源用(Vcc)引線的內引線IllA間、接地用(Vss)引線的內引線IllA間及控制信號用引線的內引線IllA間中的至少其中之一以上的內引線IllA間電連接。
[0037]密封樹脂150將引線基板110、半導體芯片121?124、間隔件130、導線140密封。再有，各引線111的外引線IllB在露出的狀態下由密封樹脂150密封。
[0038]其次，更詳細地說明半導體裝置100的導線140所形成的內引線IllA間的連接。圖3是半導體裝置100的局部俯視圖。圖4是圖3中的線段X-X處的剖視圖。在圖3、圖4中，表示將電源用(Vcc)引線的內引線IllA間及接地用(Vss)引線的內引線IllA間用導線140電連接的例子。再有，在圖3中，省略了半導體芯片121?124及密封樹脂150的圖示。此外，在途中用虛線表示金屬線W。在圖4中，省略了間隔件130及密封樹脂150的圖
/Jn ο
[0039]如圖3所示，導線140在跨過其他內引線IllA的狀態下將電源用(Vcc)引線的內引線IllA間及接地用(Vss)引線的內引線IllA間用線140電連接。再有，在圖3所示的例子中，導線140跨輸入輸出(I/O)用引線。在輸入輸出(I/O)用引線附近，容易受到電源(Vcc)和接地(Vss)的電位的影響。因此，如圖3所示，優選，將在輸入輸出(I/O)用引線周圍配置的電源用(Vcc)引線及接地用(Vss)引線的內引線IllA間電連接。但是，導線140也可以跨其他弓丨線、例如控制信號用引線。
[0040]此外，如圖3所示，在被夾在由導線140電連接的電源用(Vcc)引線及接地用(Vss)引線的內引線IllA間的輸入輸出(I/O)用引線的內引線111A，形成有凹部111C。再有，如圖3所示，在該半導體裝置100中，在導線140跨過的區域形成有凹部111C。
[0041]因此，如圖4所示，距離D2比距離D3短，該距離D2為導線140多連接的電源用(Vcc)引線及接地用(Vss)引線的內引線IllA的上表面S1、S2與半導體芯片121的背面121R的距離，該距離D3為導線140所連接的電源用(Vcc)引線及接地用(Vss)引線的內引線IllA所夾的輸入輸出(I/O)用引線的內引線IllA的上表面S3與半導體芯片121的背面121R的距離。
[0042]即、通過形成凹部111C，由導線140連接的內引線IllA所夾的內引線IllA的上表面的位置比由導線140連接的內引線IllA的上表面低。因此，能減小導線140與作為連接對象的內引線IllA以外的內引線IllA接觸的可能性。此外，通過形成凹部111C，內引線IllA的上表面距半導體芯片121的背面121R的距離變長。因此，能減小半導體芯片121和形成有凹部IllC的內引線IllA的寄生電容。
[0043]再有，內引線IllA的凹部IllC能通過干蝕刻或濕蝕刻來形成。此外，也可向內引線IlA施加壓力而在上下方向上將其壓扁。通過壓扁，內引線IllA的厚度變薄、形成凹部IllC (壓印加工，coining)。此外，也可以通過下壓(depress)加工將內引線IllA向下彎折以形成凹部111C。壓印加工和下壓加工可抑制內引線IllA的橫截面積減小。因此，可抑制形成有凹部IllC的內引線IllA的電阻增加。
[0044]再有，在圖3、圖4所示的例子中，以使電源(Vcc)和接地(Vss)的電位穩定化(強化)或減小電源-接地間的電感為目的，將電源用(Vcc)引線的內引線IllA間和接地用(Vss)引線的內引線IllA間用金屬線140電連接。但是，也可以以改變內引線IllA的排列順序和外引線11IB的的排列順序為目的，將控制信號用引線和/或輸入輸出(I/O )用引線的內引線IllA間用導線140電連接。
[0045]此外，也可以在最下層的半導體芯片121的背面121R設置絕緣層(例如，氧化硅層)。該絕緣層能通過例如使半導體芯片121的背面氧化成氧化硅來形成。此外，也可以在半導體芯片121的背面121R設置芯片粘接膜(DAF)等粘接劑膜。另外，也可以使半導體芯片121的背面121R凹陷。
[0046]通過在最下層的半導體芯片121的背面121R設置絕緣層或使半導體芯片121的背面121R凹陷，能防止導線140與半導體芯片121電接觸。再有，在半導體芯片121的背面121R設置了芯片粘接膜(DAF)等粘接劑膜的情況下，不需要間隔件130的粘接層133。此外，絕緣層優選設置于半導體芯片121的整個背面121R。
[0047](半導體裝置100的制造)
[0048]圖5是表示半導體裝置100的制造方法的流程圖。下面參照圖1?圖5來說明半導體裝置100的制造方法。
[0049]在引線基板110的預定位置安裝間隔件130 (步驟S101)。間隔件130的安裝可以在引線基板110的制造工序的途中、在下壓加工或壓印加工、對引線前端進行的切斷加工前進行。用導線140將引線基板110的引線111中的、期望的引線111的內引線IllA間電連接(步驟S102)。導線140的連接使用現存的線接合裝置。
[0050]其次，在間隔件130上按階梯狀地層疊半導體芯片121?124(步驟S103)。再有，在半導體芯片121?124的層疊中，使用芯片粘接膜(DAF)等粘接劑膜。其次，用金屬線W將層疊了的半導體芯片121?124的電極焊盤121P?124P及引線基板110的內引線IllA電連接(步驟S104)。再有，在金屬線W的連接中使用現存的線接合裝置。
[0051]其次，用密封樹脂150將引線基板110、半導體芯片121~124、間隔件130、導線140、金屬線W等密封(步驟S105 )。其次，進行從密封樹脂150露出的外引線11IB的彎曲加工和/或切斷加工等(步驟S106)。再有，也可以在將間隔件130粘接于半導體芯片121的背面后，向引線基板110上安裝半導體芯片121。
[0052]如上所述，半導體裝置100具備在半導體芯片121的背面121R與多條引線111之間形成間隙S的間隔件130。而且，在該間隙S中，通過導線140將內引線IllA間電連接。
[0053]因此，在安裝半導體芯片121~124的區域的外側不存在導線140用的空間的情況下，也能用導線140將內引線IllA間電連接。
[0054]此外，由導線140連接的內引線IllA所夾的內引線IllA的上表面位置比由導線140連接的內引線IllA的上表面低。因此，可減少導線140與作為連接對象的內引線IllA以外的內引線IllA接觸的可能性。再有，通過形成凹部111C，內引線IllA的上表面距半導體芯片121的背面121R的距離變長。因此，可減小半導體芯片121和形成有凹部IllC的內引線IllA的寄生電容。
[0055]再有，在通過壓印加工或下壓加工形成了內引線IllA的凹部IllC的情況下，可抑制內引線IllA的橫截面積減小。因此，可抑制形成有凹部IllC的內引線IllA的電阻增加。此外，在最下層的半導體芯片121的背面121R設置了絕緣層的情況下，可防止半導體芯片121與導線140電接觸。
[0056](第二實施方式)
[0057]圖6是第二實施方式涉及的半導體裝置200的俯視圖。圖7是第二實施方式涉及的半導體裝置200的局部放大剖視圖。在該實施方式中，半導體裝置200是TSOP型半導體裝直。
[0058]如圖6、圖7所示，半導體裝置200具備引線基板210、半導體芯片221~224、間隔件230和密封樹脂250。再有，在圖6中，用實線而不是虛線來記載由密封樹脂250密封的半導體芯片221~224及間隔件230。
[0059]引線基板210具有多條引線211。在各引線211使用導電性優良的金屬材料例如銅和/或鐵、鎳。各引線211具有密封于密封樹脂250內的內引線211Α和從密封樹脂250露出的外引線211Β。內引線211Α主要作為與半導體芯片221~224的電極焊盤連接的連接部而發揮功能。外引線211Β作為外部連接端子而發揮功能。再有，多條引線211通過絕緣性的固定帶(例如，聚酰亞胺)固定使得其位置不偏移。
[0060]各引線211包括包含電源用(Vcc)引線、接地用(Vss)引線、控制信號用引線、輸入輸出(I/o)用引線的多個引線。這里，在控制信號用引線中包含芯片啟動(CE)、允許寫入(WE)、允許讀出(RE)、指令鎖存使能(CLE)、地址鎖存使能(ALE)、寫保護(WP)、就緒/忙碌(R/B)、數據選通信號(DQS)、讀寫(RE)等引線。
[0061]再有，各引線的排列順序因搭載半導體裝置200的安裝母板的規格等而不同。
[0062]半導體芯片221~224是例如NAND型閃存等存儲元件及其控制元件。在半導體芯片221~224的一邊側，沿其一邊排列地分別形成有多個電極焊盤22IP~224P。各半導體芯片221~224在引線基板210上按階梯狀地層疊使得沿一邊側形成的電極焊盤221P~224P露出。
[0063]最下層的半導體芯片221通過絕緣性的芯片粘接膜F等(粘接劑膜)粘接于間隔件230上。此外，半導體芯片222?224通過絕緣性的芯片粘接膜F等(粘接劑膜)而分別粘接于半導體芯片221?223上。芯片粘接膜F由以例如聚酰亞胺樹脂、環氧樹脂、丙烯酸酯等為主成分的熱硬化性或光硬化性的材料制成。
[0064]再有，在圖7中，層疊有四個半導體芯片。但是，層疊的半導體芯片的數量不限于四個。半導體芯片的數量只要是大于等于一個即可。通過按階梯狀層疊而露出的半導體芯片221?224的電極焊盤221P?224P，通過Au線或Cu線等金屬線W與引線211的內引線211A電連接。
[0065]間隔件230介于引線基板210與最下層的半導體芯片221的背面221R之間。間隔件230的至少一個將引線基板210的內引線211A間電連接。在圖6中，在半導體芯片221的背面221R與引線基板210間存在六個間隔件230。但是，設置間隔件230的位置不限于圖6所示的位置。例如，也可以將間隔件230配置于半導體芯片221的背面221R的四角。再有，將參照圖8?圖11后述間隔件230的詳細構成。
[0066]密封樹脂250將引線基板210、半導體芯片221?224及間隔件230等密封。再有，各引線211的外引線211B在露出的狀態下由密封樹脂250密封。
[0067]間隔件230的構成
[0068]圖8是引線基板210及間隔件230的放大俯視圖。圖9是圖8中的線段X_X處的剖視圖。再有，在圖8中，省略了半導體芯片221?224及密封樹脂250的圖示。此外，用虛線在中途表示金屬線W。在圖9中，省略了間隔件230及密封樹脂250的圖示。此外，圖10是圖8中的線段Y-Y處的放大剖視圖。圖11是圖10中的線段Z-Z處的剖視圖。下面參照圖8?圖11來詳細說明間隔件230的構成。
[0069]如圖9所示，間隔件230中，在將粘接層231、絕緣層232和粘接層233以上述順序層疊而成的層疊體上層疊有導體層234。在粘接層231、233使用以例如聚酰亞胺樹脂、環氧樹脂、丙烯酸酯等為主成分的熱硬化性或光硬化性的材料。在絕緣層132使用絕緣性的材料例如聚酰亞胺樹脂。在導體層234使用導電性良好的材料例如銅和/或鋁的薄膜。此夕卜，如圖8所示，導體層234沿間隔件230的兩側面S1、S2層疊。導體層234能通過例如鋪設銅箔等而形成于絕緣層232上。
[0070]如圖8?圖11所示，在將粘接層231、絕緣層232、粘接層233層疊起來而成的層疊體，從表面S3 (第一主面)到背面S4 (第二主面)設有凹陷230A。在圖8所示的例子中，在間隔件230的側面S3、S4分別設有兩個凹陷220A。在間隔件230的側面SI側，在電源用(Vcc)引線的位置設有凹陷230A。在間隔件230的側面S2側，在接地用(Vss)引線的位置設有凹陷230A。凹陷230A設置成到達側面SI或S2。此外，在各凹陷230A，如圖10、11所示那樣填充有導電體E。再有，導電體E通過例如使導電糊(例如銀糊或銅糊)燒制或使其硬化而形成。
[0071]S卩、在圖8所示的例子中，電源用(Vcc)引線的內引線211A間及接地用(Vss)引線的內引線211A間通過填充于間隔件230的導體層234及凹陷230中的導電體E來電連接。即、間隔件230在跨過其他的內引線211A的狀態下將電源用(Vcc)引線的內引線211A間及接地用(Vss)引線的內引線211A間電連接。
[0072]再有，在圖8所示的例子中，間隔件230跨過輸入輸出(I/O)用引線。在輸入輸出(I/O)用引線附近，容易受到電源(Vcc)和接地(Vss)的電位的影響。因此，如圖8所示，優選，將在輸入輸出(I/O)用引線的周圍配置的電源用(Vcc)引線及接地用(Vss)引線的內引線211A間電連接。但是，導線240也可以跨過其他引線，例如控制信號用引線。
[0073]還有，在圖8、圖9所示的例子中，以使電源(Vcc)和接地(Vss)的電位穩定化(強化)或減小電源-接地間的電感為目的，通過間隔件230將電源用(Vcc)引線的內引線211A間和接地用(Vss)引線的內引線211A間電連接。但是，也可以以改變內引線211A的排列順序和外引線21IB的的排列順序為目的，通過間隔件230將控制信號用引線和/或輸入輸出(I/O)用引線的內引線211A間電連接。
[0074](半導體裝置200的制造)
[0075]圖12是表示半導體裝置200的制造方法的流程圖。下面參照圖6?圖12來說明半導體裝置200的制造方法。
[0076]在引線基板210上的想要電連接的內引線21IA上的預定位置安裝間隔件230(步驟 S201)。
[0077]其次，在設置于間隔件230的側面S1、S2上的凹陷230A的位置涂敷導電糊(步驟S202)。再有，導電糊能夠通過例如印刷法來涂敷。
[0078]其次，在間隔件230上按階梯狀地層疊半導體芯片221?224(步驟S203)。再有，在半導體芯片221?224的層疊中，使用芯片粘接膜等粘接劑膜。其次，通過金屬線W將層疊的半導體芯片221?224的電極焊盤221P?224P及引線基板210的內引線21IA電連接(步驟S204)。再有，在金屬線W的連接中使用現存的線接合裝置。
[0079]其次，用密封樹脂250將引線基板210、半導體芯片221?224、間隔件230、金屬線W等密封(步驟S205)。其次，進行從密封樹脂250露出的外引線211B的彎曲加工和/或切斷加工等(步驟S206)。
[0080]如上所述，半導體裝置200，在在半導體芯片221的背面221R與多個引線211之間具有將內引線211A間電連接的間隔件230。因此，即使在安裝半導體芯片221?224的區域的外側不存在用于設置將內引線211A間電連接的導線的空間的情況下，也能通過間隔件230將內引線211A間電連接。
[0081]此外，在層疊于間隔件230上的半導體芯片221的背面221R設有成為絕緣層的芯片粘接膜F。因此，可防止間隔件230的導體層234與半導體芯片221電接觸。
[0082]再有，在設置于間隔件230的側面S1、S2上的凹陷203A中填充有導電體E。因此，氣體不會在間隔件230的凹陷230A內滯留。其結果，在將間隔件230安裝于引線基板210上時，導電糊容易地填充到凹陷230A內。
[0083](其他實施方式)
[0084]如上所述，對本發明的幾個實施方式進行了說明，但是上述實施方式僅是例示的，并不意在限定本發明的范圍。上述實施方式能以其他各種方式來實施，在不脫離本發明主旨的范圍內，能進行各種省略、替換、改變。這些實施方式和變形例包含于本發明的范圍和主旨中，同樣地，也包含于與記載于技術方案范圍中的發明等同的范圍中。
【權利要求】
1.一種半導體裝置，其中，具備: 多條引線，其具有內引線和外引線； 半導體芯片，其設置于所述多條引線之上； 絕緣層，其覆蓋所述半導體芯片的整個背面； 間隔件，其介于所述半導體芯片的背面的一部分與所述多條引線之間，在所述半導體芯片的背面與所述多條引線之間形成間隙；和 導線，其設置于所述間隙中，在所述半導體芯片的背面下方，將所述多條引線中的、與1信號用引線相鄰的電源用引線的內引線間、接地用引線的內引線間及控制信號用引線的內引線間中的至少其中之一以上的內引線間以跨其他內引線的方式電連接， 所述導線所連接的內引線的上表面距所述半導體芯片背面的距離比被所述導線所連接的內引線所夾的內引線的上表面距所述半導體芯片的背面的距離短。
2.—種半導體裝置，其中，具備: 多條引線，其具有內引線和外引線； 半導體芯片，其設置于所述多條引線之上； 間隔件，其介于所述半導體芯片與所述多條引線之間，在所述半導體芯片的背面與所述多條引線之間形成間隙； 和 導線，其設置于所述間隙中，在所述半導體芯片的背面下方將所述內引線間電連接。
3.根據權利要求2所述的半導體裝置，其中， 所述導線將所述多條引線中的電源用引線的內引線間、接地用引線的內引線間及控制信號用引線的內引線間中的至少其中之一以上的內引線間電連接。
4.根據權利要求2或3所述的半導體裝置，其中， 所述導線跨其他內引線地將所述內引線間電連接。
5.根據權利要求2或3所述的半導體裝置，其中， 所述導線所連接的內引線的上表面距所述半導體芯片的背面的距離比所述導線所連接的內引線所夾的內引線的上表面距所述半導體芯片的背面的距離短。
6.根據權利要求2或3所述的半導體裝置，其中， 具備絕緣層，該絕緣層覆蓋所述半導體芯片的整個背面， 所述間隔件設置于所述半導體芯片的背面的一部分。
7.一種半導體裝置，其中，具備: 多條引線，其具有內引線和外引線； 半導體芯片，其設置于所述多條引線之上； 絕緣層，其覆蓋所述半導體芯片的整個背面； 間隔件，其介于所述半導體芯片與所述多條引線之間，在所述半導體芯片的背面下方，將所述多條引線中的、電源用引線的內引線間、接地用引線的內引線間及控制信號用引線的內引線間中的至少其中之一以上的內引線間跨其他內引線地電連接， 所述間隔件有第一、第二主面，并具備:設置于所述第一主面側的第一粘接層；設置于所述第二主面側的第二粘接層；設置于所述第一粘接層與所述第二粘接層之間的絕緣體；和設置于所述第一主面側的導體層，并且在側面從所述第一主面到所述第二主面設有凹陷。所述內引線經填充于所述凹陷中的導電體和所述導體層而電連接。
8.一種半導體裝置，其中，具備: 多條引線，其具有內引線和外引線； 半導體芯片，其設置于所述多條引線之上；和 間隔件，其介于所述半導體芯片與所述多條引線之間，在所述半導體芯片的背面下方將所述內引線間電連接。
9.根據權利要求8所述的半導體裝置，其中， 所述間隔件將所述多條引線中的、電源用引線的內引線間、接地用引線的內引線間及控制信號用引線的內引線間中的至少其中之一以上的內引線間電連接。
10.根據權利要求8或9所述的半導體裝置，其中， 所述間隔件跨其他內引線地將所述內引線間電連接。
11.根據權利要求8或9所述的半導體裝置，其中， 所述間隔件有第一、第二主面，具備絕緣體和設置于所述第一主面側的導體層，并且在側面從所述第一主面到所述第二主面設有凹陷， 所述內引線經填充于所述凹陷中的導電體和所述導體層而電連接。
12.根據權利要求8或9所述的半導體裝置，其中， 具備絕緣層，該絕緣層覆蓋所述半導體芯片的整個背面。
【文檔編號】H01L23/528GK104051418SQ201310328880
【公開日】2014年9月17日 申請日期:2013年7月31日 優先權日:2013年3月15日
【發明者】石井齊 申請人:株式會社 東芝