功率半導體器件及其制造方法
【專利摘要】本發明提供一種功率半導體器件及其制造方法，器件包括：半導體襯底；所述半導體襯底的表面的設定區域上設有第一絕緣介質層；所述第一絕緣介質層表面上部分區域和所述半導體襯底的表面上靠近所述設定區域的部分區域的表面上設有第二絕緣介質層，所述半導體襯底表面上的第二絕緣介質層與所述第一絕緣介質層表面上的所述第二絕緣介質層連通；所述第二絕緣介質層上設有柵極導電層；在所述半導體襯底中，所述第一絕緣介質層兩側以及與所述第二絕緣介質層部分區域對應的位置設有體區；所述體區中靠近所述柵極導電層邊緣設有源極區。本發明實施例有效解決了現有技術中，功率半導體器件開關延遲大，開關頻率低的技術問題。
【專利說明】 功率半導體器件及其制造方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，尤其涉及一種功率半導體器件及其制造方法。
【背景技術】
[0002]隨著微電子技術的不斷發展，功率半導體器件因其在開關轉換時，具有短的開、關時間而被廣泛應用于高頻環境。而器件在工作中，器件開關時的延遲對器件的工作頻率起決定性作用。
[0003]采用現有技術中的工藝方法制造的功率半導體器件如圖1所示，包括:半導體襯底101、氧化層102、柵極導電層103，體區104和源極區105，通常將半導體襯底作為漏極區。從圖1中獲知，現有的功率半導體器件其柵極下面只有一層很薄的氧化層，致使柵極與襯底間的輸入電容以?較大，加大了器件的開關延遲，進而降低了開關頻率。
【發明內容】
[0004]本發明提供一種功率半導體器件及其制造方法，用以解決現有技術制造的半導體功率器件，器件開關延遲大，開關頻率低的技術問題。
[0005]—方面，本發明實施例提供一種功率半導體器件，包括:
[0006]半導體襯底；
[0007]所述半導體襯底的表面的設定區域上設有第一絕緣介質層；
[0008]所述第一絕緣介質層表面上部分區域和所述半導體襯底的表面上靠近所述設定區域的部分區域的表面上設有第二絕緣介質層，所述半導體襯底表面上的第二絕緣介質層與所述第一絕緣介質層表面上的所述第二絕緣介質層連通；
[0009]所述第二絕緣介質層上設有柵極導電層；
[0010]在所述半導體襯底中，所述第一絕緣介質層兩側以及與所述第二絕緣介質層部分區域對應的位置設有體區；
[0011〕 所述體區中靠近所述柵極導電層邊緣設有源極區。
[0012]另一方面，本發明實施例提供一種功率半導體器件制造方法，包括:
[0013]在半導體襯底的表面生成第一絕緣介質層；
[0014]對所述第一絕緣介質層進行刻蝕，以在所述半導體襯底的表面的設定區域內保留所述第一絕緣介質層；
[0015]在所述第一絕緣介質層表面上和所述半導體襯底的表面除所述設定區域外的其他區域表面上生成第二絕緣介質層；
[0016]在所述第二絕緣介質層上生成柵極導電層；
[0017]對所述第二絕緣介質層和所述柵極導電層進行刻蝕，以在所述第一絕緣介質層上部分區域和所述半導體襯底的表面上靠近所述設定區域的部分區域對應的位置上保留所述柵極導電層，所述半導體襯底表面上的第二絕緣介質層與所述第一絕緣介質層表面上的所述第二絕緣介質層連通；
[0018]在所述半導體襯底表面，所述第一絕緣介質層兩側以及與所述第二絕緣介質層部分區域對應的位置注入第一雜質形成體區；
[0019]在所述體區表面靠近所述柵極導電層邊緣注入第二雜質形成源極區。
[0020]本發明提供的功率半導體器件及其制造方法，在半導體襯底的表面與第二絕緣介質層間設置第一絕緣介質層，以增加柵極導電層與半導體襯底間的距離；在第一絕緣介質層表面上部分區域形成第二絕緣介質層，在該部分區域的第二絕緣介質層表面形成柵極導電層，以減少柵極導電層與半導體襯底間對應的橫截面積，進而減小了器件的開關延遲，提聞了開關頻率。
【專利附圖】
【附圖說明】
[0021]圖1為現有技術中的功率半導體器件的結構示意圖；
[0022]圖2為本發明實施例提供的功率半導體器件一個實施例的結構示意圖；
[0023]圖3為本發明提供的功率半導體器件制造方法一個實施例的流程圖。
【具體實施方式】
[0024]圖2為本發明實施例提供的功率半導體器件一個實施例的結構示意圖。如圖2所示，該功率半導體器件具體包括:半導體襯底201、第一絕緣介質層202、第二絕緣介質層203、柵極導電層204、體區205和源極區206。
[0025]具體地，本實施例所示結構如下:
[0026]在半導體襯底201的表面的設定區域上設有第一絕緣介質層202 ；
[0027]在第一絕緣介質層202表面上的部分區域如邊緣區域的位置，和半導體襯底的表面上靠近設定區域(該設定區域即為第一絕緣介質層202與半導體襯底接觸的區域)的部分區域的表面上設有第二絕緣介質層203。可以理解為第二絕緣介質層203外圍覆蓋包含所有第一絕緣介質層202所在的區域，以及與第一絕緣介質層202相靠近的半導體襯底201表面的區域，只在與第一絕緣介質層202相對位置上存在沒有覆蓋第二絕緣介質層203的部分區域(該部分區域具體可以是一個相對獨立區域，或是多個大小不一的獨立區域，且區域的具體形狀不做限定設置在半導體襯底201表面上的第二絕緣介質層與第一絕緣介質層202表面上的第二絕緣介質層203連通。
[0028]第二絕緣介質層203上設有柵極導電層204 ；
[0029]在半導體襯底201中，第一絕緣介質層202兩側與第二絕緣介質層部分區域對應的位置設有體區205 ；
[0030]體區205中靠近柵極導電層204邊緣設有源極區206 ；
[0031]該器件結構中的半導體襯底可視為器件的漏極區。
[0032]可選的，在第一絕緣介質層202表面上部分區域和半導體襯底201的表面上靠近設定區域的部分區域的表面上設有第二絕緣介質層203，具體可以為在第一絕緣介質層202表面除設定的中心區域(該中心區域可以是圓形，矩形等中心對稱圖形)以外的區域和半導體襯底201的表面靠近設定區域的部分區域的表面上設有第二絕緣介質層203。可以理解為該第二絕緣介質層203是中間“開窗”(在第一絕緣介質層202的中心區域無第二緣介質層203覆蓋)，四周連通或是中間“開窗”直接將第二緣介質層203分割成兩個以第一絕緣介質層202表面上中心點為對稱的結構。
[0033]可選的，第一絕緣介質層202可為采用濕法氧化生成的場氧化層，其厚度為大于或等于0.5微米；第二絕緣介質層可以為干法氧化生成的氧化層。
[0034]本發明提供的功率半導體器件，在半導體襯底的表面與第二絕緣介質層間設置第一絕緣介質層，以增加柵極導電層與半導體襯底間的距離；在第一絕緣介質層表面上部分區域形成第二絕緣介質層，在該部分區域的第二絕緣介質層表面形成柵極導電層，以減少柵極導電層與半導體襯底間對應的橫截面積，進而減小了器件的開關延遲，提高了開關頻率。
[0035]圖3為本發明提供的功率半導體器件制造方法一個實施例的流程圖，該方法可以制造如圖1所示實施例的功率半導體器件結構。如圖3所示，該功率半導體器件制造方法具體包括:
[0036]3301，在半導體襯底的表面生成第一絕緣介質層；
[0037]該半導體襯底可以為具有輕摻雜的半導體材料，如硅、氮化鎵、砷化鎵等。在該具有輕摻雜的半導體襯底表面生成第一絕緣介質層，該第一絕緣介質層可以為二氧化硅、氮化硅等。
[0038]3302，對上述第一絕緣介質層進行刻蝕，以在半導體襯底的表面的設定區域內保留第一絕緣介質層；
[0039]3303，在第一絕緣介質層表面上和半導體襯底的表面除所述設定區域外的其他區域表面上生成第二絕緣介質層；
[0040]在完成刻蝕后保留的第一絕緣介質層表面和半導體襯底的表面除與第一絕緣介質層接觸的其他區域表面上生成第二絕緣介質層，該第二絕緣介質層可以為二氧化硅、氮化硅。
[0041]3304，在第二絕緣介質層上生成柵極導電層；該柵極導電層可以為多晶硅、各種金屬。
[0042]3305，對上述第二絕緣介質層和柵極導電層進行刻蝕，以在第一絕緣介質層上的部分區域和半導體襯底的表面上靠近設定區域的部分區域對應的位置上保留第二絕緣介質層和該部分第二絕緣介質層上的柵極導電層，該半導體襯底表面上的第二絕緣介質層與第一絕緣介質層表面上的第二絕緣介質層連通；
[0043]其中，半導體襯底表面上的第二絕緣介質層和柵極導電層，構成了一個功率半導體器件的柵極區結構，而第一絕緣介質層表面上的第二絕緣介質和柵極導電層則可看作為上述柵極區引出的柵電極結構。通常情況下，如圖1所示，相鄰兩個柵極區引出的柵電極結構為一個表面全覆蓋的整體結構。但該表面全覆蓋的整體結構使柵電極與襯底間正對的表面積過大，從而增加了二者之間的輸入電容。本方案所述方法是在第一絕緣介質層上的部分區域上保留(被刻蝕的部分區域具體可以是一個相對獨立區域，或是多個大小不一的獨立區域，且區域的具體形狀不做限定)第二絕緣介質層和該部分第二絕緣介質層上的柵極導電層，以減小柵電極與襯底間正對的表面積，進而較小二者間的輸入電容。同時，考慮到器件的柵極區與柵電極的整體連接關系，在對第二絕緣介質層以及該第二絕緣介質層上的柵極導電層進行刻蝕時，要保證半導體襯底表面上的第二絕緣介質層與第一絕緣介質層表面上的第二絕緣介質層連通。
[0044]3306，在半導體襯底表面，第一絕緣介質層兩側與第二絕緣介質層部分區域對應的位置注入第一雜質形成體區；
[0045]在半導體襯底表面，第一絕緣介質層兩側與第二絕緣介質層部分區域對應的位置注入與襯底導電類型相反的第一雜質形成功率半導體器件的體區。
[0046]3307，在體區表面靠近柵極導電層邊緣注入第二雜質形成源極區；
[0047]在形成的器件的體區表面且靠近柵極導電層邊緣的位置注入與襯底導電類型相同的第二雜質形成功率半導體器件的源極區。而通常，功率半導體器件的襯底即為整個器件的漏極區。
[0048]可選的，在對上述第二絕緣介質層和柵極導電層進行刻蝕時，具體可對第二絕緣介質層和柵極導電層與第一絕緣介質層表面設定的中心區域對應的位置，和第二絕緣介質層和柵極導電層與半導體襯底的表面遠離上述設定區域的部分區域對應的位置，這兩個位置對應的第二絕緣介質層和柵極導電層進行刻蝕。可以理解為是在與第一絕緣介質層表面相對位置上的第二絕緣介質層和柵極導電層的中心區域“開窗在第一絕緣介質層的中心區域無第二緣介質層和柵極導電層覆蓋)，四周連通或是中間“開窗”直接將第二緣介質層和柵極導電層分割成兩個以第一絕緣介質層表面上中心點為對稱的結構。其中，對半導體襯底的表面遠離上述設定區域的部分區域對應的位置對應的第二絕緣介質層和柵極導電層可以第一絕緣介質層的中心點為中心對稱進行刻蝕。
[0049]可選的，在半導體襯底的表面生成第一絕緣介質層可采用濕法氧化工藝在半導體襯底的表面生成作為第一絕緣介質層的場氧化層；在第一絕緣介質層表面上和半導體襯底的表面除上述設定區域外的其他區域表面上生成第二絕緣介質層可采用干法氧化工藝在第一絕緣介質層表面上和半導體襯底的表面除設定區域外的其他區域表面上生成作為第二絕緣介質層的氧化層。
[0050]本發明提供的功率半導體器件制造方法，在半導體襯底的表面與第二絕緣介質層間設置第一絕緣介質層，以增加柵極導電層與半導體襯底間的距離；在第一絕緣介質層表面上部分區域形成第二絕緣介質層，在該部分區域的第二絕緣介質層表面形成柵極導電層，以減少柵極導電層與半導體襯底間對應的橫截面積，進而減小了器件的開關延遲，提高了開關頻率。
[0051]本領域普通技術人員可以理解:實現上述各方法實施例的全部或部分步驟可以通過程序指令相關的硬件來完成。前述的程序可以存儲于一計算機可讀取存儲介質中。該程序在執行時，執行包括上述各方法實施例的步驟；而前述的存儲介質包括#01、狀1、磁碟或者光盤等各種可以存儲程序代碼的介質。
[0052]最后應說明的是:以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。
【權利要求】
1.一種功率半導體器件，其特征在于，包括: 半導體襯底； 所述半導體襯底的表面的設定區域上設有第一絕緣介質層； 所述第一絕緣介質層表面上部分區域和所述半導體襯底的表面上靠近所述設定區域的部分區域的表面上設有第二絕緣介質層，所述半導體襯底表面上的第二絕緣介質層與所述第一絕緣介質層表面上的所述第二絕緣介質層連通； 所述第二絕緣介質層上設有柵極導電層； 在所述半導體襯底中，所述第一絕緣介質層兩側與所述第二絕緣介質層部分區域對應的位置設有體區； 所述體區中靠近所述柵極導電層邊緣設有源極區。
2.根據權利要求1所述的功率半導體器件，其特征在于，所述第一絕緣介質層表面除設定的中心區域以外的區域和所述半導體襯底的表面靠近所述設定區域的部分區域的表面上設有第二絕緣介質層。
3.根據權利要求2所述的功率半導體器件，其特征在于，所述第二絕緣介質層以所述第一絕緣介質層的中心點為中心對稱。
4.根據權利要求1-3任一項所述的功率半導體器件，其特征在于，所述第一絕緣介質層的厚度大于或等于0.5微米。
5.根據權利要求1-3任一項所述的功率半導體器件，其特征在于，所述第一絕緣介質層為采用濕法氧化生成的場氧化層；和/或， 所述第二絕緣介質層為干法氧化生成的氧化層。
6.一種功率半導體器件制造方法，其特征在于，包括: 在半導體襯底的表面生成第一絕緣介質層； 對所述第一絕緣介質層進行刻蝕，以在所述半導體襯底的表面的設定區域內保留所述第一絕緣介質層； 在所述第一絕緣介質層表面上和所述半導體襯底的表面除所述設定區域外的其他區域表面上生成第二絕緣介質層； 在所述第二絕緣介質層上生成柵極導電層； 對所述第二絕緣介質層和所述柵極導電層進行刻蝕，以在所述第一絕緣介質層上部分區域和所述半導體襯底的表面上靠近所述設定區域的部分區域對應的位置上保留所述第二絕緣介質層和所述柵極導電層，所述半導體襯底表面上的所述柵極導電層與所述第一絕緣介質層表面上的所述柵極導電層連通； 在所述半導體襯底表面，所述第一絕緣介質層兩側與所述第二絕緣介質層部分區域對應的位置注入第一雜質形成體區； 在所述體區表面靠近所述柵極導電層邊緣注入第二雜質形成源極區。
7.根據權利要求6所述的功率半導體器件制造方法，其特征在于，所述對所述第二絕緣介質層和所述柵極導電層進行刻蝕，包括: 對所述第二絕緣介質層和所述柵極導電層，與所述第一絕緣介質層表面設定的中心區域和所述半導體襯底的表面遠離所述設定區域的部分區域對應的位置對應的所述第二絕緣介質層和所述柵極導電層進行刻蝕。
8.根據權利要求7所述的功率半導體器件制造方法，其特征在于，對所述半導體襯底的表面遠離所述設定區域的部分區域對應的位置對應的所述第二絕緣介質層和所述柵極導電層進行刻蝕，包括: 對所述半導體襯底的表面遠離所述設定區域的部分區域對應的位置對應的所述第二絕緣介質層和所述柵極導電層，以所述第一絕緣介質層的中心點為中心對稱刻蝕。
9.根據權利要求6-8任一項所述的功率半導體器件制造方法，其特征在于，所述在半導體襯底的表面生成第一絕緣介質層，包括: 采用濕法氧化工藝在所述半導體襯底的表面生成作為所述第一絕緣介質層的場氧化層。
10.根據權利要求6-8任一項所述的功率半導體器件制造方法，其特征在于，所述在所述第一絕緣介質層表面上和所述半導體襯底的表面除所述設定區域外的其他區域表面上生成第二絕緣介質層，包括: 采用干法氧化工藝在所述第一絕緣介質層表面上和所述半導體襯底的表面除所述設定區域外的其他區域表面上生成作為所述第二絕緣介質層的氧化層。
【文檔編號】H01L21/28GK104347693SQ201310311327
【公開日】2015年2月11日 申請日期:2013年7月23日 優先權日:2013年7月23日
【發明者】鄭玉寧, 張楓 申請人:北大方正集團有限公司, 深圳方正微電子有限公司