晶片對準方法和裝置制造方法

晶片對準方法和裝置制造方法
【專利摘要】本發明公開了一種晶片對準的方法和裝置。該晶片對準方法包括：在待對準晶片上形成對準標記；將對準標記耦合到位于待對準位置的激勵源，該耦合引起該對準標記內部的電磁場發生變化；測量表示該對準標記內部的電磁場強度的一個或多個參數；以及將檢測到一個或多個參數的最大值的晶片位置作為對準位置。本發明還公開了用于操作該晶片對準方法的裝置。本發明的晶片對準方法和裝置通過使用針對對準標記的電磁檢測輔助手段，來實現晶片的對準。本發明的晶片對準方法特別適用于基于TSV的3D封裝。
【專利說明】晶片對準方法和裝置

【技術領域】
[0001]本發明涉及半導體芯片封裝技術，特別是涉及一種用于3D (三維)封裝中的晶片對準方法。

【背景技術】
[0002]在半導體封裝【技術領域】，為了增加電子器件功能密度和減少總封裝成本，提出了3D封裝技術。3D封裝的主要特征是將兩個或更多芯片(1C，集成電路)垂直堆疊在一起以便占用更少空間。利用3D封裝，可以使單個封裝體實現更多的功能，并使外圍設備PCB的面積進一步縮小。此外，封裝的芯片之間的導線長度顯著縮短，信號傳輸速度得以提高，減少了信號時延與線路干擾，進一步提高了電氣性能。
[0003]一種典型的3D封裝技術中使用包含TSV (Through-Silicon-Via,娃通孔)的襯底。TSV技術是通過在芯片和芯片之間、晶片和晶片之間制作垂直導通，代替邊緣引線實現芯片之間互連的技術。通常，在晶片電路圖形稀疏的區域刻蝕高縱橫比的TSV，并將上下層的TSV焊接在一起，從而提供兩晶片間垂直的電接觸。傳統的電連接中可能需要幾厘米的電路徑長度，采用此方法僅用幾微米即可實現，并且增強了這種回路的性能。
[0004]要實現上述使用TSV的3D封裝，一個關鍵工藝是保持兩個待鍵合晶片之間的對準。由于3D封裝中的TSV和IC上其他焊點的體積小、密度高，一旦出現對準失誤可能會導致電路連接失敗，對器件的電性能產生嚴重不良的影響。另外，對準的精度越高，TSV互連所占用的晶片面積越小，節省下來的空間可以用于進一步提高電路圖形面積。
[0005]目前廣泛使用的晶片對準方法是光學對準。通過光學的手段檢測各晶片上的對準標記是否匹配，來實現晶片之間的對準。但是實現這類技術存在各種特定工藝限制(例如針對對準標記的材料、硅襯底的摻雜濃度)，或者需要特定的光學檢測設備如紅外燈、顯微鏡坐寸ο
[0006]中國專利CN1983591提出了一種晶片間對準的方法和結構。其中分別在待對準晶片中設置電容耦合結構，通過測量對應電容耦合結構組成的電容器的電容量，來保持晶片間的對準。這種方法在對準操作期間有很多具體的約束，例如兩晶片必須直接物理接觸且兩電容耦合結構之間電絕緣，用于對準的電容耦合結構必須為可構成電容器的特定形狀，并且必須沿著特定方向來移動晶片以獲得對準，因為并非所有的晶片移動方向都是容易檢測。這些限制都使得該專利對準方法和結構不能很方便地使用和獲得推廣。
[0007]如果能提供一種能夠克服上述現有技術缺陷的新穎晶片對準方法，無疑是理想的。


【發明內容】

[0008]本發明的第一方面，提出了一種用于實現晶片對準的方法，包括以下步驟:
[0009]a在所述晶片上形成對準標記；
[0010]b將所述對準標記耦合到位于待對準位置的激勵源，所述耦合引起電磁場發生變化；
[0011]c測量表示所述耦合的強度的一個或多個參數；
[0012]d將檢測到所述一個或多個參數的最大值的晶片位置作為對準位置；以及
[0013]e將所述晶片移動到所述對準位置。
[0014]本發明的第二方面，提出了一種用于實現晶片對準的裝置，包括:
[0015]工作臺，包括:
[0016]托架，用于承載待對準的晶片，所述晶片上形成有對準標記；以及
[0017]驅動器，用于驅動所述晶片移動；
[0018]激勵源，其位于待對準位置并且與所述對準標記相耦合，所述耦合引起電磁場發生變化；
[0019]測量儀，用于測量表示所述耦合的強度的一個或多個參數；以及
[0020]處理器，用于將所述測量儀檢測到的所述一個或多個參數的最大值的晶片位置確定為對準位置，并控制所述工作臺的驅動器將所述晶片移動到該對準位置。
[0021]根據本發明的晶片對準方法和裝置，利用電磁檢測輔助手段來實現晶片之間的對準。相對于現有技術中的光對準和電容檢測對準，本發明的電磁檢測輔助對準操作簡便，其中對對準標記的形狀、位置、材料等要求低，并且不需要昂貴的檢測設備，具有較高的成本效益。
[0022]本發明的晶片對準方法和裝置特別適合于使用TSV的晶片級3D封裝，可以用于各種面對面、背對背或者面對背的晶片間對準。

【專利附圖】

【附圖說明】
[0023]通過結合附圖來參考下文中對具體實施例的描述，可獲得對本發明的原理、特征和優點的更好理解。附圖中相同或相應的標號表示相應或相同的部分:
[0024]圖1是典型的半導體3D封裝的示意性截面圖；
[0025]圖2是使用TSV的晶片級3D封裝的示意性透視圖；
[0026]圖3是根據本發明的使用TSV的晶片對準的示意性截面圖；
[0027]圖4是根據本發明的在晶片上設置對準標記的示意性平面圖；
[0028]圖5是根據本發明的用于實現電磁測量輔助晶片對準的系統的結構示意圖；
[0029]圖6示出了根據本發明的一個實施例的兩個晶片相對于工作臺分別對準的示意圖；
[0030]圖7是根據本發明的測量表示耦合強度的一個或多個參數的值的曲線圖；以及
[0031]圖8是根據本發明的用于實現晶片對準的方法的示意性流程圖。

【具體實施方式】
[0032]如前所述，在使用TSV的晶片級3D封裝中，晶片之間的對準是影響整個封裝工藝過程的關鍵因素之一。本發明的一個基本思想是，利用針對晶片上預先設置的對準標記的電磁檢測來輔助實現晶片之間的機械對準。由于電磁檢測操作方便、結果精確、對檢測對象以及檢測工具要求簡單，因此電磁檢測輔助對準方法具有良好的技術前景，可以成為光學對準方法的有效替代，甚至有望取代光學對準方法成為新一代通用對準技術。
[0033]圖1所示為一個典型的3D封裝結構，其采用了最常見的裸芯片疊層3D封裝技術。在該技術中，先將生長凸點的合格芯片倒扣并焊接在薄膜襯底上，這種薄膜襯底的材質例如為陶瓷或環氧玻璃，其上有導體布線，內部也有互連焊點，兩側還有外部互連焊點，然后再將多個薄膜襯底進行疊裝互連。
[0034]如圖所示，示意性地示出了三個疊層，每個疊層包括芯片10、填料20、焊點30、以及襯底40。在進行3D封裝時，首先將生長凸點的合格芯片10倒扣并焊接在薄膜襯底40上。薄膜襯底40的材料例如是S1、Ge、絕緣體上硅SO1、絕緣體上鍺G01、AL203、陶瓷或環氧玻璃等。然后再進行下填料，例如可以在芯片與襯底之間0.05mm的縫隙內填入填料20如環氧樹脂膠。最后，將生長有凸點的襯底疊裝在一起，該襯底上的凸點是焊點30，其成分可以為Pb/Sn或Sn/Ag。圖1所示僅僅是示例性的，實際上，進行疊層3D封裝的晶片的數目可以是更少或更多個，其具體的疊層結構也可以有不同的形式。
[0035]圖2示出了使用TSV的晶片級3D封裝的示意性透視圖。圖中示出了兩個需要疊裝在一起的晶片10a與100b，其中晶片10a與10b均使用了 TSV作為用于進行電互連的結構。如圖所不，在晶片10a和10b內部、電路圖形稀疏的區域(例如晶片邊緣)制作聞縱橫比的TSV (參見圖中多個小圓柱體)。該TSV從頂到底地穿透晶片，中間填充諸如金屬之類的導電材料。該TSV的制作可以在芯片制造工藝的不同階段完成。既可以在形成集成電路之前形成該TSV，此種TSV形成方法稱為“Via First”(先通孔);也可以在形成集成電路之后形成該TSV，此種TSV形成方法稱為“Via Last”(后通孔)。一般而言，TSV技術包含以下的基本工藝步驟=TSV形成、TSV隔離、晶種層和阻擋層沉積、用導電材料進行TSV填充以及再分布與修整。當對包含TSV的晶片進行3D疊裝時，通過例如焊接工藝將兩晶片的TSV鍵合在一起，從而實現兩晶片的電互連。上下層晶片的相應TSV之間需要精確對準，以提供上下層晶片上電路之間的正確連接。相反，對準失誤將可能導致后續的鍵合工藝不能完成，從而整個3D封裝失敗或者封裝后器件的電性能嚴重降級。
[0036]在本發明的另一個實施例(參考圖3)中，可能僅上面的晶片10a具有TSV,其下部末端突出于該晶片10a的下表面。而下面的晶片10b并不使用TSV，僅包含相應的布線和焊點，由下面晶片的上表面上突出的焊點來與上面晶片的TSV連接以實現上下層晶片之間的電互連。
[0037]為了清楚起見，圖2中僅示出了兩個封裝的晶片，疊裝在一起的晶片個數當然可以是二個或更多。
[0038]圖3示出了根據本發明的一個實施例的使用TSV的晶片對準的示意性透視圖。上面的晶片10a中包含多個用于電互連的TSV102a，下面的晶片10b在上表面上包含突出的焊點103b。如上所述，在進行封裝鍵合時，將上面晶片10a的TSV102a與下面晶片10b的焊點103b鍵合在一起以提供上下層晶片之間的電互連。
[0039]在晶片10a的下表面和晶片10b的上表面，分別設置了對準標記1la和101b。本發明中晶片之間的對準，即是通過晶片上的對準標記1la和1lb之間的對準來實現的。圖中僅示意性地示出了晶片上的一個對準標記，實際上，對準標記可以是多個，并且多個對準標記之間可以相互連接。此外，圖3中示出了上下晶片具有形狀相同的對準標記，實際上，要對準的各晶片上的對準標記不需要具有完全對應的圖案和分布。
[0040]應當理解，由于使用了貫穿晶片厚度的TSV，本發明的對準標記可以設置在晶片的背面，也可以設置在晶片的正面。因此，本發明的對準方法可以適用于晶片的面對面、背對背或者面對背對準。在下文中將結合圖4對對準標記的設置進行更詳細的說明。
[0041]圖4示出了根據本發明的在晶片上設置對準標記的示意性平面圖。圖中分別示出了四個晶片100a、100b、10c和100d，每個晶片上分別形成有對準標記101a、101b、1lc和101d。如圖所示，對準標記1la-1Old可以是任何形狀，諸如圓形、方形、十字形、不規則形狀等。如晶片10c所示，單獨的對準標記1lc之間還可以相互連通。這些對準標記1la-1Old可以位于襯底上不用于電路圖形的任何位置，優選地，其位于靠近襯底邊緣的區域中，以賦予更大的電路空間設計自由度。對準標記可以如在晶片100a、100b和10c的例子中的對準標記101a、101b和1lc—樣，呈對稱圖形分布；也可以如在晶片10d的例子中一樣，呈非對稱圖形分布。對準標記1la-1Old的數目可以是任意的數目。應當理解，在可用于放置對準標記的空間固定的情況下，對準標記的數目與其大小成反比。如果對準標記小而且多，則對晶片之間的相對移動更加敏感，即采集到的測量結果更加精確，從而對準精度也更高。但是對準標記的大小的選擇還可能受到周圍布線(特別是銅布線)的電磁干擾的限制，因此需要在提高精度和避免干擾的兩方面影響因素之間取得折中。
[0042]通常，對準標記1la-1Old可以呈現為圖形化的電磁薄膜的形式。該圖形化的電磁薄膜可以是任意種類的導電材料或磁材料薄膜。在本發明的一個優選實施例中，對準標記1la-1Old的材料是磁材料,例如可以采用Fe、N1、Co或其合金等。在本發明的另一個優選實施例中，對準標記1la-1Old的材料是任意種類的導電材料，例如Cu、Al、Au、T1、Ta、TiN、TaN導電薄膜。該磁/導電薄膜可以通過現有技術已知的各種工藝形成，如物理氣相沉積PVD、化學氣相沉積CVD或原子層沉積ALD等。在本發明的一個特別優選的實施例中，對準標記例如可以是摻雜的S1、Ge、SO1、GOI的圖形化區域，其可以通過任意種類的離子(諸如B、As、P或In)注入來形成,或者其還可以是通過原位摻雜(in situ doping)或注入來摻雜的多晶硅。上述電磁薄膜的圖形化可以通過現有技術中已知的各種工藝來完成，如光亥IJ、刻蝕或者大馬士革技術等。
[0043]對準標記的表面可以用諸如Si02或Si304之類的電介質覆蓋，以避免可能的金屬污染。電介質的沉積可以利用現有技術中已知的各種工藝來實現，如物理氣相沉積PVD、化學氣相沉積CVD或原子層沉積ALD等。在沉積了電介質之后，還可以對其進行化學機械拋光(CMP)。
[0044]圖5示出了根據本發明的用于通過電磁測量輔助方法來進行晶片對準的系統結構的示意圖。在本發明的一個實施例中，將待對準的晶片10c保持在專門的夾持裝置(未示出)上，該晶片100c上形成有電磁薄膜對準標記101c。由驅動器501驅動該夾持裝置移動晶片100c的位置。作為激勵源的電感504位于晶片100c需要對準的位置，該位置可以是另一個晶片或者是工作臺上的特定位置。驅動器501移動晶片100a，使該晶片上的對準標記1lc與電感504感應耦合。通過外部電路(未示出)在電感504中引入變化的電流，該變化的電流產生磁場，該磁場引起對準標記1la內部的電磁場發生變化。如圖所示，測量儀503連接到對準標記101c，并測量表示該電磁場變化(其變化強度與該耦合強度直接相關)的參數。在本例中，該參數例如是對準標記1lc內部的互感抗。應當理解,也可以將該測量儀503連接到電感504，測量該電感內部的互感抗。實際上，由于電感504的位置保持不變，因此將測量儀503連接到其上并測量其內部參數可能是更方便的。測量儀503將測量結果發送給處理器502。處理器502根據參數變化(相對于最大值的偏移)確定對準位置，向驅動器501提供控制信號，由其驅動晶片10c移動并達到對準位置。
[0045]在晶片10c相對于激勵源504進行移動的過程中，由于激勵源504與晶片10c要對準的位置(例如工作臺上的規定位置或者已經放置在同一工作臺上的另一晶片)共位，因此檢測到晶片10c與之耦合最強的位置，即是對準位置。當晶片10c偏離該對準位置，將導致耦合程度下降，晶片10c的對準標記1lc內部的電磁場強度偏離最大值。在本發明的一個優選的實施例中，磁材料的激勵源504位于工作臺測試區域中心，待對準的晶片10c位于該激勵源504的正上方，晶片10c上的磁材料對準標記1lc與激勵源504感應耦合。在激勵源504內部感應變化的磁場，該變化的磁場將引起對準標記1lc中磁通量變化。通過連接到該對準標記1lc的磁通計，可以測量到該磁通量變化的大小，從而獲得耦合最強所對應的對準位置。
[0046]圖5中所示的系統結構僅僅是激勵源耦合的一個例子。在本發明的另一個實施例中，激勵源可以是閉合線圈，其位于工作臺的特定區域。兩個待對準的晶片分別包括金屬材料的回路作為對準標記，分別夾持兩個待對準的晶片將其靠近激勵源。在該閉合線圈激勵源中引入交變電流，該交變電流在兩個晶片的對準標記中感應出渦流。兩個晶片的對準標記中的渦流產生相同方向的磁場，使得兩個晶片的對準標記之間具有吸引性的磁作用力。通過牛頓計等測量儀來測量兩晶片之間的磁作用力，可以得到最佳對準位置。在這種情況下，是直接將兩個晶片相互對準，而不是將這些晶片分別對準工作臺上的某一特定位置。
[0047]應當理解，根據激勵源的不同，表征電磁場變化的參數可以不同。這些參數可以是磁場強度、電場強度、電感或電流，也可以是磁作用力。
[0048]激勵源可以機械固定到用于承載待對準晶片的工作臺上。在本發明的一個特別優選的實施例中，在工作臺上提供對準標記，并以該對準標記本身作為激勵源。該激勵源對準標記可以是帶有電荷或帶有磁性的，從而對相應的晶片對準標記進行感應激勵。晶片對準標記在被激勵情況下，其內部電磁場發生變化，該變化由測量儀捕獲，并進一步傳遞給處理器以及驅動電路，最終完成對準。圖6示出了兩個待對準晶片與工作臺分別對準的例子。其中，工作臺600上具有對準標記601,該對準標記601本身是電或磁的激勵源。通過本發明的對準方法分別將第一晶片10a上的對準標記1la和第二晶片10b上的對準標記1lb與工作臺600的對準標記601進行對準，從而得到第一晶片10a與第二晶片10b的對準。
[0049]圖7示出了測量參數S相對于相對位置P的曲線圖。在一個實施例中，如下執行晶片10a的對準。驅動器相對于待對準位置驅動晶片10a依次通過對應于點A、B、C、D、E、F的相對位置，測量儀分別測量各位置處的參數值。處理器接收這些參數值，并產生相應于點A、B、C、D、E、F的擬合曲線，并找到該擬合曲線的最大點M。處理器確定與最大點M相關的水平軸上的相對位置最接近的相對位置D。作為結果，處理器控制驅動電路將晶片10a移動到該相對位置D，從而完成該晶片10a的對準。
[0050]圖8示出了根據本發明的用于實現晶片對準的方法800的示意性流程圖。在步驟801處，方法開始。在步驟802處，在待對準晶片上形成對準標記。如上所述，可以通過離子注入工藝在襯底上形成摻雜的S1、Ge、SO1、G0I，通過原位摻雜或注入來形成摻雜的多晶硅，或者通過PVD、CVD或ALD等沉積工藝在襯底上形成金屬材料或磁材料的電磁薄膜。然后，通過光刻、刻蝕或者大馬士革技術對電磁薄膜或摻雜區域進行圖形化。可選地，可以在對準標記的表面覆蓋電介質，諸如Si02或Si304，以避免金屬被氧化。在沉積了電介質之后，可以通過化學機械拋光工藝對其表面進行平坦化處理。
[0051]在步驟803處，將對準標記耦合到激勵源。在本發明的一種實現中，在工作臺上預先設定晶片需要對準的位置，激勵源與該位置共位。當以上述方法將晶片對準該位置之后，以同樣的過程對第二晶片進行對準。當兩個晶片都相對于該位置對準，則兩個晶片之間是對準的。
[0052]在本發明的另一種實現中，預先將第一晶片固定在工作臺上。激勵源與該第一晶片共位，則認為第二晶片與激勵源耦合最強的位置是該晶片與第一晶片對準的位置。
[0053]該激勵源可以機械固定于工作臺的托架上，驅動器控制夾臺將晶片移動靠近激勵源，晶片上的電磁對準標記與激勵源感應耦合。通過外部電路在激勵源中引入變化的電流或磁場，該變化的電流或磁場將引起對準標記內部的電磁場產生變化。在互感耦合的情況下，該對準標記內部的磁場變化還可能在激勵源方面感應出互感抗。相關參數的變化量可以直接反映出激勵源與對準標記之間的耦合強度。
[0054]在步驟804處，測量表示該耦合強度的一個或多個參數。根據不同的實現方式，可以測量晶片對準標記或者激勵源內部的電磁場參數，諸如磁通、電感或電流，也可以是對準標記之間或者對準標記與激勵源之間的磁作用力。
[0055]在步驟805處，處理器將檢測到的一個或多個參數的最大值的晶片位置作為對準位置。在這一步驟中，處理器利用采集到的多個參數值繪制擬合曲線，并定位曲線最大值，將最接近該曲線最大值的測量位置作為晶片要移動到的對準位置。
[0056]隨后，在步驟806處，處理器控制驅動器將晶片移動到對準位置。
[0057]在步驟807處，過程800結束。至此，第一晶片被放置在預先設定的其需要對準的位置。針對需要疊裝的其他晶片分別重復上述過程，直至將所有的晶片相互對準。然后，可以進行對準之后的晶片鍵合工藝。
[0058]以上對本發明的優選實施例進行了非限制性的描述。本領域技術人員能夠理解，在不脫離本發明的構思和范圍的情況下，可以對本發明做出許多其它改變和改型。應當理解，本發明不限于所描述的特定實施方式，本發明的范圍僅由所附權利要求限定。
【權利要求】
1.一種用于實現晶片對準的方法，包括以下步驟: a在所述晶片上形成對準標記； b將所述對準標記耦合到位于待對準位置的激勵源，所述耦合引起電磁場發生變化； c測量表示所述耦合的強度的一個或多個參數； d將檢測到所述一個或多個參數的最大值的晶片位置作為對準位置；以及 e將所述晶片移動到所述對準位置。
2.根據權利要求1所述的方法，其中所述對準標記是圖形化的薄膜。
3.根據權利要求2所述的方法，其中所述圖形化的薄膜是具有摻雜的S1、Ge、SOI或GOI的圖形化區域。
4.根據權利要求2所述的方法，其中所述圖形化的薄膜是金屬或磁材料薄膜。
5.根據權利要求1所述的方法，其中在步驟b中通過電磁耦合將所述對準標記耦合到所述激勵源。
6.根據權利要求1所述的方法，其中在步驟b中通過互感耦合將所述對準標記耦合到所述激勵源。
7.根據權利要求5或6所述的方法，其中所述激勵源是電感、磁力線圈或導電回路。
8.根據權利要求1所述的方法，其中所述一個或多個參數是所述激勵源或所述對準標記內部的電場強度、磁場強度、電感或電流，或者是所述對準標記與所述激勵源之間的互感抗或互作用力。
9.根據權利要求1所述的方法，其中步驟c進一步包括利用驅動器驅動所述晶片相對于所述激勵源移動多個相對位置，分別測量每個位置處的所述一個或多個參數。
10.根據權利要求1所述的方法，其中步驟d進一步包括繪制多個參數值的擬合曲線，并將與最接近曲線峰值的參數值對應的晶片位置確定為對準位置。
11.一種用于實現晶片對準的裝置，包括: 工作臺，包括: 托架，用于承載待對準的晶片，所述晶片上形成有對準標記；以及 驅動器，用于驅動所述晶片移動； 激勵源，其位于待對準位置并且與所述對準標記相耦合，所述耦合引起電磁場發生變化； 測量儀，用于測量表示所述耦合的強度的一個或多個參數；以及處理器，用于將所述測量儀檢測到的所述一個或多個參數的最大值的晶片位置確定為對準位置，并控制所述工作臺的驅動器將所述晶片移動到該對準位置。
12.根據權利要求11所述的裝置，其中所述對準標記是圖形化的薄膜。
13.根據權利要求11所述的裝置，其中所述圖形化的薄膜是具有摻雜的S1、Ge、S0I或GOI的圖形化區域。
14.根據權利要求11所述的裝置，其中所述圖形化的薄膜是金屬或磁材料薄膜。
15.根據權利要求11所述的裝置，其中所述激勵源通過電磁耦合與所述對準標記相耦口 ο
16.根據權利要求11所述的裝置，其中所述激勵源通過互感耦合與所述對準標記相耦口 ο
17.根據權利要求11所述的裝置，其中所述激勵源是電感、磁力線圈或導電回路。
18.根據權利要求11所述的裝置，其中所述測量儀是測量所述激勵源或所述對準標記內部的電場強度、磁場強度、電感或電流，或者是所述對準標記與所述激勵源之間的互感抗或互作用力的裝置。
19.根據權利要求11所述的裝置，所述驅動器驅動所述晶片相對于所述激勵源移動多個相對位置，并且所述測量儀分別測量每個位置處的所述一個或多個參數。
20.根據權利要求11所述的裝置，其中所述處理器繪制多個參數值的擬合曲線，并將與最接近曲線峰值的參數值對應的晶片位置確定為對準位置。
【文檔編號】H01L21/68GK104282607SQ201310285901
【公開日】2015年1月14日 申請日期:2013年7月9日 優先權日:2013年7月9日
【發明者】趙超, 鐘匯才 申請人:中國科學院微電子研究所