硅通孔的形成方法

硅通孔的形成方法
【專利摘要】本發明提供一種硅通孔的形成方法，包括：提供硅襯底；采用深反應性離子蝕刻在所述硅襯底中形成通孔；在所述通孔的側壁形成熱氧化層；去除所述熱氧化層；在所述通孔的側壁和底部形成絕緣層；在所述絕緣層上形成導電材料以填充滿所述通孔。本發明所提供的硅通孔的形成方法中，在通孔形成之后，對通孔側壁進行了熱氧化層的生長和去除處理，消除了通孔側壁的扇貝狀凸起，得到表面平坦光滑的通孔，因此后續絕緣材料能夠很好地沉積在通孔表面形成厚度均勻的絕緣層，而硅通孔中的導電材料能夠較好地填充在通孔中，并使得導電材料與硅襯底之間保持良好的電絕緣，使最終形成的硅通孔具有高擊穿電壓、無泄漏和無裂化的絕緣性能，提高硅通孔芯片的有效率。
【專利說明】硅通孔的形成方法

【技術領域】
[0001]本發明涉及半導體工藝領域，特別是涉及一種硅通孔的形成方法。

【背景技術】
[0002]在半導體領域，對高速、高密度、小尺寸和多功能電子器件的強烈需求驅動產生了三維系統封裝(3D-SiP)技術。硅通孔(TSV)互連由于具有較短的互連距離和較快的速度成為三維系統封裝技術的一種重要形式。硅通孔將多芯片模塊沿芯片厚度方向疊起來，從而大大減小芯片厚度，并具有使管芯和內插器之間的熱膨脹(CTE)失配的系數最小化的優點。
[0003]在硅通孔工藝中涉及多個步驟，包括通孔形成、側壁絕緣和通孔填充等。目前，通孔形成一般采用深反應離子蝕刻的方法實現。但是這種方法通常會使通孔側壁產生扇貝(scallop)狀凸起。這些扇貝狀凸起會導致在側壁絕緣步驟中淀積絕緣層時，絕緣層對通孔側壁覆蓋不良，從而最終導致硅通孔與硅襯底間產生漏電。雖然可以通過調整深反應離子蝕刻的蝕刻條件或增大側壁絕緣時絕緣層的厚度，優化硅通孔與襯底間漏電。但是調整深反應離子蝕刻的蝕刻條件仍然無法避免扇貝狀凸起的形成。而增大絕緣層的厚度會使得后續通孔填充時，工藝窗口變小，導致通孔導電材料在填充通孔時，填充效果不良，并造成硅通孔的性能差，最終導致芯片容易失效。因而，如何獲得平整光滑的通孔側壁是硅通孔工藝中的一個瓶頸。


【發明內容】

[0004]本發明解決的問題是提供一種硅通孔的形成方法，以獲得通孔側壁平整光滑的硅通孔。
[0005]為解決上述問題，本發明提供一種硅通孔的形成方法，包括:
[0006]提供硅襯底；
[0007]采用深反應性離子蝕刻在所述硅襯底中形成通孔；
[0008]在所述通孔的側壁形成熱氧化層；
[0009]去除所述熱氧化層；
[0010]在所述通孔的側壁和底部形成絕緣層；
[0011 ] 在所述絕緣層上形成導電材料以填充滿所述通孔。
[0012]可選的，采用爐管工藝在所述通孔的側壁和底部形成所述熱氧化層。
[0013]可選的，所述爐管工藝為常壓爐管工藝，所述爐管工藝采用干氧氧化或者濕氧氧化，溫度范圍包括750攝氏度?1150攝氏度，所述爐管工藝生成的熱氧化層的厚度為500埃?1500埃。
[0014]可選的，采用氫氟酸清洗去除所述熱氧化層。
[0015]可選的，所述氫氟酸中氟化氫與水的摩爾比為1:10?1: 50，所述氫氟酸清洗時間為5分鐘?15分鐘。
[0016]可選的，所述形成方法還包括:在形成所述通孔之后且在形成所述絕緣層之前，重復一次或多次在所述通孔的側壁形成所述熱氧化層和去除所述熱氧化層的步驟。
[0017]可選的，在去除所述熱氧化層之后，還包括:采用異丙醇清洗所述通孔，并進行干燥。
[0018]可選的，采用化學氣相沉積法在所述通孔的側壁和底部沉積所述絕緣層。
[0019]可選的，在形成所述導電材料以填充滿所述通孔之前，還包括:在所述絕緣層表面形成擴散阻擋層。
[0020]可選的，所述擴散阻擋層的材料為氮化鉭、鉭或者它們的組合。
[0021]可選的，所述導電材料為銅，采用電鍍法形成所述導電材料。
[0022]可選的，在所述通孔的側壁形成所述熱氧化層時，所述熱氧化層同時形成在所述通孔的底部；去除所述熱氧化層包括:去除位于所述通孔的側壁和底部的熱氧化層。
[0023]與現有技術相比，本發明的技術方案具有以下優點:
[0024]本發明所提供的硅通孔的形成方法中，在通孔形成之后，對通孔的側壁進行了熱氧化層的生長和去除處理，熱氧化層的生長過程能夠使得通孔側壁的扇貝狀凸起被氧化成熱氧化層的一部分，因而熱氧化層的去除處理能夠消除通孔側壁的扇貝狀凸起，降低了通孔側壁的粗糙度，從而得到表面平坦光滑的通孔，因此絕緣材料能夠很好地沉積在通孔表面形成厚度均勻的絕緣層，從而既能夠使導電材料的填充效果較佳，又能夠防止導電材料與硅襯底之間發生漏電，最終使得形成的硅通孔具有高擊穿電壓、無泄漏和無裂化的絕緣性能，降低硅通孔芯片的失效率。
[0025]進一步，在形成所述通孔之后且在形成所述絕緣層之前，重復一次或多次在所述通孔的側壁形成所述熱氧化層和去除所述熱氧化層的步驟，可以繼續降低所述通孔表面的粗糙度，從而使得通孔表面更加平坦光滑。

【專利附圖】

【附圖說明】
[0026]圖1至圖10為是本發明實施例所提供的硅通孔的形成方法的示意圖。

【具體實施方式】
[0027]現有硅通孔的形成方法中，所形成的通孔的側壁表面凹凸不平，具有扇貝狀凸起，容易引起位于通孔上的絕緣層局部覆蓋不良。而絕緣層局部覆蓋不良將導致硅通孔在工作時局部場強過強，進而導致絕緣層容易被擊穿，從而使硅通孔漏電流過大，引起芯片失效。更為嚴重的情況下，所形成的通孔的側壁凹凸不平使絕緣層無法完全覆蓋通孔的側壁，導致硅通孔中的導電材料和硅襯底直接短路，同樣使得硅通孔漏電流過大，引起芯片失效。
[0028]此外，所形成的通孔的底部也容易存在條痕狀缺陷，在通孔的側壁存在扇貝狀凸起的前提下，這些條痕狀缺陷可能會進一步導致絕緣層容易被擊穿，引起芯片失效。
[0029]本發明提供一種硅通孔的形成方法，在形成通孔之后，并不直接進行形成絕緣層的步驟，而是對通孔進行熱氧化處理，以在通孔的側壁形成熱氧化層，然后去除所述熱氧化層，在這個過程中扇貝狀凸起被氧化成熱氧化層的一部分，通過去除所述熱氧化層，所述扇貝狀凸起也被消除，從而使通孔的側壁變得光滑平坦，保證后續絕緣層能夠較好地覆蓋在通孔的側壁上，從而使得導電材料較好地填充在通孔中，同時導電材料與硅襯底不易發生漏電，最終提聞娃通孔芯片的有效率。
[0030]進一步的，在通孔的側壁形成熱氧化層時，所述熱氧化層同時形成在通孔的底部，即此時通孔底部的條痕狀缺陷也會被熱氧化成熱氧化層的一部分，并且隨著熱氧化層的去除，所述條痕狀缺陷也隨之被消除，因此，進一步提高了絕緣層的絕緣性能，進一步提高硅通孔芯片的有效率。
[0031]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0032]本實施例提供一種硅通孔的形成方法，請參考圖1至圖10。
[0033]請參考圖1，首先提供硅襯底100。
[0034]雖然圖1中未予顯示，但是本實施例所提供硅襯底100上可以具有晶體管、二極管、存儲器、電感、電容或電阻等器件(device)，還可以具有覆蓋這些器件的一層或者多層介質層，并且在所述器件和所述介質層之間還可以具有金屬插塞、金屬導線或者金屬引腳等組成的金屬互連結構。
[0035]請繼續參考圖1，在所述硅襯底100上形成圖案化的光致抗蝕劑層200。
[0036]本實施例可以利用本領域公知的光刻技術來圖案化光致抗蝕劑層200，具體包括沉積光致抗蝕劑材料，根據光刻掩模的圖案照射光致抗蝕劑材料，然后顯影移除一部分光致抗蝕劑材料，得到圖案化的光致抗蝕劑層200。
[0037]請結合參考圖2至圖5，采用深反應性離子蝕刻在所述硅襯底100中形成通孔130。
[0038]深反應性離子蝕刻包括Bosch深反應性離子蝕刻(Bosch Deep Reactive 1nEtching;Bosch DRIE)和低溫型深反應性離子蝕刻(Cryogenic DRIE)。本實施例使用Bosch深反應性離子蝕刻為例說明通孔130的形成過程，低溫型深反應性離子蝕刻的蝕刻過程與Bosch深反應性離子蝕刻的蝕刻過程類似，在此不再贅述。
[0039]Bosch DRIE的具體蝕刻過程具體包括:首先請參考圖2，引入SF6作為第一氣體(未示出)，以光致抗蝕劑層200為掩模對硅襯底100進行蝕刻，本步驟是SF6的各向異性蝕刻作用，縱向刻蝕硅襯底100，第一氣體蝕刻硅襯底100至第一深度時，停止第一氣體，此時在硅襯底100中形成第一凹槽110a。在停止第一氣體后迅速引入第二氣體(未示出)，本實施例第二氣體選用C4F8, C4F8可以在第一凹槽IlOa的表面形成聚合物襯里以保護凹槽的表面。如圖3所示，第二氣體在第一凹槽IlOa的表面形成第一聚合物襯里111，使第一凹槽IlOa轉化為第一凹槽110b。在形成如圖3所示的第一聚合物襯里111之后，再次引入第一氣體，第一氣體的蝕刻作用仍保留位于第一凹槽IlOb側壁的第一聚合物襯里111，但蝕刻移除了圖3中位于第一凹槽IlOb底部的第一聚合物襯里111，并繼續沿著第一凹槽IlOb的底部蝕刻硅襯底100，形成第二凹槽120a，如圖4所示。在此之后，雖然沒有圖示，但是繼續引入第二氣體，以在第二凹槽120a表面形成第二聚合物襯里(未示出)。這樣，不斷重復上述步驟(即快速轉換引入第一氣體進行蝕刻和引入第二氣體進行保護的工藝步驟)，直至獲得所需深度的通孔130，如圖5所示。在形成通孔130后，可將圖4中的光致抗蝕劑層200去除。
[0040]通過上述Bosch DRIE可以蝕刻出通孔深寬比(孔深度和孔直徑寬度的比值)大于10以上的通孔130，通孔130的深度通常可以大于50um。同時，從以上的描述可知，BoschDRIE的蝕刻方式決定所形成的通孔130的側壁一定會產生扇貝狀(scallop)凸起(未標號)，經測量，此時通孔130的側壁粗糙度通常在500埃?1500埃左右。另外，此時通孔130的底部還會存在條痕狀缺陷(未示出)，由于條痕狀缺陷的存在，通孔130底部的粗糙度通常也在500埃?1500埃左右。
[0041]由于Cryogenic DRIE 與 Bosch DRIE 的工藝過程類似，因此,通過 Cryogenic DRIE得到的通孔同樣會在側壁產生扇貝狀凸起，在底部產生條痕狀缺陷，具體過程本發明在此不再贅述。
[0042]請參考圖6，在形成通孔130之后，本實施例接下來在通孔130的側壁和底部形成熱氧化層140。
[0043]本實施例采用爐管工藝在所述通孔130的側壁和底部形成熱氧化層140。所述爐管可以是垂直式的爐管，所述爐管工藝可以為常壓爐管工藝，并且所述爐管工藝可以采用干氧氧化或者濕氧氧化。干氧氧化過程中，通過通入純氧作為氧化物使通孔130的側壁和底部形成熱氧化層140，而濕氧氧化通入水和氧氣的混合物作為氧化物使通孔130的側壁和底部形成熱氧化層140。
[0044]由于熱氧化層140形成在硅襯底100，因此其成分為二氧化硅(Si02)。在氧化過程中，氧化速度隨著溫度的升高而加快，但是溫度過高可能導致硅襯底100中含有的器件被破壞，溫度太低又會影響氧化效率甚至無法實現氧化過程，因此溫度范圍控制在750攝氏度?1150攝氏度，具體溫度可以選擇為:750攝氏度、800攝氏度、900攝氏度、1000攝氏度、1100攝氏度或者1150攝氏度。由于通孔130的側壁粗糙度在500埃?1500埃左右，為盡量使得扇貝狀凸起被氧化，本實施例控制所生成的熱氧化層140的厚度范圍在500埃?1500埃，具體可以根據通孔130的側壁粗糙度控制熱氧化層140的厚度為500埃、600埃、700埃、800埃、900埃、1000埃、1200埃或者1500埃等。可根據溫度、氧化物濃度和熱氧化層140的厚度等因素具體調節熱氧化時間。
[0045]本實施例所形成的熱氧化層140中，扇貝狀凸起所在位置的熱氧化層140較厚。這是因為，扇貝狀凸起的地方比表面積大，與氧氣的接觸面大，因此扇貝狀凸起的氧化速度快。此外，扇貝狀凸起曲率較大，使得扇貝狀凸起具有較高的表面能(表面層原子比內部原子多出一部分能量)，因此扇貝狀凸起與氧氣反應更加容易和活躍，進一步加快了扇貝狀凸起的氧化速度，最終使得在扇貝狀凸起位置形成的熱氧化層140較厚。
[0046]需要說明的是，在本發明的其他實施例中，可以僅在通孔的側壁形成熱氧化層，此時可以消除扇貝狀凸起，實現通孔側壁的光滑。
[0047]請參考圖7，去除如圖6所示的熱氧化層140，得到通孔150a。
[0048]由于熱氧化層140的成分為二氧化硅，二氧化硅的性質極其穩定，因此，本實施例采用腐蝕性極強的氫氟酸(未示出)清洗去除熱氧化層140。清洗過程可在常溫下進行，所述氫氟酸中氟化氫(HF)與水(H2O)的摩爾比范圍可以在1:10?1:50，例如1:10、1:20、1:30、1:40或者1:50，清洗時間可以為5分鐘?15分鐘。
[0049]需要說明的是，本實施例僅利用一次熱氧化層的形成和去除步驟來消除通孔側壁的扇貝狀凸起。但是，在本發明的其它實施例中，可以通過多次重復在通孔的側壁形成熱氧化層和去除熱氧化層的步驟，以使得熱氧化層的厚度大于或等于扇貝狀凸起的厚度，并通過去除所述熱氧化層使得通孔表面更加平坦光滑，進而更加有利用后續絕緣層均勻地覆蓋在通孔表面。
[0050]在使用氫氟酸清洗去除熱氧化層140之后，本實施例可以采用異丙醇清洗通孔150a，并進行干燥。采用異丙醇清洗通孔150a可以清除殘留的氫氟酸，而進行干燥一方面可以去除異丙醇，防止異丙醇對硅通孔和硅襯底產生影響，另一方面可以加快相應的工藝步驟。
[0051]對比圖7和圖5可知，在經過了熱氧化層140的生成和去除步驟之后，圖5中的通孔130轉變成了通孔150a，并且通孔150a的表面平坦光滑。由于圖5中的通孔130表面具有扇貝狀凸起，因此圖5中的通孔130側壁粗糙度通常在500埃?1500埃左右，而圖7中的通孔150a在經過了熱氧化層140的生成和去除步驟之后，其表面粗糙度通常在50埃以下。因此通孔150a有利用后續絕緣層的均勻沉積。
[0052]對比圖7和圖5還可以知道，在經過了熱氧化層140的生成和去除步驟之后，圖7中通孔150a的直徑大于圖5中通孔130的直徑，使得后續導電材料的填充更加容易。
[0053]需要說明的是，通孔130底部存在的條痕狀缺陷也可以通過上述熱氧化層140的形成和去除步驟消除，具體的，熱氧化層140會同時形成在通孔130的底部，亦即通孔130底部的條痕狀缺陷也會被熱氧化成熱氧化層140的一部分，并且所述條痕狀缺陷會隨著熱氧化層140的去除而被消除，從而使得形成的通孔150a的底部也變得光滑平坦。
[0054]請參考圖8，在圖7中通孔150a的側壁和底部形成絕緣層160 (Insulat1nLayer)，絕緣層160覆蓋在通孔150a的側壁和底部，使通孔150a變成通孔150b。
[0055]絕緣層160用于電性隔絕硅襯底100和后續的填充于通孔150b中的導電材料。絕緣層160的材料可以為氮化物(例如氮化硅)或者氧化物，其厚度范圍可以為1000埃到10000埃，以保證絕緣層起到良好的絕緣作用，同時又保證后續通孔的直徑滿足填充要求。本實施例中，絕緣層160的材料為氧化硅。形成絕緣層160的方法可以是常壓化學氣相沉積(AP-CVD)法、電漿輔助化學氣相沉積(PE-CVD)法、低壓化學氣相沉積(LP-CVD)法或者爐管工藝法。本實施例采用常壓化學氣相沉積法形成絕緣層160，常壓化學氣相沉積法有較好的填充能力和較高的沉積效率，能夠使得所形成的絕緣層160厚度均一且全面覆蓋在通孔150a的底部和側壁，此時通孔150a轉化為通孔150b。
[0056]請參考圖9，在所述絕緣層160表面形成擴散阻擋層170，擴散阻擋層170形成在通孔150b底部和側壁，使通孔150b轉化為通孔150c。
[0057]擴散阻擋層170用于防止后續填充于通孔150c中的導電材料擴散進入硅襯底100。本實施例擴散阻擋層170的材料可以為氮化鉭、鉭或者它們的組合，其厚度范圍可以為500埃到3000埃，從而既保證能夠起到足夠的阻擋作用，又不至于影響其它結構。可以采用化學氣相沉積法、物理氣相沉積法或者原子層沉積法形成擴散阻擋層170。
[0058]需要說明的是，在后續填充的導電材料擴散能力不強的情況下，或者絕緣層160本身就有足夠的防擴散能力的情況下，也可以不設置擴散阻擋層170。
[0059]請參考圖10，形成導電材料180填充圖9所示的通孔150c。導電材料180可以為鋁(Al)、銅(Cu)、鎢(W)或者鑰(Mo)等。其中，銅具有優良導電率和良好的填充能力，本實施例采用銅作為導電材料180,并采用電鍍銅(Copper Electroplating)工藝填充通孔150c。電鍍銅不僅能夠較好地填充通孔150c，而且填充的導電材料180不易出現空隙(void)。
[0060]本實施例經過上述步驟之后，還可以采用化學機械拋光移除多余的導電材料180，再對硅襯底100的背面進行化學機械拋光，使得硅襯底100減薄，直到暴露出導電材料180底部表面，并可以利用導電材料180將位于硅襯底100上的半導體器件和其它芯片上的半導體器件電學連接。
[0061]本實施例在硅通孔形成過程中，當形成如圖5所示的通孔130之后，對通孔130進行了熱氧化層140的生長和去除處理，消除了通孔130側壁的扇貝狀凸起，得到如圖7所示表面平坦光滑的通孔150a，因此后續絕緣材料能夠很好地沉積在如圖7所示的通孔150a表面形成厚度均勻的絕緣層160，而硅通孔中的導電材料180能夠較好地填充在如圖9所示的通孔150c中，并且可以防止導電材料180與硅襯底100之間發生漏電，最終使得形成的硅通孔具有高擊穿電壓、無泄漏和無裂化(cracking)的絕緣性能，提高硅通孔芯片的有效率。
[0062]本實施例在硅通孔形成過程中，當形成如圖5所示的通孔130之后，通孔130底部存在的條痕狀缺陷，所述條痕狀缺陷也會被熱氧化成熱氧化層140的一部分，并且所述條痕狀缺陷會隨著熱氧化層140的去除而被消除，從而使得形成的通孔150a的底部也變得光滑平坦，因此后續絕緣材料能夠更好地沉積在如圖7所示的通孔150a的底部，進一步提高絕緣層160的絕緣性能，最終進一步提高硅通孔芯片的有效率。
[0063]此外，本實施例在形成硅通孔的過程中，對比圖7和圖5可知，在經過了熱氧化層140的生成和去除步驟之后，圖7中通孔150a的直徑大于圖5中通孔130的直徑，使得導電材料180的填充更加容易。
[0064]雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
【權利要求】
1.一種硅通孔的形成方法，其特征在于，包括: 提供娃襯底； 采用深反應性離子蝕刻在所述硅襯底中形成通孔； 在所述通孔的側壁形成熱氧化層； 去除所述熱氧化層； 在所述通孔的側壁和底部形成絕緣層； 在所述絕緣層上形成導電材料以填充滿所述通孔。
2.如權利要求1所述的形成方法，其特征在于，采用爐管工藝在所述通孔的側壁和底部形成所述熱氧化層。
3.如權利要求2所述的形成方法，其特征在于，所述爐管工藝為常壓爐管工藝，所述爐管工藝采用干氧氧化或者濕氧氧化，溫度范圍包括750攝氏度?1150攝氏度，所述爐管工藝生成的熱氧化層的厚度為500埃?1500埃。
4.如權利要求1所述的形成方法，其特征在于，采用氫氟酸清洗去除所述熱氧化層。
5.如權利要求4所述的形成方法，其特征在于，所述氫氟酸中氟化氫與水的摩爾比為1:10?1:50，所述氫氟酸清洗時間為5分鐘?15分鐘。
6.如權利要求1所述的形成方法，其特征在于，所述形成方法還包括:在形成所述通孔之后且在形成所述絕緣層之前，重復一次或多次在所述通孔的側壁形成所述熱氧化層和去除所述熱氧化層的步驟。
7.如權利要求1所述的形成方法，其特征在于，在去除所述熱氧化層之后，還包括:采用異丙醇清洗所述通孔，并進行干燥。
8.如權利要求1所述的形成方法，其特征在于，采用化學氣相沉積法在所述通孔的側壁和底部沉積所述絕緣層。
9.如權利要求1所述的形成方法，其特征在于，在形成所述導電材料以填充滿所述通孔之前，還包括:在所述絕緣層表面形成擴散阻擋層。
10.如權利要求9所述的形成方法，其特征在于，所述擴散阻擋層的材料為氮化鉭、鉭或者它們的組合。
11.如權利要求1所述的形成方法，其特征在于，所述導電材料為銅，采用電鍍法形成所述導電材料。
12.如權利要求1所述的形成方法，其特征在于，在所述通孔的側壁形成所述熱氧化層時，所述熱氧化層同時形成在所述通孔的底部；去除所述熱氧化層包括:去除位于所述通孔的側壁和底部的熱氧化層。
【文檔編號】H01L21/768GK104282619SQ201310277620
【公開日】2015年1月14日 申請日期:2013年7月3日 優先權日:2013年7月3日
【發明者】戚德奎, 張海芳, 陳曉軍, 陳政, 李新 申請人:中芯國際集成電路制造(上海)有限公司